CN109815073B - 一种基于pxi平台的高速串口srio的测试方法 - Google Patents

一种基于pxi平台的高速串口srio的测试方法 Download PDF

Info

Publication number
CN109815073B
CN109815073B CN201910054370.6A CN201910054370A CN109815073B CN 109815073 B CN109815073 B CN 109815073B CN 201910054370 A CN201910054370 A CN 201910054370A CN 109815073 B CN109815073 B CN 109815073B
Authority
CN
China
Prior art keywords
data
serial port
interface
pxi platform
speed serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910054370.6A
Other languages
English (en)
Other versions
CN109815073A (zh
Inventor
寇煜承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Nengtong Technology Co ltd
Original Assignee
Chengdu Nengtong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Nengtong Technology Co ltd filed Critical Chengdu Nengtong Technology Co ltd
Priority to CN201910054370.6A priority Critical patent/CN109815073B/zh
Publication of CN109815073A publication Critical patent/CN109815073A/zh
Application granted granted Critical
Publication of CN109815073B publication Critical patent/CN109815073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开了一种基于PXI平台的高速串口SRIO的测试方法,PXI平台接收发送到串口的满足RocketIO协议的数据流,接收数据前,接收通道的选取确保与接线方式一致,支持在线接收即时数据与离线接收RAM已存储数据。为产生并存储符合RocketIO协议的数据包,该数据包存储后可作为流量产生的数据源,将已存储的数据包通过高速串口发送出去。数据统计功能用于统计高速串行总线设计验证系统在传输过程中的传输速率与字节数;读取验证系统的各状态参数,用于系统发生故障时,快速定位故障的部位和原因。本发明具备协议解析、总线检测、故障注入、自定义协议发送、压力测试、ID过滤及捕获等丰富功能。

Description

一种基于PXI平台的高速串口SRIO的测试方法
技术领域
本发明涉及计算机软件、自动测试以及仪器仪表技术领域,具体的说,是一种基于PXI平台的高速串口SRIO的测试方法。
背景技术
在嵌入式系统中有许多连接元件的方法,但最主要的还是以太网、PCI Express和RapidIO这三种高速串行标准。这三种标准都使用相似的串行解串器(SerDes)技术,他们提供的吞吐量和时延性能都要超过宽的并行总线技术。随着这些标准的不断发展,今后的趋势是采用通用SerDes技术。这意味着这些协议提供的原始带宽不会有明显的差异。相反,每种协议的用途将取决于如何使用带宽。
以太网在存储、电信、通讯、无线、工业应用以及嵌入式应用中得到大量的应用,现有的、成熟的硬件和协议栈降低了开发的复杂性和产品的开发成本,但是在局域网和广域网中得到很好应用的以太网用于这种芯片级或是板级的系统互连显示出了低效率、高延时的特性,QOS需要高层软件的残余,造成软件模块化结构不清晰。尤其是放背板的传输速率从1Gbps增加到10Gbps时,增加的处理要求已经超出了以太网的能力。
PCI Express(PCIe)针对板上互连的数据包可靠传送作了优化,这种场合的典型时延在毫秒数量级。PICe协议交换的是事务处理成数据包(TLP),如读和写,以及被称为数据数据链路层数据包(DLLP)的少量特殊链路信息。DLLP用于链路管理功能,包括物理层的流量控制。PCIe后向兼容传统的PCI和PCI-X器件,这些器件认为处理器位于总线成的顶部,因此PCIe具有能够充分利用与PCI相关的软件和硬件知识产权的优势。传统PCI总线对交换式PCIe协议有很大的约束。
RapidIO技术则针对嵌入式系统作了优化,尤其是那些要求多处理单元合作的嵌入式系统。与PCIe一样,RapidIO兼具PCIe和以太网的特性。例如,RapidIO可以提供可靠和非可靠的数据包传送机制。RapidIO也具有许多独特的功能,因此最适合板上、板间以及距离(小于100米)的设备间应用。
RapidIO已有超过10年的历史,仍然生机勃勃,它还在继续为开发人员提供高速、先进的通讯技术:可对许多集成电路、板卡、背板及计算机系统供应商提供支持,几乎所有的嵌入式主流厂商都已经支持RapidIO技术,显然RapidIO势在必行。
RapidIO互连技术已经在各种无线通讯、雷达信号处理、高性能嵌入式处理等场合大量使用。但我们在RapidIO高速互连可靠是RapidIO互连设计中亟待解决的问题,高速串行总线设计验证系统正是针对RapidIO互连设计的可靠性验证而提出的一种解决手段。
发明内容
本发明的目的在于提供一种基于PXI平台的高速串口SRIO的测试方法,具备协议解析、总线检测、故障注入、自定义协议发送、压力测试、ID过滤及捕获等丰富功能。
本发明通过下述技术方案实现:一种基于PXI平台的高速串口SRIO的测试方法,具体包括以下步骤:
步骤F1:PXI平台接收发送到串口且满足RapidIO协议的数据流;
步骤F2:对数据进行编辑,产生并存储符合RapidIO协议的数据包,将该存储的数据包作为流量产生的数据源;
步骤F3:准备通过高速串口发送作为流量产生的数据源;
步骤F4:进行IO操作,使PXI平台能即时发送和接收满足RapidIO协议的串口数据;
步骤F5:统计高速串行总线设计验证系统在数据传输过程中的传输速率与字节数;
步骤F6:读取验证系统的各状态参数,系统发生故障时,能快速定位故障的部位和原因;
步骤F7:进入RocketIO操作,接收发送相关数据。
进一步地,为了更好的实现本发明,所述步骤F1具体包括以下步骤:
步骤F11:进入PXI平台软件,配置传输速率;
步骤F12:测试人员在PXI平台软件界面点击数据接收按钮,进入数据接收界面;
步骤F13:测试人员点击数据接收界面上部的按钮选择接收模式、数据通道、筛选/捕获条件,分别对相关参数进行设置,PXI平台对串口接收到的数据进行筛选或捕获,留下满足RapidIO协议的数据流;
步骤F14:测试人员点击运行按钮开始接收数据,串口接收的相关数据显示在界面表格中。
进一步地,为了更好的实现本发明,所述步骤F2具体包括以下步骤:
步骤F21:测试人员在PXI平台的测试主界面点击数据编辑按钮,进入数据编辑界面;
步骤F22:在数据编辑界面对参数FTYPE、prio、Size、addr进行编辑设置,点击sequence,使需要发送的数据为递增序列;
步骤F23:完成编辑后,点击Insert,向frame中增加一包数据,重复步骤F22,直到添加完成所有数据,并生成数据包,再进行下一步;
步骤F24:生成符合RapidIO协议的数据包后,点击save,将数据包作为流量产生的数据源存储备用。
进一步地,为了更好的实现本发明,所述步骤F3具体包括以下步骤:
步骤F31:测试人员在PXI平台的测试主界面点击流量发生按钮,进入流量发生界面;
步骤F32:在流量发生界面选择串口通道,点击load,选择载入已存储的数据包;
步骤F33:点击send,准备通过串口发送载入的数据包。
进一步地,为了更好的实现本发明,所述步骤F4具体包括以下步骤:
步骤F41:检测人员在PXI平台的测试主界面点击IO操作按钮,进入IO操作界面;
步骤F42:在IO操作界面的发起者部分选择串口号,设置参数FTYPE、prio、Size,并设定发送的数据;
步骤F43:点击发送,将产生的即时数据发送到指定串口;
步骤F44:在IO操作界面的接受者部分选择接收数据的串口号,填写响应数据,点击写入,完成数据接收的配置。
进一步地,为了更好的实现本发明,所述步骤F5具体包括以下步骤:
步骤F51:测试人员在PXI平台的测试主界面点击数据统计按钮,进入数据统计发生界面;
步骤F52:在数据统计界面上设置测试速率的单位时间,设置完成后点击Refresh,数据统计显示每个串口通道的当前最大速率、数据流量和字节总数。
进一步地,为了更好的实现本发明,所述步骤F6具体包括以下步骤:
步骤F61:测试人员在PXI平台的测试主界面点击维护操作按钮,进入维护操作界面获取状态参数;
步骤F62:在维护操作界面选择串口号,点击读取,获取串口参数详细参数,确定故障原因。
进一步地,为了更好的实现本发明,所述步骤F7具体包括以下步骤:
步骤F71:测试人员在PXI平台的测试主界面点击RocketIO操作,进入RocketIO操作界面;
步骤F72:在RocketIO操作界面配置发送通道、header参数,生成数据包点击发送,或选择接收通道接收串口数据。
进一步地,为了更好的实现本发明,所述步骤F22中编辑设置的参数包括发送使能、循环发送标志、循环发送间隔、传输延时测试标志、原地址、目的地地址。
进一步地,为了更好的实现本发明,所述步骤F61中获取的状态参数包括传输时延、数据流量、数据包总数、ID值及数量。
工作原理:
PXI平台接收发送到串口的满足RocketIO协议的数据流,数据接收界面如图4所示,接收数据前,接收通道的选取确保与接线方式一致,支持在线接收即时数据与离线接收RAM已存储数据。为产生并存储符合RocketIO协议的数据包,该数据包存储后可作为流量产生的数据源,将已存储的数据包通过高速串口发送出去。数据统计功能用于统计高速串行总线设计验证系统在传输过程中的传输速率与字节数;读取验证系统的各状态参数,用于系统发生故障时,快速定位故障的部位和原因。
本发明与现有技术相比,具有以下优点及有益效果:
(1)本发明PXIe机箱及内部模块为系统主要核心,其尺寸仅为4U8槽,体现系统的小型化;其内部核心功能由两台高速串行仪实现,体现系统高度的集成型;PXIe机箱剩余5槽空间可用于扩展配置多种PXIe模块,比如示波器模块、射频模块、数字IO模块,用于实现多种辅助功能;系统核心硬件为货架产品,性能稳定可靠,并具备很好的维护性和替换芯;使用LabVIEW+FPGA的开发方式用以实现核心协议解析,硬件架构灵活;具备协议解析、总线检测、故障注入、自定义协议发送、压力测试、ID过滤及捕获等丰富功能;
(2)本发明测试系统主要针对RapidIO高速串行总线开发、测试、验证而设计,支持芯片到芯片、板到板、短距离机箱到机箱之间的设计测试验证。可在产品研制的各个阶段应用在设计开发过程中,该测试系统可为公开人员提供高效的RapidIO高速串行总线协议分析工具和协议测试工具;
(3)开发人员可通过高速串行总线设计验证系统给被测设备发送激励信息,通过协议解析查看被测设备RapidIO总线输出信息正确性、完成总线的工作状况监视及错误检测等功能;
(4)本发明在进行验证测试时,通过高速串行总线设计验证系统向被测设备RapidIO串行总线注入故障,测试产品的容错能力;通过特定时间段内向被测设备发送定量的数据对设备进行压力测试,可以检验产品数据处理能力。
附图说明
图1为本发明PXIe高速串行总线设计测试系统;
图2为本发明PXIe高速串行总线设计框图;
图3为本发明PXI平台软件界面示意图;
图4为本发明PXI平台的数据接收界面示意图;
图5为本发明数据接收工作流程图;
图6为本发明PXI平台的数据编辑界面示意图;
图7为本发明数据编辑工作流程图;
图8为本发明PXI平台的流量发送界面示意图;
图9为本发明流量发送工作流程图;
图10为本发明PXI平台的IO操作界面示意图;
图11为本发明IO操作串口数据传输原理图;
图12为本发明PXI平台的数据统计界面示意图;
图13为本发明数据统计工作流程图;
图14为本发明PXI平台的维护操作界面示意图;
图15为本发明维护操作工作流程图;
图16为本发明PXI平台的RocketIO操作界面示意图;
图17为本发明RocketIO操作工作流程图。
具体实施方式
下面结合实施例对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例1:
本发明通过下述技术方案实现,如图1-图15所示,一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:具体包括以下步骤:
步骤F1:PXI平台接收发送到串口且满足RapidIO协议的数据流;
步骤F2:对数据进行编辑,产生并存储符合RapidIO协议的数据包,将该存储的数据包作为流量产生的数据源;
步骤F3:准备通过高速串口发送作为流量产生的数据源;
步骤F4:进行IO操作,使PXI平台能即时发送和接收满足RapidIO协议的串口数据;
步骤F5:统计高速串行总线设计验证系统在数据传输过程中的传输速率与字节数;
步骤F6:读取验证系统的各状态参数,系统发生故障时,能快速定位故障的部位和原因;
步骤F7:进入RocketIO操作,接收发送相关数据。
需要说明的是,通过上述改进,如图1所示,8槽PXIe机箱上设置有人机接口,采用PXIe-1082来安装嵌入式控制器PXIe-8135及PXIe6591R高速串行仪,PXIe-1082通过PXIe总线为嵌入式控制器PXIe-8135及PXIe-6591R高速串行仪提供工作电源及数据传输通道。所述PXI平台软件在PXIe控制器上运行;两台高速串行仪使用RocketIO协议接收或发送数据给待测设备。
如图3所示,为PXI平台软件界面示意图,包括数据接收、数据编辑、流量发生、IO操作、数据统计、维护操作、RocketIO、退出按钮。PXI平台接收发送到串口的满足RocketIO协议的数据流,数据接收界面如图4所示,接收数据前,接收通道的选取确保与接线方式一致,支持在线接收即时数据与离线接收RAM已存储数据。为产生并存储符合RocketIO协议的数据包,该数据包存储后可作为流量产生的数据源,将已存储的数据包通过高速串口发送出去。数据统计功能用于统计高速串行总线设计验证系统在传输过程中的传输速率与字节数;读取验证系统的各状态参数,用于系统发生故障时,快速定位故障的部位和原因。
PXIe机箱及内部模块为系统主要核心,其尺寸仅为4U8槽,体现系统的小型化;其内部核心功能由两台高速串行仪实现,体现系统高度的集成型;PXIe机箱剩余5槽空间可用于扩展配置多种PXIe模块,比如示波器模块、射频模块、数字IO模块,用于实现多种辅助功能;系统核心硬件为货架产品,性能稳定可靠,并具备很好的维护性和替换芯;使用LabVIEW+FPGA的开发方式用以实现核心协议解析,硬件架构灵活;具备协议解析、总线检测、故障注入、自定义协议发送、压力测试、ID过滤及捕获等丰富功能。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例2:
本实施例在上述实施例的基础上做进一步优化,如图1-图5所示,所述步骤F1具体包括以下步骤:
步骤F11:进入PXI平台软件,配置传输速率;
步骤F12:测试人员在PXI平台软件界面点击数据接收按钮,进入数据接收界面;
步骤F13:测试人员点击数据接收界面上部的按钮选择接收模式、数据通道、筛选/捕获条件,分别对相关参数进行设置,PXI平台对串口接收到的数据进行筛选或捕获,留下满足RapidIO协议的数据流;
步骤F14:测试人员点击运行按钮开始接收数据,串口接收的相关数据显示在界面表格中。
需要说明的是,通过上述改进,如图4所示为PXI平台的数据接收界面,如图5所示为数据接收工作流程图,数据接收的功能主要是接收发送到串口的满足RapidIO协议的数据流,接收到数据会显示在界面的表格中。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例3:
本实施例在上述实施例的基础上做进一步优化,如图1-图3、图6、图7所示,所述步骤F2具体包括以下步骤:
步骤F21:测试人员在PXI平台的测试主界面点击数据编辑按钮,进入数据编辑界面;
步骤F22:在数据编辑界面对参数FTYPE、prio、Size、addr进行编辑设置,点击sequence,使需要发送的数据为递增序列;
步骤F23:完成编辑后,点击Insert,向frame中增加一包数据,重复步骤F22,直到添加完成所有数据,并生成数据包,再进行下一步;
步骤F24:生成符合RapidIO协议的数据包后,点击save,将数据包作为流量产生的数据源存储备用;
所述步骤F22中编辑设置的参数包括发送使能、循环发送标志、循环发送间隔、传输延时测试标志、原地址、目的地地址。
需要说明的是,通过上述改进,如图6所示为PXI平台的数据编辑界面,如图7所示为数据编辑工作流程图。数据编辑的主要功能为产生并存储符合RapidIO协议的数据包,该数据包存储后可作为流量产生的数据源。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例4:
本实施例在上述实施例的基础上做进一步优化,如图1-图3、图8、图9所示,所述步骤F3具体包括以下步骤:
步骤F31:测试人员在PXI平台的测试主界面点击流量发生按钮,进入流量发生界面;
步骤F32:在流量发生界面选择串口通道,点击load,选择载入已存储的数据包;
步骤F33:点击send,准备通过串口发送载入的数据包。
需要说明的是,通过上述改进,如图8所示为PXI平台的流量发生界面,如图9所示为流量发生工作流程图。流量发生的主要功能为将已存储的数据包通过高速串口发送出去。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例5:
本实施例在上述实施例的基础上做进一步优化,如图1-图3、图10、图11所示,所述步骤F4具体包括以下步骤:
步骤F41:检测人员在PXI平台的测试主界面点击IO操作按钮,进入IO操作界面;
步骤F42:在IO操作界面的发起者部分选择串口号,设置参数FTYPE、prio、Size,并设定发送的数据;
步骤F43:点击发送,将产生的即时数据发送到指定串口;
步骤F44:在IO操作界面的接受者部分选择接收数据的串口号,填写响应数据,点击写入,完成数据接收的配置。
需要说明的是,通过上述改进,如图10所示为PXI平台的IO操作界面,如图11所示为IO操作串口数据传输原理图。IO操作用于即时发送满足RapidIO协议的串口数据、即时从串口接收数据,二者可同时进行。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例6:
本实施例在上述实施例的基础上做进一步优化,如图1-图3、图12、图13所示,所述步骤F5具体包括以下步骤:
步骤F51:测试人员在PXI平台的测试主界面点击数据统计按钮,进入数据统计发生界面;
步骤F52:在数据统计界面上设置测试速率的单位时间,设置完成后点击Refresh,数据统计显示每个串口通道的当前最大速率、数据流量和字节总数。
需要说明的是,通过上述改进,如图12所示为PXI平台的数据统计界面,如图13所示为数据统计工作流程图。数据统计的功能用于统计高速串行总线设计验证系统在数据传输过程中的传输速率与字节数。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例7:
本实施例在上述实施例的基础上做进一步优化,如图1、图3、图14、图15所示,所述步骤F6具体包括以下步骤:
步骤F61:测试人员在PXI平台的测试主界面点击维护操作按钮,进入维护操作界面获取状态参数;
步骤F62:在维护操作界面选择串口号,点击读取,获取串口参数详细参数,确定故障原因;
所述步骤F61中获取的状态参数包括传输时延、数据流量、数据包总数、ID值及数量。
需要说明的是,通过上述改进,如图14所示为PXI平台的维护操作界面,如图15所示为维护操作工作流程图。维护操作可读取验证系统的各状态参数,用于系统发生故障时,快速定位故障的部位和原因。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例8:
本实施例在上述实施例的基础上做进一步优化,如图1、图3、图16、图17所示,所述步骤F7具体包括以下步骤:
步骤F71:测试人员在PXI平台的测试主界面点击RocketIO操作,进入RocketIO操作界面;
步骤F72:在RocketIO操作界面配置发送通道、header参数,生成数据包点击发送,或选择接收通道接收串口数据。
需要说明的是,通过上述改进,如图16所示为PXI平台的RocketIO操作界面,如图17所示为RocketIO操作工作流程图。参考《LogiCORE IP Serial RapidIO Gen2 Endpointv1.5 Product Guide》产品指南中第6页Features,RapidIO仅支持1.25/2.5/3.125/5/6.25Gbps,并没有8Gbp传输速率的。RocketIO协议(2G x4模式)是一套专门为验证系统的8Gbp传输速率设定的通信协议。
验证系统主要针对RapidIO高速串行总线开发、测试、验证而设计,支持芯片到芯片、板到板、短距离机箱到机箱之间的设计测试验证。可在产品研制的各个阶段应用在设计开发过程中,该测试系统可为公开人员提供高效的RapidIO高速串行总线协议分析工具和协议测试工具。
本实施例的其他部分与上述实施例相同,故不再赘述。
以上所述,仅是本发明的较佳实施例,并非对本发明做任何形式上的限制,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本发明的保护范围之内。

Claims (9)

1.一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:具体包括以下步骤:
步骤F1:PXI平台接收发送到串口且满足RapidIO协议的数据流;
步骤F2:对数据进行编辑,产生并存储符合RapidIO协议的数据包,将该存储的数据包作为流量产生的数据源;
步骤F21:测试人员在PXI平台的测试主界面点击数据编辑按钮,进入数据编辑界面;
步骤F22:在数据编辑界面对参数FTYPE、prio、Size、addr进行编辑设置,点击sequence,使需要发送的数据为递增序列;
步骤F23:完成编辑后,点击Insert,向frame中增加一包数据,重复步骤F22,直到添加完成所有数据,并生成数据包,再进行下一步;
步骤F24:生成符合RapidIO协议的数据包后,点击save,将数据包作为流量产生的数据源存储备用;
步骤F3:准备通过高速串口发送作为流量产生的数据源;
步骤F4:进行IO操作,使PXI平台能即时发送和接收满足RapidIO协议的串口数据;
步骤F5:统计高速串行总线设计验证系统在数据传输过程中的传输速率与字节数;
步骤F6:读取验证系统的各状态参数,系统发生故障时,能快速定位故障的部位和原因;
步骤F7:进入RocketIO操作,接收发送相关数据。
2.根据权利要求1所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F1具体包括以下步骤:
步骤F11:进入PXI平台软件,配置传输速率;
步骤F12:测试人员在PXI平台软件界面点击数据接收按钮,进入数据接收界面;
步骤F13:测试人员对接收模式、数据通道、筛选/捕获条件的相关参数进行设置,PXI平台对串口接收到的数据进行筛选或捕获,留下满足RapidIO协议的数据流;
步骤F14:测试人员点击运行按钮开始接收数据,串口接收的相关数据显示在界面表格中。
3.根据权利要求2所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F3具体包括以下步骤:
步骤F31:测试人员在PXI平台的测试主界面点击流量发生按钮,进入流量发生界面;
步骤F32:在流量发生界面选择串口通道,点击load,选择载入已存储的数据包;
步骤F33:点击send,准备通过串口发送载入的数据包。
4.根据权利要求3所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F4具体包括以下步骤:
步骤F41:检测人员在PXI平台的测试主界面点击IO操作按钮,进入IO操作界面;
步骤F42:在IO操作界面的发起者部分选择串口号,设置参数FTYPE、prio、Size,并设定发送的数据;
步骤F43:点击发送,将产生的即时数据发送到指定串口;
步骤F44:在IO操作界面的接受者部分选择接收数据的串口号,填写响应数据,点击写入,完成数据接收的配置。
5.根据权利要求3所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F5具体包括以下步骤:
步骤F51:测试人员在PXI平台的测试主界面点击数据统计按钮,进入数据统计发生界面;
步骤F52:在数据统计界面上设置测试速率的单位时间,设置完成后点击Refresh,数据统计显示每个串口通道的当前最大速率、数据流量和字节总数。
6.根据权利要求5所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F6具体包括以下步骤:
步骤F61:测试人员在PXI平台的测试主界面点击维护操作按钮,进入维护操作界面获取状态参数;
步骤F62:在维护操作界面选择串口号,点击读取,获取串口参数详细参数,确定故障原因。
7.根据权利要求6所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F7具体包括以下步骤:
步骤F71:测试人员在PXI平台的测试主界面点击RocketIO操作,进入RocketIO操作界面;
步骤F72:在RocketIO操作界面配置发送通道、header参数,生成数据包点击发送,或选择接收通道接收串口数据。
8.根据权利要求1所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F22中编辑设置的参数包括发送使能、循环发送标志、循环发送间隔、传输延时测试标志、原地址、目的地地址。
9.根据权利要求6所述的一种基于PXI平台的高速串口SRIO的测试方法,其特征在于:所述步骤F61中获取的状态参数包括传输时延、数据流量、数据包总数、ID值及数量。
CN201910054370.6A 2019-01-21 2019-01-21 一种基于pxi平台的高速串口srio的测试方法 Active CN109815073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910054370.6A CN109815073B (zh) 2019-01-21 2019-01-21 一种基于pxi平台的高速串口srio的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910054370.6A CN109815073B (zh) 2019-01-21 2019-01-21 一种基于pxi平台的高速串口srio的测试方法

Publications (2)

Publication Number Publication Date
CN109815073A CN109815073A (zh) 2019-05-28
CN109815073B true CN109815073B (zh) 2022-04-15

Family

ID=66604717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910054370.6A Active CN109815073B (zh) 2019-01-21 2019-01-21 一种基于pxi平台的高速串口srio的测试方法

Country Status (1)

Country Link
CN (1) CN109815073B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884750B (zh) * 2020-07-27 2022-11-04 中国科学院电工研究所 一种阵列式系统同步测控网络架构
CN112463473B (zh) * 2020-11-06 2023-01-10 苏州浪潮智能科技有限公司 一种存储数据流单元测试方法、系统、终端及存储介质
CN116132666B (zh) * 2023-04-13 2023-06-27 四川赛狄信息技术股份公司 一种基于fpga的视频图像处理方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929756A (zh) * 2012-10-28 2013-02-13 中国电子科技集团公司第十研究所 通用型高速并、串行总线开发验证平台
CN107203484A (zh) * 2017-06-27 2017-09-26 北京计算机技术及应用研究所 一种基于FPGA的PCIe与SRIO总线桥接系统
CN108107827A (zh) * 2017-12-13 2018-06-01 天津津航计算技术研究所 一种基于zynq平台软核的srio控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255644B2 (en) * 2009-05-18 2012-08-28 Lsi Corporation Network communications processor architecture with memory load balancing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929756A (zh) * 2012-10-28 2013-02-13 中国电子科技集团公司第十研究所 通用型高速并、串行总线开发验证平台
CN107203484A (zh) * 2017-06-27 2017-09-26 北京计算机技术及应用研究所 一种基于FPGA的PCIe与SRIO总线桥接系统
CN108107827A (zh) * 2017-12-13 2018-06-01 天津津航计算技术研究所 一种基于zynq平台软核的srio控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SoC芯片中SRIO接口的FPGA验证平台设计验证;曹朋朋等;《计算机技术与发展》;20160525;183-185 *

Also Published As

Publication number Publication date
CN109815073A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN107038280B (zh) 一种软硬件协同仿真的验证系统及其方法
CN109815073B (zh) 一种基于pxi平台的高速串口srio的测试方法
US9810729B2 (en) Tester with acceleration for packet building within a FPGA block
CN102301364B (zh) Cpu互联装置
CN111200581B (zh) 基于lvds总线的数据收发模块
US10198396B2 (en) Master control board that switches transmission channel to local commissioning serial port of the master control board
CN108322373A (zh) 航电系统的总线测试卡、测试方法及总线测试装置
CN112732636A (zh) 基于多fpga的芯片原型验证系统的配置方法、装置和设备
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN109190276A (zh) Fpga原型验证系统
CN113220614B (zh) 一种自适应管理i2c和i3c设备的方法、系统及介质
CN115190030A (zh) 一种实现can fd的硬件装置和uvm验证平台
CN114356671A (zh) 板卡调试装置、系统及方法
CN104866640A (zh) 一种全fifo电路设计方法及其通用验证平台
CN116633717A (zh) Fpga高速收发器参数的最优化调节方法与系统
CN1184826C (zh) 一种用于宽带交换设备功能测试的系统
CN101599808A (zh) 一种交叉板测试方法、系统及芯片
CN110851393B (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN112800001A (zh) 一种基于arm平台架构的高性能物联网硬件平台及方法
CN101887402B (zh) 一种微型电信计算架构热插拔控制系统及方法
CN111026590A (zh) 接口电路的数据验证方法及平台
CN114567569B (zh) 一种PCIe仿真数据可视化方法、系统、设备及介质
CN101150373B (zh) 一种多路光信号映射到一路电信号的冲突检测方法及系统
CN112104489B (zh) 一种对通讯无干扰的高速实时数据捕获方法
CN202372977U (zh) 基于fpga实现的usb主设备端接口结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 610000 No.6, Wuke East 3rd road, Wuhou e-commerce industry functional zone management committee, Wuhou District, Chengdu City, Sichuan Province

Applicant after: Chengdu nengtong Technology Co.,Ltd.

Address before: 610000 402, building 13, No.17, Wuxing 2nd Road, Wuhou District, Chengdu, Sichuan Province

Applicant before: CHENGDU LAND TOP TECHNOLOGY CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant