CN116633717A - Fpga高速收发器参数的最优化调节方法与系统 - Google Patents

Fpga高速收发器参数的最优化调节方法与系统 Download PDF

Info

Publication number
CN116633717A
CN116633717A CN202310711936.4A CN202310711936A CN116633717A CN 116633717 A CN116633717 A CN 116633717A CN 202310711936 A CN202310711936 A CN 202310711936A CN 116633717 A CN116633717 A CN 116633717A
Authority
CN
China
Prior art keywords
register
module
configuration
error code
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310711936.4A
Other languages
English (en)
Inventor
连璐
张国奇
胡建辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Quanxin Cable Technology Co Ltd
Original Assignee
Nanjing Quanxin Cable Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Quanxin Cable Technology Co Ltd filed Critical Nanjing Quanxin Cable Technology Co Ltd
Priority to CN202310711936.4A priority Critical patent/CN116633717A/zh
Publication of CN116633717A publication Critical patent/CN116633717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H04B10/278—Bus-type networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及FC光纤通道网络通信技术领域，具体而言涉及一种FPGA高速收发器参数的最优化调节方法与系统。本发明的FPGA高速收发器参数的最优化调节方法中，在FPGA芯片内部针对每一个GT增加一组参数调整模块，在节点设备FPGA芯片互联时可通过控制模块进行在线、自动化、准确的GT参数最优化调整，提升在线互联阶段FPGA芯片的GT参数调节的效率和准确性，降低了人工操作的工作量，有效提高了通信设备的调试效率。

Description

FPGA高速收发器参数的最优化调节方法与系统
技术领域
本发明涉及FC光纤通道网络通信技术领域，具体而言涉及一种FPGA高速收发器参数的最优化调节方法与系统。
背景技术
机载数据总线技术是用于机载设备、子系统、以及模块之间的互联技术。以计算机的概念的角度，各种航空电子设备相当于一台台微机，而总线通信技术是连接各微机的通道和纽带，使航电设备形成具备完整功能的网络。FC(Fibre Channel，即光纤通道)是1988年由美国工业标准协会(ANSI)提出的通道标准，旨在满足日益增长的航空航天器内部高速数据通道需求，FC串行传输速率可达133兆波特-1.0625千兆波特。
FC光纤通道是一种基于标准的网络结构，具备通道及网络双重优势，使得在同一物理接口上可以运行目前主流的通道标准及网络协议。庞大的数据吞吐量使其可以令不同系统之间的大量数据传输成为现实，并且可用相同设备建立任何拓扑，满足不同的连接特性，例如点对点通信网络、仲裁环通信网络、交换式网络等，实现节点设备之间的高速通信等。
在FC光纤通道的通信拓扑结构中，节点设备通常配置一个或多个光纤通道端口(FC端口)。节点设备，通过PCIE接口与主机连接，与主机通信收发报文，例如将业务报文发送到主机，接收主机对节点设备(其中的FPGA、DDR存储、光信号处理等)的配置信息，并通过FC端口将主机接至FC拓扑网络中。
FPGA芯片中的高速收发器(Gigabyte Transceiver，又称GT)的性能在通信过程当中至关重要，其性能的优劣直接关系到通信双方是否能够正常连接与通信。在日常调试过程当中，调节GT的工作模式以及预加重参数是调整其性能的重要手段。
随着FPGA芯片性能及资源的不断扩大，其GT资源个数也不断增加，从几个到几十个，GT之间性能的差异导致无法使用同一套参数来配置所有的GT性能，因此会面临巨大的参数调试工作。目前的GT参数调试工作大多依靠人工手动进行调节，通常采用一套参数配置所有GT端口，无法实现每个GT参数的精准配置。如此操作可能会造成某些端口的参数偏差过大导致个别端口误码甚至是无法通信，为设备的使用造成巨大的稳定性隐患。
Vivado设计套件是FPGA厂商赛灵思公司发布的集成设计环境EDA工具，通过Vivado设计套件自带的ibert工具可以对FPGA的GT进行板机的硬件调试，获取误码率以及根据最优化参数寻找算法调节串行收发器的参数，验证信号的稳定性以及完整性等，但Vivado运行ibert时仅能用于单台设备自环测试的状态下，无法实现设备之间互联状态下的参数优化。
在FPGA的GT实际测试时发现，自环状态下的最优参数并非为在设备互联时最优参数，因此无法实现在设备互联状态下自动调节参数。
发明内容
本发明目的在于提供一种FPGA高速收发器参数的最优化调节方法与系统，可适用于FC光纤通道节点设备的FPGA配置中，能够在节点设备互联状态下自动调节参数，高效的实现自动GT参数调节。
根据本发明目的的第一方面，提出一种FPGA高速收发器参数的最优化调节系统，包括：
至少一个第一FPGA芯片，配置有第一GT以及第一参数调整模块，第一参数调整模块与第一GT的收发端建立通信连接；
至少一个第二FPGA芯片，配置有第二GT以及第二参数调整模块，第二GT与第一GT通信连接，该第二参数调整模块与第二GT的收发端建立通信连接；
控制模块，该控制模块通过独立的配置接口分别与所述第一参数调整模块、第二参数调整模块建立通信连接；
其中，所述控制模块通过配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数并接收对应的误码统计结果，以及基于误码统计结果进行GT配置参数的最优化调整。
由此，在本发明的实施例中，通过在FPGA芯片中增加参数调整模块，每个GT对应配置一个参数调整模块，并与GT的收发端连接，在FPGA芯片(节点设备)互联状态下，可根据GT个数配置相应个数的参数调整模块进行发送参数的最优化调整，实现对通信模式(LPM模式或是DFE模式)以及预加重参数(如TXDIFFCTRL、TXPRECURSOR、TXPOSTCURSOR)等影响通信质量的配置参数进行自动的最优化精准调整，减少端口发送参数的偏差带来的误码率问题以及通信异常风险，高效地实现FPGA芯片(节点设备)在线互联状态的自动化优化调整。
在本发明的实施例中，每个参数调整模块包括寄存器、参数配置模块以及误码统计模块。
例如，第一参数调整模块包括第一寄存器、第一参数配置模块以及第一误码统计模块，第一寄存器经由第一配置接口与控制模块进行通信连接。第一参数配置模块以及第一误码统计模块均与第一寄存器连接；第一参数配置模块与所述第一GT的发送端连接，用于向第一GT的发送端发送配置信息，对第一GT的发送性能进行调节；第一误码统计模块与第一GT的接收端连接，用于读取第一GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第一寄存器，并由第一寄存器通过第一配置接口传输至控制模块。
所述第二参数调整模块包括第二寄存器、第二参数配置模块以及第二误码统计模块，第二寄存器经由第二配置接口与控制模块进行通信连接。第二参数配置模块以及第二误码统计模块均与第二寄存器连接；第二参数配置模块与所述第二GT的发送端连接，用于向第二GT的发送端发送配置信息，对第二GT的发送性能进行调节；第二误码统计模块与第二GT的接收端连接，用于读取第二GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第二寄存器，并由第二寄存器通过第二配置接口传输至控制模块。
在本发明的实施例中，所述控制模块，例如以上位机方式被配置，其对第一GT的配置参数进行最优化调整的过程如下：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
在另一些实施例中，所述控制模块被设置成按照以下方式对第二GT的配置参数进行最优化调整：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值。
在可选的实施例中，在所述第一FPGA芯片与第二FPGA芯片全双工通信时，对两侧的GT同步进行配置参数的最优化调整。
根据本发明目的的第二方面，还提出一种FPGA高速收发器参数的最优化调节方法，所述方法包括以下步骤：
将第一FPGA芯片的第一GT与第二FPGA芯片的第二GT所配置的发送端和接收端相互连接，即：第一GT的发送端与第二GT的接收端连接，第二GT的发送端与第一GT的接收端连接；
将第一参数调整模块、第二参数调整模块分别通过独立的第一配置接口以及第二配置接口与控制模块建立通信连接；
所述控制模块通过第一配置接口以及第二配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数并接收对应的误码统计结果，以及基于误码统计结果进行第一GT和第二GT的配置参数的最优化调整。
在可选的实施例中，对第一GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
在可选的实施例中，对第二GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值
由以上本发明的实施例方案，本发明提出的在FC光纤通道网络中，针对节点设备FPGA芯片的在线互联状态下的发送端配置参数优化问题，提出在FPGA芯片内部针对每一个GT增加一组参数调整模块，配合上位机的控制，能够实现自动精准的GT参数调节，得到每个GT端口的精准参数，通过本发明的参数最优化调整方法可大大提升在线互联阶段FPGA芯片的GT参数调节的效率和准确性，降低了人工操作的工作量，有效提高了通信设备的调试效率。
应当理解，前述构思以及在下面更加详细地描述的额外构思的所有组合只要在这样的构思不相互矛盾的情况下都可以被视为本公开的发明主题的一部分。另外，所要求保护的主题的所有组合都被视为本公开的发明主题的一部分。
结合附图从下面的描述中可以更加全面地理解本发明教导的前述和其他方面、实施例和特征。本发明的其他附加方面例如示例性实施方式的特征和/或有益效果将在下面的描述中显见，或通过根据本发明教导的具体实施方式的实践中得知。
附图说明
附图不意在按比例绘制。在附图中，在各个图中示出的每个相同或近似相同的组成部分可以用相同的标号表示。为了清晰起见，在每个图中，并非每个组成部分均被标记。现在，将通过例子并参考附图来描述本发明的各个方面的实施例。
图1是本发明实施例的对FPGA芯片的每个GT配置参数调整模块的示意图。
图2是本发明实施例的每一个GT与对应配置的参数调整模块的连接关系示意图。
图3是本发明实施例的两个互联状态的FPGA芯片的GT参数最优化调整系统的示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
在本公开中参照附图来描述本发明的各方面，附图中示出了许多说明的实施例。本公开的实施例不必定意在包括本发明的所有方面。应当理解，上面介绍的多种构思和实施例，以及下面更加详细地描述的那些构思和实施方式可以以很多方式中任意一种来实施，这是因为本发明所公开的构思和实施例并不限于任何实施方式。另外，本发明公开的一些方面可以单独使用，或者与本发明公开的其他方面的任何适当组合来使用。
结合图1-3所示的实施例，旨在针对FC节点设备FPGA芯片的在线互联状态下的发送端配置参数优化问题，提出在FPGA芯片内部针对每一个GT增加一组参数调整模块，配合上位机的控制，实现自动精准的GT参数调节，得到每个GT端口的精准参数。
如图1所示，本发明提出的FPGA芯片高速收发器的GT参数配置方法，旨在针对GT配置参数中对其通信质量有关键影响的参数，如通信模式(LPM模式或是DFE模式)以及预加重参数(如TXDIFFCTRL、TXPRECURSOR、TXPOSTCURSOR)进行最优化调节，如前述的结合图1、2所示，在FPGA芯片内部，增加与GT一一对应的参数调整模块，在节点设备互联时可通过上位机(控制模块)的控制进行在线、自动化、准确的参数最优化调整，提升在线互联阶段FPGA芯片的GT参数调节的效率和准确性，降低了人工操作的工作量，有效提高了通信设备的调试效率。
FPGA高速收发器参数的最优化调节系统
以图1、2、3所示实施例的FPGA高速收发器参数的最优化调节系统为例，包括至少一个第一FPGA芯片(如图3所示的#1)以及至少一个第一FPGA芯片(如图3所示的#2)。
结合图2、3所示，第一FPGA芯片(如图3所示的#1)配置有第一GT以及第一参数调整模块，第一数调整模块与第一GT的收发端建立通信连接。
第二FPGA芯片(如图3所示的#2)配置有第二GT以及第二参数调整模块，第二GT与第一GT通信连接，该第二参数调整模块与第二GT的收发端建立通信连接。
如图3所示，第一GT和第二GT均配置有发送端和接收端，并相互连接，其中：第一GT的发送端与第二GT的接收端连接；第二GT的发送端与第一GT的接收端连接。
控制模块，例如以上位机方式被配置，该控制模块通过独立的配置接口分别与第一参数调整模块、第二参数调整模块建立通信连接。
应当理解，在本发明的实施例中，每个参数调整模块可以设置成与FPGA芯片板卡的配置接口相连，配置接口可以是UART、以太网口等，上位机可通过配置接口与FPGA芯片的对应的每个参数调整模块连接，实现进行数据通信和指令下发。
在本发明的实施例中，控制模块通过配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数，并接收对应的误码统计结果，以及基于误码统计结果进行GT配置参数的最优化调整。
结合图2、3所示的示例，第一参数调整模块包括第一寄存器、第一参数配置模块以及第一误码统计模块，第一寄存器经由第一配置接口与控制模块进行通信连接。
第一参数配置模块以及第一误码统计模块均与第一寄存器连接。
第一参数配置模块与所述第一GT的发送端连接，用于向第一GT的发送端发送配置信息，对第一GT的发送性能进行调节。
第一误码统计模块与第一GT的接收端连接，用于读取第一GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第一寄存器，并由第一寄存器通过第一配置接口传输至控制模块。
结合图2、3所示的示例，第二参数调整模块包括第二寄存器、第二参数配置模块以及第二误码统计模块，第二寄存器经由第二配置接口与控制模块进行通信连接。
第二参数配置模块以及第二误码统计模块均与第二寄存器连接。
第二参数配置模块与所述第二GT的发送端连接，用于向第二GT的发送端发送配置信息，对第二GT的发送性能进行调节。
第二误码统计模块与第二GT的接收端连接，用于读取第二GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第二寄存器，并由第二寄存器通过第二配置接口传输至控制模块。
在本发明的实施例中，控制模块被设置成按照以下方式对第一GT的配置参数进行最优化调整：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
在本发明的实施例中，控制模块被设置成按照以下方式对第二GT的配置参数进行最优化调整：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值。
应当理解，前述的上位机尤其可被配置为由计算机系统实现，例如安装有配置了ibert工具的Vivado设计套件，可根据接收到的误码率进行最优化参数寻找，从而下发至FPGA芯片的参数调整模块，通过循环寻找优化，最终获得GT发送端的最优参数值。
在本发明的实施例中，结合图1、3所示，FPGA芯片当中的多个GT可依照本发明上述最优化调节方法的过程进行同步优化。
在可选的实施例中，在第一FPGA芯片与第二FPGA芯片全双工通信时，对两侧的GT同步进行配置参数的最优化调整，高效地实现对于每一个GT端口的参数的个性化、精确配置。
FPGA高速收发器参数的最优化调节方法
结合附图1、2、3以及以上实施例的FPGA高速收发器参数的最优化调节系统的实现，根据本发明的实施例还提出一种FC节点设备FPGA高速收发器参数的最优化调节方法，其包括以下步骤：
将第一FPGA芯片的第一GT与第二FPGA芯片的第二GT所配置的发送端和接收端相互连接，即：第一GT的发送端与第二GT的接收端连接，第二GT的发送端与第一GT的接收端连接；
将第一参数调整模块、第二参数调整模块分别通过独立的第一配置接口以及第二配置接口与控制模块建立通信连接；
所述控制模块通过第一配置接口以及第二配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数并接收对应的误码统计结果，以及基于误码统计结果进行第一GT和第二GT的配置参数的最优化调整。
其中，对第一GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
其中，对第二GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值。
下面我们结合图3所示，示例性的描述上述最优化调节过程的实现。
在实际测试过程当中，模拟设备的真实使用场景，采用两台节电设备FPGA对接的方式进行GT参数的调节，以设备当中的1个GT端口的连接为例进行说明，测试环境搭建如图3所示。
根据本发明实施例的GT参数最优化调节过程包括以下步骤1-5的实现：
1、将两台节点设备的待测的GT端口相互连接，FPGA#1侧GT的发送端(TX#1)接入FPGA#2侧GT的接收端(RX#2)，FPGA#2侧GT的发送端(TX#2)接入FPGA#1侧GT的接收端(RX#1)；
2、控制模块通过配置接口#1向FPGA#1的参数调整模块#1当中的寄存器#1下发配置参数，首次发送的为初始通信模式及预加重参数TXDIFFCTRL、TXPRECURSOR、TXPOSTCURSOR的初始值；寄存器#1接收到之后将相关配置参数之后，传递至参数调整模块#1的参数配置模块#1，参数配置模块#1修改发送端TX#1的发送参数；
3、控制模块通过配置接口#2向FPGA#2的参数调整模块#2当中的寄存器#2下发误码统计指令，寄存器#2将误码统计模块#2中的计数器清零，并开始计时，误码统计模块#2接收来自RX#2的误码标记信号，并在计时时间内(即预定的时间周期内)进行误码个数统计，当预定的时间周期达到时，停止计数，将误码个数统计发送给寄存器#2，寄存器#2通过配置接口#2将统计值发送给控制模块；
4、控制模块记录FPGA#2传来的误码个数统计值，根据最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给FPGA#1进行发送参数调整；
5、循环步骤2-4，根据Vivado设计套件的预置的最优值算法，控制模块可以得到FPGA#1当中某一个GT的发送端TX#1的最优参数值；同理，对FPGA#2的GT发送端TX#2进行参数下发，对FPGA#1的GT接收端RX#1进行误码统计，通过最优值算法，能够得到FPGA#2当中某一个GT的发送端TX#2的最优参数值。
由此，实现对一组互联下的FPGA的GT的参数最优化调整。
结合图3，其示例性的表示了FPGA芯片当中某一个GT的参数优化过程，FPGA当中的多个GT可依照此过程进行同步优化，且两个FPGA全双工通信时可以进行两侧同步优化，由此可高效的实现对于每一个GT端口的参数个性化、精确的配置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (12)

1.一种FPGA高速收发器参数的最优化调节系统，其特征在于，包括：
至少一个第一FPGA芯片，配置有第一GT以及第一参数调整模块，第一参数调整模块与第一GT的收发端建立通信连接；
至少一个第二FPGA芯片，配置有第二GT以及第二参数调整模块，第二GT与第一GT通信连接，该第二参数调整模块与第二GT的收发端建立通信连接；
控制模块，该控制模块通过独立的配置接口分别与所述第一参数调整模块、第二参数调整模块建立通信连接；
其中，所述控制模块通过配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数并接收对应的误码统计结果，以及基于误码统计结果进行GT配置参数的最优化调整。
2.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述第一GT和第二GT均配置有发送端和接收端，并相互连接：
第一GT的发送端与第二GT的接收端连接；
第二GT的发送端与第一GT的接收端连接。
3.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述第一参数调整模块包括第一寄存器、第一参数配置模块以及第一误码统计模块，第一寄存器经由第一配置接口与控制模块进行通信连接：
第一参数配置模块以及第一误码统计模块均与第一寄存器连接；
第一参数配置模块与所述第一GT的发送端连接，用于向第一GT的发送端发送配置信息，对第一GT的发送性能进行调节；
第一误码统计模块与第一GT的接收端连接，用于读取第一GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第一寄存器，并由第一寄存器通过第一配置接口传输至控制模块。
4.根据权利要求3所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述第二参数调整模块包括第二寄存器、第二参数配置模块以及第二误码统计模块，第二寄存器经由第二配置接口与控制模块进行通信连接：
第二参数配置模块以及第二误码统计模块均与第二寄存器连接；
第二参数配置模块与所述第二GT的发送端连接，用于向第二GT的发送端发送配置信息，对第二GT的发送性能进行调节；
第二误码统计模块与第二GT的接收端连接，用于读取第二GT输出的误码标记信号，并对误码个数进行统计，将预定时间周期内的误码统计结果发送至第二寄存器，并由第二寄存器通过第二配置接口传输至控制模块。
5.根据权利要求4所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述控制模块被设置成按照以下方式对第一GT的配置参数进行最优化调整：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
6.根据权利要求4所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述控制模块被设置成按照以下方式对第二GT的配置参数进行最优化调整：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值。
7.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统，其特征在于，所述第一配置接口以及第二配置接口为UART、以太网口中的一种，用于实现第一参数调整模块、第二参数调整模块与控制模块之间的通信。
8.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统，其特征在于，在所述第一FPGA芯片与第二FPGA芯片全双工通信时，对两侧的GT同步进行配置参数的最优化调整。
9.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统，其特征在于，在所述第一FPGA芯片与第二FPGA芯片的配置中，每一个GT均配置一个参数调整模块。
10.根据权利要求1所述的FPGA高速收发器参数的最优化调节系统的FPGA高速收发器参数的最优化调节方法，其特征在于，所述方法包括以下步骤：
将第一FPGA芯片的第一GT与第二FPGA芯片的第二GT所配置的发送端和接收端相互连接，即：第一GT的发送端与第二GT的接收端连接，第二GT的发送端与第一GT的接收端连接；
将第一参数调整模块、第二参数调整模块分别通过独立的第一配置接口以及第二配置接口与控制模块建立通信连接；
所述控制模块通过第一配置接口以及第二配置接口分别向对应的第一参数调整模块、第二参数调整模块发送配置参数并接收对应的误码统计结果，以及基于误码统计结果进行第一GT和第二GT的配置参数的最优化调整。
11.根据权利要求10所述的FPGA高速收发器参数的最优化调节方法，其特征在于，对第一GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第一寄存器收到初始的配置参数之后，通过第一参数配置模块修改第一GT的发送端的发送参数；
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器发送误码统计指令，第二寄存器收到指令后将第二误码统计模块中的计数器清零，并开始计时，第二误码统计模块接收来自第二GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第二寄存器，第二寄存器通过第二配置接口将统计值发送给控制模块；
所述控制模块记录第二参数调整模块的第二寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第一参数调整模块的第一寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第一GT的发送端的最优参数值。
12.根据权利要求10所述的FPGA高速收发器参数的最优化调节方法，其特征在于，对第二GT的配置参数的最优化调整过程包括：
所述控制模块经由所述第二配置接口，向第二FPGA芯片中第二参数调整模块的第二寄存器下发配置参数，包括通信模式及预加重参数的初始值；
第二寄存器收到初始的配置参数之后，通过第二参数配置模块修改第二GT的发送端的发送参数；
所述控制模块经由所述第一配置接口，向第一FPGA芯片中第一参数调整模块的第一寄存器发送误码统计指令，第一寄存器收到指令后将第一误码统计模块中的计数器清零，并开始计时，第一误码统计模块接收来自第一GT的接收端的误码标记信号并进行误码个数统计，当统计时间达到预定时间周期时停止计数，并将误码统计结果发送给第一寄存器，第一寄存器通过第一配置接口将统计值发送给控制模块；
所述控制模块记录第一参数调整模块的第一寄存器发送的误码个数统计值，根据预置的最优值算法对配置参数进行调整之后，将更新后的配置参数再次发送给第二参数调整模块的第二寄存器，进行发送参数配置调整和优化，循环上述操作，直到根据预置的最优值算法获得第二GT的发送端的最优参数值。
CN202310711936.4A 2023-06-15 2023-06-15 Fpga高速收发器参数的最优化调节方法与系统 Pending CN116633717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310711936.4A CN116633717A (zh) 2023-06-15 2023-06-15 Fpga高速收发器参数的最优化调节方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310711936.4A CN116633717A (zh) 2023-06-15 2023-06-15 Fpga高速收发器参数的最优化调节方法与系统

Publications (1)

Publication Number Publication Date
CN116633717A true CN116633717A (zh) 2023-08-22

Family

ID=87641803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310711936.4A Pending CN116633717A (zh) 2023-06-15 2023-06-15 Fpga高速收发器参数的最优化调节方法与系统

Country Status (1)

Country Link
CN (1) CN116633717A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117348949A (zh) * 2023-12-05 2024-01-05 成都玖锦科技有限公司 一种基于矢量网络分析仪的多通道测量方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117348949A (zh) * 2023-12-05 2024-01-05 成都玖锦科技有限公司 一种基于矢量网络分析仪的多通道测量方法及系统
CN117348949B (zh) * 2023-12-05 2024-03-12 成都玖锦科技有限公司 一种基于矢量网络分析仪的多通道测量方法及系统

Similar Documents

Publication Publication Date Title
US7007208B1 (en) Systems and methods for data unit modification
CN116633717A (zh) Fpga高速收发器参数的最优化调节方法与系统
WO2016150077A1 (zh) 参数处理方法及装置
CN112055096B (zh) 自动设置设备通信地址的方法及装置
EP1684446A2 (en) A method and apparatus for testing optical network equipment
CN112511370B (zh) 一种phy模式自主切换的信号测试系统
CN110855353B (zh) 一种适用于多种类型光模块的误码测试仪及测试系统
CN105117319A (zh) 基于fpga实现对多路mdio设备实时监控的方法
CN109815073B (zh) 一种基于pxi平台的高速串口srio的测试方法
CN111984477A (zh) 一种PCIe设备信号参数动态校正装置和方法
US20080071948A1 (en) Programmable interface for single and multiple host use
CN108966168A (zh) 基于NB-IoT的物联网计量表、通讯板及物联网计量表通讯方法
CN113419983A (zh) 一种串口服务器及串口服务器的实现方法
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
US7979756B2 (en) Apparatus, system and method for a go/no go link integrity tester
CN101217523B (zh) 一种串行通讯信号的修复装置及其方法
CN109347548B (zh) 一种光路集成测试平台
CN1184826C (zh) 一种用于宽带交换设备功能测试的系统
CN116094547A (zh) 一种高速线缆测试系统及方法
CN112350785B (zh) 一种检验serdes通信链路性能的方法及系统
US7471897B1 (en) Electrically looped back, fault emulating transceiver module
US20240104042A1 (en) Data Processing Method, Apparatus and Storage Medium
CN111324070A (zh) 基于fpga的ct串行探测器模块集群的调试方法
CN101257414B (zh) 一种测试模块的方法及装置
CN110166316B (zh) 一种afdx网络选择模块的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination