CN116094547A - 一种高速线缆测试系统及方法 - Google Patents

Abstract

本发明涉及线缆测试技术领域，具体涉及一种高速线缆测试系统及方法，该系统包括：依次相连的测试模块、负载模块及执行模块；所述执行模块包括预设组数的待测线缆连接器；所述负载模块用于调节系统的信号完整性裕量；所述测试模块用于在接收到用户指令后，控制所述执行模块对预设数量的待测线缆进行测试并生成测试结果码；获取所述测试结果码；所述测试结果码用于表示待测线缆的质量。可以理解的是，本发明能够一次性的对多根待测线缆进行测试，在增加测试数量的同时，缩短单位线缆测试时间，大幅提升测试效率。

Description

一种高速线缆测试系统及方法

技术领域

本发明涉及线缆测试技术领域，具体涉及一种高速线缆测试系统及方法。

背景技术

在第四代高速串行计算机扩展总线标准PCIE4.0以及第五代高速串行计算机扩展总线标准PCIE5.0时代，随着高速线缆所搭载信号的速率越来越高，行业协会对其的信号完整性指标要求越来越严，对生产制造工艺的要求也越来越高。因此，为了保障出货质量，生产厂商对高速线缆出货前进行整批次完全测试的需求越来越强烈。

目前对高速线缆的测试，是使用网络分析仪进行测试，由于高速线缆的差分信号数量通常有16对，32对或更多，使用网络分析仪按照协会标准进行指标的完整测试，时长较长，有的甚至超过30分钟。在满足交期和产能的情况下，实现出货前的整批次完全测试，其所需要的网络分析仪及其相关配套设备和配件的数量较多，耗时严重。

发明内容

有鉴于此，本发明的目的在于提供一种高速线缆测试系统及方法，以解决现有技术每次测试的待测线缆数量较少，耗时严重，效率较低的问题。

根据本发明实施例的第一方面，提供一种高速线缆测试系统，包括：

依次相连的测试模块、负载模块及执行模块；

所述执行模块包括预设组数的待测线缆连接器；

所述负载模块用于调节系统的信号完整性裕量；

所述测试模块用于在接收到用户指令后，控制所述执行模块对预设数量的待测线缆进行测试并生成测试结果码；获取所述测试结果码；

所述测试结果码用于表示待测线缆的质量。

优选的，所述执行模块，包括：

分别与所述测试模块连接的第一治具板和第二治具板；

所述第一治具板和所述第二治具板均包括待测线缆连接器；

所述待测线缆一端连接所述第一治具板的待测线缆连接器，另一端连接所述第二治具板的待测线缆连接器。

优选的，所述测试模块，包括：

测试板，及与所述测试板连接的终端；

所述测试板分别与所述第一治具板和所述第二治具板连接；

所述终端用于根据所述测试结果码，生成并显示测试结果。

优选的，所述的系统，所述负载模块，至少包括：

损耗线缆；

所述测试板与所述治具板通过损耗线缆连接。

优选的，所述测试板包括n组差分端口，每组差分端口对应设置一个损耗线缆连接器，每组差分端口包括一个发送端口和一个接收端口；n为治具板的数量；

每个治具板均设有一个损耗线缆连接器；

所述损耗线缆的一端连接所述测试板的损耗线缆连接器，另一端连接所述治具板的损耗线缆连接器。

优选的，所述治具板的每个待测线缆连接器处均设有状态显示单元；

所述测试板还设有信号总线，与每个状态显示单元连接，用于根据待测线缆的测试状态控制所述状态显示单元的显示状态。

优选的，所述测试板安装有SERDES芯片；

所述SERDES芯片支持发送码流和误码检测。

根据本发明实施例的第二方面，提供一种高速线缆测试方法，应用于上述的高速线缆测试系统，包括：

接收用户指令；

对连接于待测线缆连接器上预设数量的待测线缆进行测试，生成测试结果码。优选的，在所述生成测试结果码之后，还包括：

根据所述测试结果码，生成并显示测试结果，所述测试结果包括每根待测线缆的质量信息。

优选的，所述的方法，还包括：

获取待测线缆连接器与待测线缆的测试状态；

根据所述测试状态，控制所述待测线缆连接器对应的状态显示单元的显示状态；

所述测试状态包括：插入状态、拔出状态和正在测试状态。

本发明的实施例提供的技术方案可以包括以下有益效果：

可以理解的是，本发明提供的技术方案，依次相连的测试模块、负载模块及执行模块；所述执行模块包括预设组数的待测线缆连接器；所述负载模块用于调节系统的信号完整性裕量；所述测试模块用于在接收到用户指令后，控制所述执行模块对预设数量的待测线缆进行测试并生成测试结果码；获取所述测试结果码；所述测试结果码用于表示待测线缆的质量。可以理解的是，本发明能够一次性的对多根待测线缆进行测试，在增加测试数量的同时，缩短单位线缆测试时间，大幅提升测试效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据一示例性实施例示出的一种高速线缆测试系统的示意框图；

图2是根据一示例性实施例示出的一种高速线缆测试系统的示意图；

图3是根据一示例性实施例示出的一种高速线缆测试方法的步骤示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

实施例一

图1是根据一示例性实施例示出的一种高速线缆测试系统的示意框图，参见图1，提供一种高速线缆测试系统，包括：

依次相连的测试模块100、负载模块300及执行模块200；

所述执行模块200包括预设组数的待测线缆连接器211；

所述负载模块300用于调节系统的信号完整性裕量；

所述测试模块100用于在接收到用户指令后，控制所述执行模块200对预设数量的待测线缆212进行测试；测试完成后，从所述执行模块200处获取测试结果码；

所述测试结果码用于表示待测线缆的质量。

在具体实践中，所述负载模块300，用于调节整个测试系统的信号完整性裕量，以确保被测线缆的信号完整性裕量不会过大或过小。

在具体实践中，应用该系统对多根待测线缆进行测试时，将每一根待测线缆与所述待测线缆连接器相连，进而，测试模块就能够对待测线缆连接器连接的所有待测线缆进行质量测试，最终生成携带有待测线缆的质量信息的测试结果码。

可以理解的是，本实施例提供的技术方案，通过测试模块，及，与所述测试模块相连的执行模块；所述执行模块包括预设组数的待测线缆连接器；所述测试模块用于在接收到用户指令后，控制所述执行模块对预设数量的待测线缆进行测试；测试完成后，从所述执行模块处获取测试结果码；所述测试结果码用于表示待测线缆的质量。可以理解的是，本实施例能够一次性的对多根待测线缆进行测试，在增加测试数量的同时，缩短单位线缆测试时间，大幅提升测试效率。

参见图2，图2是根据一示例性实施例示出的一种高速线缆测试系统的示意图，需要说明的是，所述执行模块200，包括：

分别与所述测试模块连接的第一治具板201和第二治具板202；

所述第一治具板201和第二治具板202均包括待测线缆连接器211；

所述待测线缆212一端连接所述第一治具板201的待测线缆连接器211，另一端连接所述第二治具板202的待测线缆连接器211。

在图2中，英文标识PCIE port TX和PCIE port RX表示为一组连接器。在具体实践中，由于待测线缆较长，为便于对待测线缆进行连接测试，可以将测试模块拆分成两块治具板，两块治具板均与测试模块连接，且两块治具板可以分别通过待测线缆连接器连接待测线缆的一端，以使测试方式更加便捷。

在实际应用场景中，可以仅设置一块治具板，该治具板包括第一治具板和第二治具板的全部元件种类，仍然能够实现对待测线缆的质量检测。优选的，该一块治具板上的元件数量以及元件位置可以根据实际情况进行设置，此处不做具体限定。

需要说明的是，所述测试模块，包括：

测试板101，及与所述测试板连接的终端102；

所述测试板101分别与所述第一治具板201和第二治具板202连接；

所述终端102用于根据所述测试结果码，生成并显示测试结果。

在具体实践中，测试模块中，包括有测试板和终端，测试板获取到测试结果码后，可以通过发送该测试结果码到终端中，终端根据预设的计算机程序对测试结果码进行分析生成，最终生成测试结果。优选的，该测试结果能够以表格的形式展示出全部待测线缆的质量情况，以便于工作人员分辨出每条待测线缆的质量情况。

可以理解的是，通过终端对测试结果码进行分析，能够更加便于工作人员的工作进程，提高待测线缆检测的工作效率。

需要说明的是，所述负载模块，至少包括：

损耗线缆301；

所述测试板与所述治具板通过损耗线缆连接。

在具体实践中，在测试板与所述治具板之间设置损耗线缆，能够调节整个测试系统的信号完整性裕量，以确保被测线缆的信号完整性裕量不会过大或过小。优选的，负载模块不仅仅是损耗线缆，还可以用其他元件代替，例如是PCB或者其它能够实现调节整个测试系统的信号完整性裕量的元件。

需要说明的是，所述测试板包括n组差分端口，每组差分端口对应设置一个损耗线缆连接器，每组差分端口包括一个发送端口和一个接收端口；n为治具板的数量；

每个治具板均设有一个损耗线缆连接器；

所述损耗线缆的一端连接所述测试板的损耗线缆连接器，另一端连接所述治具板的损耗线缆连接器。

在具体实践中，该测试样板一共可以包括2n个差分端口，其中，有n个差分端口为发送端口，n个差分端口为接收端口，在图2中，以Port进行标识，每一组查分端口均对应设置有一个损耗线缆连接器213，并且，每个治具板均设有一个损耗线缆连接器213，损耗线缆连接器213用于连接损耗线缆。在图2中，每个连接器包含两个接口，分别为PCIE port TX和PCIE port RX。

在具体实践中，可以设置多个执行模块或者设置多组治具板，每个治具板均能够与测试板连接，若设置两组治具板，则能够使得同时检测的待测线缆数量直接翻倍，同理，可以设置多组治具板，使得同时检测的待测线缆数量大大提高。

需要说明的是，所述治具板的每个待测线缆连接器处均设有状态显示单元；所述测试板还设有信号总线，与每个状态显示单元连接，用于根据待测线缆的测试状态控制所述状态显示单元的显示状态。

在具体实践中，所述状态显示单元可以为状态灯，也可以为其他能够显示状态的元件，此处不做具体限定。待测线缆需要与连接器进行连接，若待测线缆与连接器的连接状态不好，可能会对测试结果造成严重的偏差，因此，可以设置状态显示单元，对待测线缆的连接状态进行检测，方便工作人员根据状态灯的显示状态，分辨出待测线缆的连接状态。优选的，以状态灯为例，可以选择状态灯为双色状态灯，当该双色状态灯对应的待测线缆连接器处于与待测线缆的连接状态为连接时，双色状态灯展示第一种显示状态；当该双色状态灯对应的待测线缆连接器处于与待测线缆的连接状态为拔出时，双色状态灯展示第二种显示状态；当该双色状态灯对应的待测线缆连接器处于与待测线缆的连接状态为正在测试时，双色状态灯展示第三种显示状态；具体的显示状态此处不做过多的限定，可以根据实际情况进行设置。

可以理解的是，通过设置状态灯，能够使得工作人员更好的分辨出待测线缆的连接状态，在提高检测效率的同时，能够避免因为待测线缆与连接器的断连而出现的误差。

需要说明的是，所述测试板安装有SERDES芯片；

所述SERDES芯片支持发送码流和误码检测。

在具体实践中，测试板上安装的SERDES芯片，首先能够通过PCB走线引出2n个差分端口，分别对应n个发送的差分端口和n个接收的差分端口；还能够支持X4，X8，X16等多种端口形式，且该芯片支持发送码流和误码检测。优选的，芯片可以为高速SERDES芯片。

可以理解的是，本实施例示出的高速线缆测试系统，能够支持若干条PCIE X4或X8或X16的高速线缆同时进行测试，测试系统自动根据测试结果码检测情况判断线缆质量。在使用本实施例示出的高速线缆测试系统时：在测试状态下，相比使用网络分析仪每次只能测试1根高速线缆，本测试系统可以一次性连接若干根高速线缆同时进行测试，通过增加同时测试的线缆数量，并缩短单位线缆测试时间，大大提高测试效率。并且，本高速线缆测试系统搭建成本远低于其它无源测试方案。

实施例二

图3是根据一示例性实施例示出的一种高速线缆测试方法的步骤示意图，参见图3，提供一种高速线缆测试方法，应用于上述的高速线缆测试系统，包括：

步骤S11、接收用户指令；

步骤S12、对连接于待测线缆连接器上预设数量的待测线缆进行测试，生成测试结果码。

可以理解的是，本实施例提供的技术方案，通过接收用户指令；对连接于待测线缆连接器上预设数量的待测线缆进行测试，生成测试结果码。本实施例能够一次性的对多根待测线缆进行测试，在增加测试数量的同时，缩短单位线缆测试时间，大幅提升测试效率。

需要说明的是，在所述生成测试结果码之后，还包括：

根据所述测试结果码，生成并显示测试结果，所述测试结果包括每根待测线缆的质量信息。

在具体实践中，测试结果码表明了本次测试的全部的待测线缆的质量信息，可以进一步的根据所述测试结果码，生成测试结果，例如，可以生成表格，表格中示出每根待测线缆的标号以及其对应的测试结果，如此做，能够使得工作人员更加直观的得到待测线缆的质量信息，进一步的增加待测线缆的测试效率。

需要说明的是，所述的方法，还包括：

获取待测线缆连接器与待测线缆的测试状态；

根据所述测试状态，控制所述待测线缆连接器对应的状态显示单元的显示状态；

所述测试状态包括：插入状态、拔出状态和正在测试状态。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高速线缆测试系统，其特征在于，包括：

依次相连的测试模块、负载模块及执行模块；

所述执行模块包括预设组数的待测线缆连接器；

所述负载模块用于调节系统的信号完整性裕量；

所述测试模块用于在接收到用户指令后，控制所述执行模块对预设数量的待测线缆进行测试并生成测试结果码；获取所述测试结果码；

所述测试结果码用于表示待测线缆的质量。

2.根据权利要求1所述的系统，其特征在于，所述执行模块，包括：

分别与所述测试模块连接的第一治具板和第二治具板；

所述第一治具板和所述第二治具板均包括待测线缆连接器；

所述待测线缆一端连接所述第一治具板的待测线缆连接器，另一端连接所述第二治具板的待测线缆连接器。

3.根据权利要求2所述的系统，其特征在于，所述测试模块，包括：

测试板，及与所述测试板连接的终端；

所述测试板分别与所述第一治具板和所述第二治具板连接；

所述终端用于根据所述测试结果码，生成并显示测试结果。

4.根据权利要求3所述的系统，其特征在于，所述负载模块，至少包括：

损耗线缆；

所述测试板与所述治具板通过损耗线缆连接。

5.根据权利要求4所述的系统，其特征在于，

所述测试板包括n组差分端口，每组差分端口对应设置一个损耗线缆连接器，每组差分端口包括一个发送端口和一个接收端口；n为治具板的数量；

每个治具板均设有一个损耗线缆连接器；

所述损耗线缆的一端连接所述测试板的损耗线缆连接器，另一端连接所述治具板的损耗线缆连接器。

6.根据权利要求3所述的系统，其特征在于，

所述治具板的每个待测线缆连接器处均设有状态显示单元；

所述测试板还设有信号总线，与每个状态显示单元连接，用于根据待测线缆的测试状态控制所述状态显示单元的显示状态。

7.根据权利要求3所述的系统，其特征在于，

所述测试板安装有SERDES芯片；

所述SERDES芯片支持发送码流和误码检测。

8.一种高速线缆测试方法，应用于如权利要求1所述的高速线缆测试系统，其特征在于，包括：

接收用户指令；

对连接于待测线缆连接器上预设数量的待测线缆进行测试，生成测试结果码。

9.根据权利要求8所述的方法，其特征在于，在所述生成测试结果码之后，还包括：

根据所述测试结果码，生成并显示测试结果，所述测试结果包括每根待测线缆的质量信息。

10.根据权利要求8所述的方法，其特征在于，还包括：

获取待测线缆连接器与待测线缆的测试状态；

根据所述测试状态，控制所述待测线缆连接器对应的状态显示单元的显示状态；

所述测试状态包括：插入状态、拔出状态和正在测试状态。

Images