CN203149572U - 基于fpga芯片的eda综合实验平台 - Google Patents
基于fpga芯片的eda综合实验平台 Download PDFInfo
- Publication number
- CN203149572U CN203149572U CN2013201113493U CN201320111349U CN203149572U CN 203149572 U CN203149572 U CN 203149572U CN 2013201113493 U CN2013201113493 U CN 2013201113493U CN 201320111349 U CN201320111349 U CN 201320111349U CN 203149572 U CN203149572 U CN 203149572U
- Authority
- CN
- China
- Prior art keywords
- fpga chip
- eda
- interface
- peripheral circuit
- platform based
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种基于FPGA芯片的EDA综合实验平台，涉及一种实验平台，包括核心处理芯片和与该核心处理芯片相连接的外围电路，所述的核心处理芯片是基于XilinxVertexV6-240t的FPGA芯片，该FPGA芯片用于为实验平台提供高性能密集计算的EDA实验功能，及用于实现对各种外围电路的控制；所述的外围电路含有存储阵列、LED模块、LCD显示模块、VGA模块、PCIE接口、JTAG接口、电源模块、标准I/O接口。本实用新型能够与高性能、综合性的EDA相适应，使用户能够实现与真实的高性能EDA开发及设计的应用环境相类似的模拟试验和训练，从而能够较快地满足EDA综合设计及应用人才培养的需求。
Description
技术领域
本涉及一种实验平台，特别是一种基于FPGA芯片的EDA综合实验平台。
背景技术
EDA（Electronic Design Automation的缩写，译为电子设计自动化)综合实验对实验平台的要求越来越高，过去传统的EDA实验往往仅限于一些简单的FPGA（Field－Programmable Gate Array的缩写，即现场可编程门阵列）程序设计，如显示灯的控制、译码器的设计、简单组合逻辑或时序逻辑设计。这种针对一些简单的EDA实验所开发的实验平台，结构相对简单，实验平台中所能够提供可编程逻辑资源和外围接口都较为简单。因此，这种相对简单的EDA实验平台只能满足一些入门的EDA实验需求。然而，近年来随着可编程逻辑器件的应用越来越广泛，在可编程逻辑芯片中的逻辑资源越来越丰富，使得人们可以应用高端的FPGA芯片开发和实现越来越多的非常复杂的应用场合，也能够利用可编程逻辑器件完成一些专用的高性能密集计算，极大地拓展了可编程逻辑器件的应用场合。为了能够针对这种复杂的应用提供相应的EDA实验平台，传统的基于相对简单的可编程逻辑器件构成的EDA实验平台已经不能够满足应用的需求，必须根据当前EDA应用的现状和发展趋势设计及构造新型的EDA实验平台，使其能够为用户开发和设计功能强大、结构复杂的EDA应用提供良好的实验平台。
发明内容
本实用新型要解决的技术问题是：提供一种能够与高性能、综合性的EDA应用相适应的基于FPGA芯片的EDA综合实验平台，使用户在该实验平台中能够实现与真实的高性能EDA开发及设计的应用环境相类似的模拟试验和训练。
解决上述技术问题的设计原理是：首先，选用高性能的可编程逻辑芯片构建EDA实验核心处理器，在此基础上，在可编程逻辑器件FPGA芯片的外围设计一些应用接口，如LED接口、LCD接口、VGA接口、存储器接口、PCIE接口等等，给用户进行一些EDA访问控制实验提供硬件条件；另一方面，在所构建EDA实验平台中设计大量的标准的I/O控制接口，所有这些I/O控制接口可以通过逻辑复用重新定义的方式对每一个I/O端口赋予不同的含义，使得通过这些标准的I/O接口能够在EDA实验板的外围连接多种不同的外设单元，使得该EDA实验平台能够针对一些外围控制器实现数据的交换及命令的控制。同时，由于该实验平台采用的FPGA芯片是高性能的FPGA芯片，因此在该实验平台中能够为用户开发及设计一些高性能密集计算的实验提供硬件资源。
解决上述技术问题的技术方案是：一种基于FPGA芯片的EDA综合实验平台，包括核心处理芯片和与该核心处理芯片相连接的外围电路，所述的核心处理芯片是基于Xilinx VertexV6-240t的 FPGA芯片，该FPGA芯片用于为实验平台提供高性能密集计算的EDA实验功能，以及用于实现对各种复杂外围电路的控制。
本实用新型的进一步技术方案是：所述的外围电路含有存储阵列，该存储阵列用于接收由FPGA芯片向存储阵列发出的各种访问操作命令，该存储阵列的数据线、地址线、时钟和访问控制线分别连接至FPGA芯片上。
所述的外围电路含有LED模块，所述的LED模块包括LED灯及其控制电路，LED模块的控制信号线直接与FPGA芯片相连，以实现FPGA芯片对LED灯的直接驱动及亮灯的显示控制。
所述的外围电路含有LCD显示模块，所述的LCD显示模块包括LCD转换电路，该LCD显示模块的一端直接与FPGA芯片相连，以实现接受从FPGA芯片传过来的数据和地址信号；LCD显示模块的另一端与外部的LCD显示屏连接，实现进行数据格式转换和访问控制信号转换的功能。
所述的外围电路含有VGA模块，该VGA模块包括VGA接口电路，所述VGA模块的信号线与FPGA芯片的I/O端口线直接相连，以实现由FPGA芯片输出的数据向VGA显示终端的数据格式和访问控制信号的转换。
所述的外围电路含有PCIE接口，该PCIE接口的接口信号线与FPGA芯片的I/O端口线直接相连，以实现FPGA芯片对PCIE进行数据访问功能。
所述的外围电路含有JTAG接口，该JTAG接口用于完成对EDA综合实验平台中的FPGA芯片进行程序加载和数据访问的功能，所述的JTAG接口信号线与FPGA芯片的I/O端口线直接相连。
所述的外围电路含有电源模块，该电源模块包括电源，电源模块直接与FPGA芯片相连，用于为FPGA芯片提供电源。
所述的外围电路还含有标准I/O接口，该标准I/O接口用于实现FPGA芯片对外部不同接口电路的访问与控制。
所述的标准I/O接口为24 bit数据线或16 bit地址线或8 bit控制线或1 bit时钟线，所述的24 bit数据线与FPGA芯片的I/O信号线直接相连，16 bit地址线与FPGA芯片的I/O信号线直接相连，8 bit控制线与FPGA芯片的I/O信号线直接相连，1 bit时钟线与FPGA芯片的时钟输出信号线相连。
由于采用上述结构，本实用新型之基于FPGA芯片的EDA综合实验平台与现有技术相比，具有以下有益效果：
由于本实用新型构建的EDA综合实验平台在结构上主要采用基于Xilinx VertexV6-240t的FPGA芯片为实验平台的核心处理芯片，利用该芯片内部丰富的计算资源为实验平台提供高性能密集计算的EDA实验功能，利用该芯片内部丰富的可编程逻辑资源和存储资源能够实现对各种复杂外围接口电路的控制；此外，在FPGA芯片外部设计了存储阵列，存储阵列能够为用户开展各种存储访问实验提供硬件条件；除此之外，还有LED模块、LCD模块和VGA模块，这三个模块都是可以作为显示控制的EDA实验硬件资源，通过用户在FPGA中开发相应的访问控制程序，能够分别实现对这三类外围显示模块的控制及信号的显示；另外，FPGA芯片通过硬布线的方式直接与PCIE接口相连，使得用户能够在该EDA实验平台中直接开发面向高速PCIE传输的试验程序，设计及实现与PCIE接口的数据交换程序，同时，利用PCIE接口还能够为用户开发及设计DMA程序提供硬件资源。本实用新型还设计了大量的标准通用接口，标准通用接口由24位的数据线、16位的地址线、8位的控制线以及一个时钟信号线所组成，所有这些连线一端直接与FPGA芯片相连，通过这一标准的接口复用定义，用户可以在接口的外围连接多种不同型号、不同类型的外围电路，实现该综合实验平台对外部不同接口电路的访问与控制。因此，本实用新型完全能够与高性能、综合性的EDA应用相适应，使用户在该实验平台中能够实现与真实的高性能EDA开发及设计的应用环境相类似的模拟试验和训练，从而能够较快地满足EDA综合设计及应用人才培养的需求。
下面，结合附图和实施例对本之基于FPGA芯片的EDA综合实验平台的技术特征作进一步的说明。
附图说明
图1：本实用新型之基于FPGA芯片的EDA综合实验平台的组成结构框图；
图2：作为LED模块中LED灯的数码管连接原理图；
图3：标准I/O接口复用连接原理图。
在上述附图中，各标号如下：
1- FPGA芯片，2-数码管，3-电阻，4-5V电源，5-插孔，6-连接线，7-插孔，
8-网线接口，9-USB接口，10-SPI接口，11-用户自定义接口。
具体实施方式
实施例一：
一种基于FPGA芯片的EDA综合实验平台（如图1所示），包括核心处理芯片和与该核心处理芯片相连接的外围电路，所述的核心处理芯片是基于Xilinx VertexV6-240t的 FPGA芯片，该FPGA芯片用于为实验平台提供高性能密集计算的EDA实验功能，以及用于实现对各种复杂外围电路的控制。
所述的外围电路含有存储阵列、LED模块、LCD显示模块、VGA模块、PCIE接口、JTAG接口、电源模块、标准I/O接口，其中，
所述的存储阵列用于接收由FPGA芯片向存储阵列发出的各种访问操作命令，该存储阵列的数据线、地址线、时钟和访问控制线分别连接至FPGA芯片上。
所述的外围电路LED模块包括LED灯及其控制电路，LED模块的控制信号线直接与FPGA芯片相连，以实现FPGA芯片对LED灯的直接驱动及亮灯的显示控制。
所述的LCD显示模块包括LCD转换电路，该LCD显示模块的一端直接与FPGA芯片相连，以实现接受从FPGA芯片传过来的数据和地址信号；LCD显示模块的另一端与外部的LCD显示屏连接，实现进行数据格式转换和访问控制信号转换的功能。
所述的外围电路VGA模块包括VGA接口电路，所述VGA模块的信号线与FPGA芯片的I/O端口线直接相连，以实现由FPGA芯片输出的数据向VGA显示终端的数据格式和访问控制信号的转换。
所述的PCIE接口的接口信号线与FPGA芯片的I/O端口线直接相连，以实现FPGA芯片对PCIE进行数据访问功能。
所述的JTAG接口用于完成对EDA综合实验平台中的FPGA芯片进行程序加载和数据访 问的功能，所述的JTAG接口信号线与FPGA芯片的I/O端口线直接相连。
所述的电源模块包括电源，电源模块直接与FPGA芯片相连，用于为FPGA芯片提供电源。
所述标准I/O接口用于实现FPGA芯片与外部的各种连接，该标准I/O接口为24 bit的数据线、16 bit的地址线、8 bit的控制线和1 bit的时钟线，其中，对所有的标准I/O接口中的这些信号线具体功能，可以根据EDA综合实验平台连接外部电路模块过程中实际信号线的要求进行灵活的自定义（如图3所示）；所述的24 bit的数据线与FPGA芯片的I/O信号线直接相连，16 bit的地址线与FPGA芯片的I/O信号线直接相连，8 bit的控制线与FPGA芯片的I/O信号线直接相连，1 bit的时钟线与FPGA芯片的时钟输出信号线相连，其中，FPGA芯片的时钟输出信号线可以在FPGA芯片内通过程序设计直接与FPGA芯片的时钟相连，也可以将FPGA芯片的时钟经过锁相环的变频输出至该信号线上。
本实用新型之基于FPGA芯片的EDA综合实验平台的实现步骤如下：
1. 用户使用该实验平台，进行高性能密集计算的时候，通过JTAG接口将用户编好的EDA实验程序加载至FPGA芯片中。
2. 用户利用FPGA中丰富的计算资源完成预期设计的高性能密集计算任务，由于高性能密集计算与外围电路基本没有关联，因此，对高性能密集计算的EDA实验只需要用户对高性能密集计算的程序进行科学地设计，并通过仿真测试，则即可在该实验平台进行实验验证。
3.当用户需要进行PCIE接口程序的开发并进行实验验证时，可以将用户编写的EDA实验程序加载至FPGA芯片中之后，在FPGA芯片内部开发PCIE接口程序。
4.也可以直接在FPGA芯片中加载PCIE核，由PCIE核完成PCIE接口通讯的主要任务。用户在FPGA芯片中可以开发FPGA芯片与PCIE的数据及通讯交换的程序，在PCIE中设计不同的通讯模式（如PIO模式、DMA模式）。
5.采用不同的通讯模式，使用户获得对PCIE的不同访问速度。从而实现针对PCIE程序开发的实验与验证。
6.当用户需要应用该实验平台进行存储访问实验时，可以由用户编写FPGA测试程序，加载至EDA实验平台，并通过实验平台中所提供的存储器阵列实现从FPGA芯片到存储阵列的访问与控制。
7.当用户需要进行数据输出实验测试时，可以由用户选择需要使用的输出设备，在该实验平台中通过FPGA程序的执行将用户运行的数据结果输出至LED、LCD或VGA终端接口。
8.选择不同的输出设备时，用户需要针对不同的设备开发相应的FPGA程序。使得FPGA输出的数据能够符合其所连接的输出显示设备要求的数据格式。
9.当用户需要在EDA实验平台中连接其他的一些用户自定义的外围电路，并实现对外围功能电路的连接与测试时，首先需要将所连接的外围设备的接口连接至EDA实验平台的标准I/O接口上。
10.由于该实验平台提供了24 bit的数据接口、16 bit的地址线、8 bit的控制线和一个时钟线。因此，在外围电路模块连接在EDA标准I/O接口上时，需要根据外围电路接口的信号线类型不同，分别连接至EDA实验平台的数据、地址、时钟或控制线上。
11.如果外围电路的接口连线少于EDA实验平台所提供的I/O接口线的数目，此时，只需要在EDA实验平台中针对实际使用的I/O端口线进行功能定义即可。当外围功能模块的接口电路连接至EDA实验平台的标准I/O接口之后，根据外围功能电路模块的接口信号线的定义要求，对EDA实验平台标准I/O接口进行相关的定义。
12.之后，设计对外围电路的访问程序，即可实现在该实验平台对用户自定义的外围电路模块的测试与实验。
Claims (10)
1.一种基于FPGA芯片的EDA综合实验平台，包括核心处理芯片和与该核心处理芯片相连接的外围电路，其特征在于：所述的核心处理芯片是基于Xilinx VertexV6-240t的 FPGA芯片，该FPGA芯片用于为实验平台提供高性能密集计算的EDA实验功能，以及用于实现对各种复杂外围电路的控制。
2.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有存储阵列，该存储阵列用于接收由FPGA芯片向存储阵列发出的各种访问操作命令，该存储阵列的数据线、地址线、时钟和访问控制线分别连接至FPGA芯片上。
3.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有LED模块，所述的LED模块包括LED灯及其控制电路，LED模块的控制信号线直接与FPGA芯片相连，以实现FPGA芯片对LED灯的直接驱动及亮灯的显示控制。
4.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有LCD显示模块，所述的LCD显示模块包括LCD转换电路，该LCD显示模块的一端直接与FPGA芯片相连，以实现接受从FPGA芯片传过来的数据和地址信号；LCD显示模块的另一端与外部的LCD显示屏连接，实现进行数据格式转换和访问控制信号转换的功能。
5.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有VGA模块，该VGA模块包括VGA接口电路，所述VGA模块的信号线与FPGA芯片的I/O端口线直接相连，以实现由FPGA芯片输出的数据向VGA显示终端的数据格式和访问控制信号的转换。
6.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有PCIE接口，该PCIE接口的接口信号线与FPGA芯片的I/O端口线直接相连，以实现FPGA芯片对PCIE进行数据访问功能。
7.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有JTAG接口，该JTAG接口用于完成对EDA综合实验平台中的FPGA芯片进行程序加载和数据访问的功能，所述的JTAG接口信号线与FPGA芯片的I/O端口线直接相连。
8.根据权利要求1所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路含有电源模块，该电源模块包括电源，电源模块直接与FPGA芯片相连，用于为FPGA芯片提供电源。
9.根据权利要求1至权利要求8任一权利要求所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的外围电路还含有标准I/O接口，该标准I/O接口用于实现FPGA芯片对外部不同接口电路的访问与控制。
10.根据权利要求9所述的基于FPGA芯片的EDA综合实验平台，其特征在于：所述的标准I/O接口为24 bit数据线或16 bit地址线或8 bit控制线或1 bit时钟线，所述的24 bit数据线与FPGA芯片的I/O信号线直接相连，16 bit地址线与FPGA芯片的I/O信号线直接相连，8 bit控制线与FPGA芯片的I/O信号线直接相连，1 bit时钟线与FPGA芯片的时钟输出信号线相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013201113493U CN203149572U (zh) | 2013-03-12 | 2013-03-12 | 基于fpga芯片的eda综合实验平台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013201113493U CN203149572U (zh) | 2013-03-12 | 2013-03-12 | 基于fpga芯片的eda综合实验平台 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203149572U true CN203149572U (zh) | 2013-08-21 |
Family
ID=48977084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013201113493U Expired - Fee Related CN203149572U (zh) | 2013-03-12 | 2013-03-12 | 基于fpga芯片的eda综合实验平台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203149572U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103150437A (zh) * | 2013-03-12 | 2013-06-12 | 广西生态工程职业技术学院 | 基于fpga芯片的eda综合实验平台 |
| CN107038265A (zh) * | 2016-02-04 | 2017-08-11 | 京微雅格（北京）科技有限公司 | 包括fpga电路的计算架构和采用其的eda设计方法 |
-
2013
- 2013-03-12 CN CN2013201113493U patent/CN203149572U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103150437A (zh) * | 2013-03-12 | 2013-06-12 | 广西生态工程职业技术学院 | 基于fpga芯片的eda综合实验平台 |
| CN107038265A (zh) * | 2016-02-04 | 2017-08-11 | 京微雅格（北京）科技有限公司 | 包括fpga电路的计算架构和采用其的eda设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105051706B (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| CN106502930B (zh) | 基于windows平台的GPIO模拟串行接口的方法和装置 | |
| US20190114268A1 (en) | System level integrated circuit chip | |
| CN107632953A (zh) | 一种gpu箱pcie扩展互连拓扑装置 | |
| EP3149577B1 (en) | Extracting system architecture in high level synthesis | |
| CN103198042A (zh) | Pci航空串行总线板卡及实现动态加载数据处理方法 | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN105068955A (zh) | 一种局部总线结构及数据交互方法 | |
| CN104850516B (zh) | 一种ddr变频设计方法和装置 | |
| CN112256615A (zh) | Usb转换接口装置 | |
| CN203149572U (zh) | 基于fpga芯片的eda综合实验平台 | |
| US20080021695A1 (en) | ROM emulator and ROM testing method using the same | |
| CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
| CN105893036A (zh) | 一种嵌入式系统的兼容式加速器扩展方法 | |
| CN206100049U (zh) | 一种协议转换器 | |
| CN101281507A (zh) | Usb接口型dsp实时仿真开发系统 | |
| CN103150952B (zh) | 可重构的eda实验平台 | |
| CN103678244A (zh) | 一种不使用应用处理器的智能设备 | |
| CN103150437A (zh) | 基于fpga芯片的eda综合实验平台 | |
| CN104021103A (zh) | 一种嵌入式微处理器的串口扩展装置 | |
| CN105068962A (zh) | I2c控制器访问方法及系统 | |
| CN103885362A (zh) | 基于cpci-e总线的多dsp并行处理板 | |
| CN203630782U (zh) | 一种面向嵌入式应用的usb接口芯片 | |
| CN100357909C (zh) | 一种仿真器芯片 | |
| CN102446132B (zh) | 一种模拟本地总线进行板级管理的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 Termination date: 20150312 |
|
| EXPY | Termination of patent right or utility model |