CN110647487B - 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 - Google Patents
一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 Download PDFInfo
- Publication number
- CN110647487B CN110647487B CN201910736403.5A CN201910736403A CN110647487B CN 110647487 B CN110647487 B CN 110647487B CN 201910736403 A CN201910736403 A CN 201910736403A CN 110647487 B CN110647487 B CN 110647487B
- Authority
- CN
- China
- Prior art keywords
- local bus
- interface
- expansion card
- expansion
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，涉及接口扩展技术领域，包括：主板，主板上设置有Local Bus主设备接口、逻辑处理单元、多个Local Bus从设备接口第一Local Bus从设备接口以及多个缓存器；至少2个拓展卡，各拓展卡分别与不同的缓存器一一对应；各拓展卡通过与其对应的缓存器与Local Bus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接；逻辑处理单元分别与各拓展卡以及拓展卡对应的缓存器使能管脚连接。本发明对主板的Local Bus接口数量进行扩展，在降低成本的基础上，满足使用需求。
Description
技术领域
本发明涉及接口扩展技术领域，具体涉及一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置。
背景技术
PowerPC(Performance Optimization With Enhanced RISC–PerformanceComputing，简称PPC，是一种精简指令集(RISC)架构的中央处理器)的P2020处理器对外只提供1个Local Bus接口，且P2020的Local Bus(又称为CPU总线)接口只提供8个片选信号，由于可插拔扩展卡结构中有很多芯片都带有Local Bus接口，远超P2020的Local Bus接口提供的片选控制信号数量。
所以，在可插拔扩展卡结构中，P2020的一个Local Bus接口满足不了使用需求，故而为了满足多个Local Bus接口的需求，现有技术可以通过P2020的PCIE(peripheralcomponent interconnect express，一种高速串行计算机扩展总线标准)总线扩展LocalBus接口，但通过PCIE总线扩展Local Bus接口需要使用专用的扩展芯片或额外的逻辑资源，设计复杂，同时会增加硬件成本。
因此，需要发明一种新的成本低廉的接口扩展装置，来满足使用需求。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，对主板的Local Bus接口数量进行扩展，在降低成本的基础上，满足使用需求。
为达到以上目的，本发明采取的技术方案是：
第一方面，提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，所述接口扩展装置包括：
主板，所述主板上设置有Local Bus主设备接口、逻辑处理单元、多个Local Bus从设备接口第一Local Bus从设备接口以及多个缓存器；
至少2个拓展卡，各所述拓展卡分别与不同的所述缓存器一一对应；
各所述拓展卡通过与其对应的缓存器与所述Local Bus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接；
所述逻辑处理单元分别与各所述拓展卡以及所述拓展卡对应的所述缓存器使能管脚连接。
根据第一方面，在第一方面的第一种可能的实现方式中，所述逻辑处理单元与Local Bus主设备接口的Local Bus地址总线、数据总线、读使能管脚以及写使能管脚连接。
根据第一方面，在第一方面的第一种可能的实现方式中，在第一方面的第二种可能的实现方式中，所述接口扩展装置包括2个拓展卡：
第一拓展卡，所述第一拓展卡在所述主板上配设有第一缓存器；
第二拓展卡，所述第二拓展卡在所述主板上配设有第二缓存器；
所述逻辑处理单元通过所述第一缓存器与所述第一拓展卡连接，通过所述第二缓存器与所述第二拓展卡连接。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述第一拓展卡的Local Bus接口地址总线A[31：21]通过所述第一缓存器与Local Bus主设备接口的Local Bus接口地址总线LA[30：20]连接，第一拓展卡的数据总线DQ[8:0]通过第一缓存器与Local Bus主设备接口的数据总线LD[15:0]连接，第一拓展卡的读使能管脚通过第一缓存器与Local Bus主设备接口的写使能管脚连接，第一拓展卡的写使能管脚通过第一缓存器与Local Bus主设备接口的读使能管脚连接。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述第二拓展卡的Local Bus接口地址总线A[31：21]通过所述第二缓存器与Local Bus主设备接口的Local Bus接口地址总线LA[30：20]连接，第二拓展卡的数据总线DQ[8:0]通过第二缓存器与Local Bus主设备接口的数据总线LD[15:0]连接，第二拓展卡的读使能管脚通过第二缓存器与Local Bus主设备接口的写使能管脚连接，第二拓展卡的写使能管脚通过第二缓存器与Local Bus主设备接口的读使能管脚连接。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第五种可能的实现方式中，所述主板的Local Bus从设备接口第一Local Bus从设备接口的片选信号分别连接到Local Bus主设备接口的LCS[5:0]管脚。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第六种可能的实现方式中，所述第一拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到所述主板上的所述逻辑处理单元。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第七种可能的实现方式中，所述第二拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到所述主板上的所述逻辑处理单元。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第八种可能的实现方式中，所述Local Bus主设备接口的第二Local Bus从设备接口的片选信号LCS[6:7]连接到逻辑处理单元，所述Local Bus主设备接口的Local Bus接口的地址总线的低3位LA[2:0]连接到逻辑处理单元。
根据第一方面或在第一方面的第一种可能的实现方式，在第一方面的第九种可能的实现方式中，所述第一缓存器的使能信号连接到逻辑处理单元。
所述第二缓存器的使能信号连接到逻辑处理单元。
根据第一方面，在第一方面的第十种可能的实现方式中，所述缓存器具有开关使能。
与现有技术相比，本发明的优点在于：
(1)本发明对主板的Local Bus接口数量进行扩展，在降低成本的基础上，满足使用需求。
(2)本发明使用方便，具有较高的性价比。
附图说明
图1为本发明实施例1中可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置的结构框图；
图2为本发明实施例1中拓展卡的结构框图；
图3为本发明实施例2中可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置的结构框图；
图4为本发明实施例2中第一拓展卡的结构框图；
图5为本发明实施例2中第二拓展卡的结构框图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细说明。
实施例1
参见图1和图2所示，本发明实施例1提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，接口扩展装置包括：
主板，主板上设置有Local Bus主设备接口、逻辑处理单元、多个第一Local Bus从设备接口以及多个缓存器，Local Bus主设备接口分别与逻辑处理单元以及各第一LocalBus从设备接口连接；
至少2个拓展卡，各拓展卡分别与不同的缓存器一一对应，拓展卡上配置至少一个第二Local Bus从设备接口；
各拓展卡上的各第二Local Bus从设备接口通过与拓展卡对应的缓存器与LocalBus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接；
逻辑处理单元分别与各缓存器的使能管脚以及各拓展卡上的各第二Local Bus从设备接口连接。
其中，第一Local Bus从设备接口为主板自带的Local Bus接口，而第二Local Bus从设备接口则为拓展的Local Bus接口。
需要说明的是，缓存器具有开关使能。
需要说明的是，主板的地址总线与Local Bus主设备接口的地址总线连接，主板的数据总线与Local Bus主设备接口的数据总线连接，主板的读使能管脚与Local Bus主设备接口的读使能管脚连接，主板的写使能管脚与Local Bus主设备接口的写使能管脚连接。
本发明实施例中，借助Local Bus主设备接口、逻辑处理单元以及拓展卡，对主板的Local Bus接口数量进行扩展；
在实际操作时，主板上各第一Local Bus从设备接口的片选信号分别连接到LocalBus主设备接口的管脚上，即主板上可以连接多个第一Local Bus从设备接口，还可以连接逻辑处理单元；
拓展卡配设的缓存器用于增强Local Bus接口的驱动能力，从而使得本装置能够进行接口扩展工作；
逻辑处理单元分别与各拓展卡连接，具体操作时，逻辑处理单元先与该拓展卡对应的缓存器连接，进而与该拓展卡连接。
本发明实施例中，在可插拔拓展卡结构的基础上，借助Local Bus主设备接口、逻辑处理单元以及拓展卡，对主板的Local Bus接口数量进行扩展，而增加的Local Bus接口具体则是本发明实施例中的第二Local Bus从设备接口，在降低成本的基础上，满足使用需求；
另外，本扩展装置，成本低廉，使用方便，具有较高的性价比。
需要说明的是，本发明实施例中，Local Bus的片选信号设置为低电平有效信号，所有片选信号默认值为1。
另外，本发明实施例中，主板选配PowerPC的P2020处理器。
本发明实施例中，在具体实施时，拓展卡上可配置一次级Local Bus主设备接口，利用次级Local Bus主设备接口与拓展卡内的各第二Local Bus从设备接口连接，次级Local Bus主设备接口与该拓展卡对应的缓存器连接；
即各拓展卡上的各第二Local Bus从设备接口通过次级Local Bus主设备接口与拓展卡对应的缓存器连接，进而利用拓展卡对应的缓存器与Local Bus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接。
实施例2
参见图3至图5所示，本发明实施例2提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，接口扩展装置包括：
第一拓展卡以及第二拓展卡；
主板上配设有与第一拓展卡对应的第一缓存器以及与第二拓展卡对应的第二缓存器；
逻辑处理单元通过第一缓存器与第一拓展卡的各第二Local Bus从设备接口连接，通过第二缓存器与第二拓展卡的各第二Local Bus从设备接口连接。
需要说明的是，缓存器具有开关使能。
本发明实施例中，借助Local Bus主设备接口、逻辑处理单元以及拓展卡，对主板的Local Bus接口数量进行扩展；
在实际操作时，主板上各第一Local Bus从设备接口的片选信号分别连接到LocalBus主设备接口的管脚上，即主板上可以连接多个第一Local Bus从设备接口，还可以连接逻辑处理单元；
拓展卡配设的缓存器用于增强Local Bus接口的驱动能力，从而使得本装置能够进行接口扩展工作；
逻辑处理单元分别与各拓展卡连接，具体操作时，逻辑处理单元先与该拓展卡对应的缓存器连接，进而与该拓展卡连接。
本发明实施例中，在可插拔拓展卡结构的基础上，借助Local Bus主设备接口、逻辑处理单元以及拓展卡，对Local Bus接口进行扩展，增加主板能够连接的Local Bus接口的数量，而增加的Local Bus接口具体则是本发明实施例中的第二Local Bus从设备接口，在降低成本的基础上，满足使用需求；
另外，本扩展装置，成本低廉，使用方便，具有较高的性价比。
需要说明的是，本发明实施例中，Local Bus的片选信号设置为低电平有效信号，所有片选信号默认值为1。
另外，本发明实施例中，主板选配PowerPC的P2020处理器。
本发明实施例中，在具体实施时，第一拓展卡以及第二拓展卡上均可配置一次级Local Bus主设备接口，利用次级Local Bus主设备接口与各拓展卡内的各第二Local Bus从设备接口连接，次级Local Bus主设备接口与该拓展卡对应的缓存器连接；
即各拓展卡上的各第二Local Bus从设备接口通过次级Local Bus主设备接口与拓展卡对应的缓存器连接，进而利用拓展卡对应的缓存器与Local Bus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接。
实施例3
本发明实施例3提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，在实施例2的基础上：
主板的地址总线A[31：5]、数据总线DQ[15:0]、读使能管脚以及写使能管脚分别与Local Bus主设备接口的地址总线LA[31：5]、数据总线LD[15:0]、读使能管脚以及写使能管脚连接；
第一拓展卡的Local Bus接口地址总线A[31：21]通过第一缓存器与逻辑处理单元的Local Bus接口地址总线LA[30：20]连接，第一拓展卡的数据总线DQ[8:0]通过第一缓存器与逻辑处理单元的数据总线LD[15:0]连接，第一拓展卡的读使能管脚通过第一缓存器与逻辑处理单元的写使能管脚连接，第一拓展卡的写使能管脚通过第一缓存器与逻辑处理单元的读使能管脚连接；
第二拓展卡的Local Bus接口地址总线A[31：21]通过第二缓存器与逻辑处理单元的Local Bus接口地址总线LA[30：20]连接，第二拓展卡的数据总线DQ[8:0]通过第二缓存器与逻辑处理单元的数据总线LD[15:0]连接，第二拓展卡的读使能管脚通过第二缓存器与逻辑处理单元的写使能管脚连接，第二拓展卡的写使能管脚通过第二缓存器与逻辑处理单元的读使能管脚连接；
逻辑处理单元分别与第一拓展卡以及第二拓展卡连接。
需要说明的是主板的地址总线A[31：5]，是指地址总线一共包括0～31位，而本发明实施例使用5～31位；数据总线DQ[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；同理，Local Bus主设备接口的地址总线LA[31：5]，是指地址总线一共包括0～31位，而本发明实施例使用5～31位；数据总线LD[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；
第一拓展卡的地址总线A[31：21]，是指地址总线一共0-31位，而本发明实施例使用21～31位；数据总线DQ[8:0]，是指数据总线一共0～8位，而本发明实施例使用0-8全部；
Local Bus主设备接口的地址总线LA[30：20]，是指Local Bus主设备接口的20～31位；数据总线LD[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；
第二拓展卡的地址总线A[31：21]，指地址总线一共包括0～31位，而本发明实施例使用21～31位；数据总线DQ[8:0]，是指数据总线一共包括0～8位，而本发明实施例使用0～8全部；
Local Bus主设备接口的地址总线LA[30：20]，指地址总线一共包括0～30位，而本发明实施例使用20～30位；是指数据总线一共包括0～15位，而本发明实施例使用0～15全部。
需要说明的是，本发明实施例中，Local Bus的片选信号设置为低电平有效信号，所有片选信号默认值为1。
另外，本发明实施例中，Local Bus主设备接口选用PowerPC的P2020处理器。
实施例4
本发明实施例4提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，在实施例2的基础上：
主板的从Local Bus接口设备的片选信号分别连接到Local Bus主设备接口的LCS[5:0]管脚；
而此处的[5:0]管脚是指，0～5位。
具体的，本发明实施例中，第一拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到逻辑处理单元；
第二拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到逻辑处理单元。
具体的，本发明实施例中，Local Bus主设备接口的第二Local Bus从设备接口的片选信号LCS[6:7]连接到逻辑处理单元，Local Bus主设备接口的Local Bus接口的地址总线的低3位，即LA[2:0]连接到逻辑处理单元。
具体的，本发明实施例中，第一缓存器的使能信号连接到逻辑处理单元；
第二缓存器的使能信号连接到逻辑处理单元。
需要说明的是，本发明实施例中，Local Bus的片选信号设置为低电平有效信号，所有片选信号默认值为1。
需要说明的是，本发明实施例中，Local Bus主设备接口选用PowerPC的P2020处理器。
实施例5
本发明实施例5提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，在实施例2的基础上：
本发明实施例中，两个扩展卡上的第二Local Bus从设备接口的选择由主板上的逻辑处理单元实现；而Local Bus主设备接口的Local Bus的片选信号LCS[6:7]和LocalBus主设备接口的Local Bus接口的地址总线的低3位LA[2:0]可以组合出多种组合，每种组合对应一种扩展卡上的第二Local Bus从设备接口，由主板上的逻辑处理单元对这些组合进行译码，找出对应的扩展卡上的第二Local Bus从设备接口，拉低其相应的片选信号后即可选择。具体译码规则见下表：
需要说明的是，表格中，LCS7以及LCS6为Local Bus主设备接口P2020的Local Bus的片选信号，LA2，LA1，LA0，SC2_LCS[7:0]，SC1_LCS[7:0]，buffer02_oe为第二缓存器的使能信号，buffer01_oe为第一缓存器的使能信号，其中，本发明实施例中，低电平代表有效电平。
本发明实施例中，Local Bus主设备接口P2020的Local Bus的片选信号LCS6被拉低时选择第一扩展卡上的第二Local Bus从设备接口，Local Bus主设备接口P2020的LocalBus的片选信号LCS7被拉低时选择第二扩展卡上的第二Local Bus从设备接口，Local Bus主设备接口P2020的Local Bus接口的地址总线的低3位LA[2:0]可以组合出8个组合，分别对应第一扩展卡和第二扩展卡上的8个第二Local Bus从设备接口，如上表所示，当LCS6＝0，LA[2:0]＝000时，第一扩展卡上的片选信号SC1_LCS0被主板上的逻辑处理单元拉低，相应的第二Local Bus从设备接口被选中，其它扩展卡上的第二Local Bus从设备接口选择方式同理；
另外，为了增强Local Bus接口的驱动能力，同时降低扩展卡上的第二Local Bus从设备接口在未被选择时对Local Bus主设备接口P2020的Local Bus接口的信号干扰，Local Bus主设备接口P2020的Local Bus的片选信号LCS6被拉低时，除了选择第一扩展卡上的第二Local Bus从设备接口，同时选通buffer_01，即主板上的逻辑处理单元将buffer01_oe置0；Local Bus主设备接口P2020的Local Bus的片选信号LCS7被拉低时，除了选择第二扩展卡上的第二Local Bus从设备接口，同时选通buffer_02，即主板上的逻辑处理单元将buffer02_oe置0；当LCS6未被拉低时，buffer01_oe为高电平，此时buffer_01不工作，第一扩展卡上的第二Local Bus从设备接口和Local Bus主设备接口P2020之间的通信中断，同理，当LCS7未被拉低时，buffer02_oe为高电平，此时buffer_02不工作，第二扩展卡上的第二Local Bus从设备接口和Local Bus主设备接口P2020之间的通信中断。
实施例6
本发明实施例5提供一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，在实施例2的基础上：
主板的地址总线A[31：5]、数据总线DQ[15:0]、读使能管脚以及写使能管脚分别与Local Bus主设备接口的地址总线LA[31：5]、数据总线LD[15:0]、读使能管脚以及写使能管脚；
第一拓展卡的地址总线A[31：21]、数据总线DQ[8:0]、读使能管脚以及写使能管脚通过第一缓存器与Local Bus主设备接口的地址总线LA[30：20]、数据总线LD[15:0]、写使能管脚、读使能管脚连接；
第二拓展卡的地址总线A[31：21]、数据总线DQ[8:0]、读使能管脚以及写使能管脚通过第二缓存器与Local Bus主设备接口的地址总线LA[30：20]、数据总线LD[15:0]、写使能管脚、读使能管脚连接；
逻辑处理单元分别与第一拓展卡以及第二拓展卡连接。
需要说明的是主板的地址总线A[31：5]，是指地址总线一共包括0～31位，而本发明实施例使用5～31位；数据总线DQ[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；同理，Local Bus主设备接口的地址总线LA[31：5]，是指地址总线一共包括0～31位，而本发明实施例使用5～31位；数据总线LD[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；
第一拓展卡的地址总线A[31：21]，是指地址总线一共0-31位，而本发明实施例使用21～31位；数据总线DQ[8:0]，是指数据总线一共0～8位，而本发明实施例使用0-8全部；
Local Bus主设备接口的地址总线LA[30：20]，是指Local Bus主设备接口的20～31位；数据总线LD[15:0]，是指数据总线一共包括0～15位，而本发明实施例使用0～15全部；
第二拓展卡的地址总线A[31：21]，指地址总线一共包括0～31位，而本发明实施例使用21～31位；数据总线DQ[8:0]，是指数据总线一共包括0～8位，而本发明实施例使用0～8全部；
Local Bus主设备接口的地址总线LA[30：20]，指地址总线一共包括0～30位，而本发明实施例使用20～30位；是指数据总线一共包括0～15位，而本发明实施例使用0～15全部。
另外，本发明实施例中，Local Bus主设备接口选用PowerPC的P2020处理器。
进一步的，本发明实施例中，主板的从Local Bus接口设备的片选信号分别连接到Local Bus主设备接口的LCS[5:0]管脚；
而此处的[5:0]管脚是指，0～5位。
具体的，本发明实施例中，第一拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到逻辑处理单元；
第二拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别连接到逻辑处理单元。
具体的，本发明实施例中，Local Bus主设备接口的第二Local Bus从设备接口的片选信号LCS[6:7]连接到逻辑处理单元，Local Bus主设备接口的Local Bus接口的地址总线的低3位，即LA[2:0]连接到逻辑处理单元。
具体的，本发明实施例中，第一缓存器的使能信号连接到逻辑处理单元；
第二缓存器的使能信号连接到逻辑处理单元。
另外，本发明实施例中，两个扩展卡上的第二Local Bus从设备接口的选择由主板上的逻辑处理单元实现；而Local Bus主设备接口的Local Bus的片选信号LCS[6:7]和Local Bus主设备接口的Local Bus接口的地址总线的低3位LA[2:0]可以组合出多种组合，每种组合对应一种扩展卡上的第二Local Bus从设备接口，由主板上的逻辑处理单元对这些组合进行译码，找出对应的扩展卡上的第二Local Bus从设备接口，拉低其相应的片选信号后即可选择。具体译码规则见下表：
需要说明的是，表格中，LCS7以及LCS6为Local Bus主设备接口P2020的Local Bus的片选信号，LA2，LA1，LA0，SC2_LCS[7:0]，SC1_LCS[7:0]，buffer02_oe为第二缓存器的使能信号，buffer01_oe为第一缓存器的使能信号，其中，本发明实施例中，低电平代表有效电平。
本发明实施例中，Local Bus主设备接口P2020的Local Bus的片选信号LCS6被拉低时选择第一扩展卡上的第二Local Bus从设备接口，Local Bus主设备接口P2020的LocalBus的片选信号LCS7被拉低时选择第二扩展卡上的第二Local Bus从设备接口，Local Bus主设备接口P2020的Local Bus接口的地址总线的低3位LA[2:0]可以组合出8个组合，分别对应第一扩展卡和第二扩展卡上的8个第二Local Bus从设备接口，如上表所示，当LCS6＝0，LA[2:0]＝000时，第一扩展卡上的片选信号SC1_LCS0被主板上的逻辑处理单元拉低，相应的第二Local Bus从设备接口被选中，其它扩展卡上的第二Local Bus从设备接口选择方式同理；
另外，为了增强Local Bus接口的驱动能力，同时降低扩展卡上的第二Local Bus从设备接口在未被选择时对Local Bus主设备接口P2020的Local Bus接口的信号干扰，Local Bus主设备接口P2020的Local Bus的片选信号LCS6被拉低时，除了选择第一扩展卡上的第二Local Bus从设备接口，同时选通buffer_01，即主板上的逻辑处理单元将buffer01_oe置0；Local Bus主设备接口P2020的Local Bus的片选信号LCS7被拉低时，除了选择第二扩展卡上的第二Local Bus从设备接口，同时选通buffer_02，即主板上的逻辑处理单元将buffer02_oe置0；当LCS6未被拉低时，buffer01_oe为高电平，此时buffer_01不工作，第一扩展卡上的第二Local Bus从设备接口和Local Bus主设备接口P2020之间的通信中断，同理，当LCS7未被拉低时，buffer02_oe为高电平，此时buffer_02不工作，第二扩展卡上的第二Local Bus从设备接口和Local Bus主设备接口P2020之间的通信中断。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、服务器或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、服务器和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置，其特征在于，所述接口扩展装置包括：
主板，所述主板上设置有Local Bus主设备接口、逻辑处理单元、多个第一Local Bus从设备接口以及多个缓存器，所述Local Bus主设备接口分别与所述逻辑处理单元以及各所述第一Local Bus从设备接口连接；
至少2个拓展卡，各所述拓展卡分别与不同的所述缓存器一一对应，所述拓展卡上配置至少一个第二Local Bus从设备接口；
各所述拓展卡上的各第二Local Bus从设备接口通过与所述拓展卡对应的缓存器与所述Local Bus主设备接口的地址总线、数据总线、读使能管脚以及写使能管脚连接；
所述逻辑处理单元分别与各所述缓存器的使能管脚连接。
2.如权利要求1所述的接口扩展装置，其特征在于：
所述逻辑处理单元与所述Local Bus主设备接口的Local Bus地址总线、数据总线、读使能管脚以及写使能管脚连接。
3.如权利要求1所述的接口扩展装置，其特征在于，所述接口扩展装置包括：
第一拓展卡以及第二拓展卡；
所述主板上配设有与所述第一拓展卡对应的第一缓存器以及与所述第二拓展卡对应的第二缓存器；
所述逻辑处理单元通过所述第一缓存器与所述第一拓展卡的各所述第二Local Bus从设备接口连接，通过所述第二缓存器与所述第二拓展卡的各所述第二Local Bus从设备接口连接。
4.如权利要求3所述的接口扩展装置，其特征在于：所述第一拓展卡的Local Bus接口地址总线A[31：21]通过所述第一缓存器与Local Bus主设备接口的Local Bus接口地址总线LA[30：20]连接，第一拓展卡的数据总线DQ[8:0]通过第一缓存器与Local Bus主设备接口的数据总线LD[15:0]连接，第一拓展卡的读使能管脚通过第一缓存器与Local Bus主设备接口的写使能管脚连接，第一拓展卡的写使能管脚通过第一缓存器与Local Bus主设备接口的读使能管脚连接。
5.如权利要求3所述的接口扩展装置，其特征在于：所述第二拓展卡的Local Bus接口地址总线A[31：21]通过所述第二缓存器与Local Bus主设备接口的Local Bus接口地址总线LA[30：20]连接，第二拓展卡的数据总线DQ[8:0]通过第二缓存器与Local Bus主设备接口的数据总线LD[15:0]连接，第二拓展卡的读使能管脚通过第二缓存器与Local Bus主设备接口的写使能管脚连接，第二拓展卡的写使能管脚通过第二缓存器与Local Bus主设备接口的读使能管脚连接。
6.如权利要求2所述的接口扩展装置，其特征在于：
所述主板的第一Local Bus从设备接口的片选信号分别连接到Local Bus主设备接口的LCS[5:0]管脚。
7.如权利要求3所述的接口扩展装置，其特征在于：
所述第一拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别通过对应的缓存器连接到所述主板上的所述逻辑处理单元。
8.如权利要求3所述的接口扩展装置，其特征在于：
所述第二拓展卡上的各第二Local Bus从设备接口的片选信号[7:0]分别通过对应的缓存器连接到所述主板上的所述逻辑处理单元。
9.如权利要求2所述的接口扩展装置，其特征在于：
所述Local Bus主设备接口的第二Local Bus从设备接口的片选信号LCS[6:7]通过对应的缓存器连接到逻辑处理单元，所述Local Bus主设备接口的Local Bus接口的地址总线的低3位LA[2:0]通过对应的缓存器连接到逻辑处理单元。
10.如权利要求3所述的接口扩展装置，其特征在于：所述第一缓存器的使能信号连接到逻辑处理单元；
所述第二缓存器的使能信号连接到逻辑处理单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910736403.5A CN110647487B (zh) | 2019-08-09 | 2019-08-09 | 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910736403.5A CN110647487B (zh) | 2019-08-09 | 2019-08-09 | 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110647487A CN110647487A (zh) | 2020-01-03 |
| CN110647487B true CN110647487B (zh) | 2021-05-14 |
Family
ID=68990100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910736403.5A Active CN110647487B (zh) | 2019-08-09 | 2019-08-09 | 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110647487B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8693208B2 (en) * | 2010-08-06 | 2014-04-08 | Ocz Technology Group, Inc. | PCIe bus extension system, method and interfaces therefor |
| US8793443B2 (en) * | 2011-09-09 | 2014-07-29 | Lsi Corporation | Methods and structure for improved buffer allocation in a storage controller |
| CN204256734U (zh) * | 2014-12-09 | 2015-04-08 | 北京国基科技股份有限公司 | 外围接口扩展装置 |
| CN105045624A (zh) * | 2015-07-17 | 2015-11-11 | 天津市英贝特航天科技有限公司 | PowerPC主机板及烧写方法 |
| CN109376028B (zh) * | 2018-09-27 | 2021-11-09 | 郑州云海信息技术有限公司 | 一种pcie设备纠错方法与装置 |
-
2019
- 2019-08-09 CN CN201910736403.5A patent/CN110647487B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110647487A (zh) | 2020-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8610732B2 (en) | System and method for video memory usage for general system application | |
| US8825922B2 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
| CN109189203B (zh) | 服务器节电系统及其节电方法 | |
| US20020144043A1 (en) | Apparatus and method for parallel and serial PCI hot plug signals | |
| WO2021244194A1 (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| CN1987839A (zh) | Pci－e总线自动配置系统 | |
| US10108568B2 (en) | Master capable of communicating with slave and system including the master | |
| US20140025930A1 (en) | Multi-core processor sharing li cache and method of operating same | |
| CN111400986A (zh) | 一种集成电路计算设备及计算处理系统 | |
| CN111209247A (zh) | 一种集成电路计算设备及计算处理系统 | |
| CN109522128A (zh) | 分段式多线程任务执行方法及装置 | |
| CN110781130A (zh) | 一种片上系统 | |
| CN110968352A (zh) | 一种pcie设备的复位系统及服务器系统 | |
| CN110647487B (zh) | 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置 | |
| CN108733479B (zh) | 卸载固态硬盘卡的方法以及使用该方法的装置 | |
| JP2019185743A (ja) | 拡張メモリカードを含むデータ処理システム | |
| CN111274193A (zh) | 数据处理装置及方法 | |
| CN112564924B (zh) | 计算机扩展卡及区块链终端设备 | |
| CN105068962A (zh) | I2c控制器访问方法及系统 | |
| CN107145213A (zh) | 一种用于PCH MEdebug 和USB port 复用的装置及方法 | |
| US7853843B2 (en) | Method and system for testing chips | |
| CN114238183A (zh) | 实现Virtio设备的系统、方法和介质 | |
| CN109598669B (zh) | 一种面向gpu的三角形光栅化扫描系统 | |
| CN112433971A (zh) | 实现处理器自适应sata和nvme m.2的结构、方法及介质 | |
| CN111124974B (zh) | 接口扩展装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |