CN112433971A - 实现处理器自适应sata和nvme m.2的结构、方法及介质 - Google Patents

实现处理器自适应sata和nvme m.2的结构、方法及介质 Download PDF

Info

Publication number
CN112433971A
CN112433971A CN202011366683.4A CN202011366683A CN112433971A CN 112433971 A CN112433971 A CN 112433971A CN 202011366683 A CN202011366683 A CN 202011366683A CN 112433971 A CN112433971 A CN 112433971A
Authority
CN
China
Prior art keywords
sata
port
nvme
pcie
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011366683.4A
Other languages
English (en)
Inventor
王世鹏
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202011366683.4A priority Critical patent/CN112433971A/zh
Publication of CN112433971A publication Critical patent/CN112433971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本发明公开的实现处理器自适应SATA和NVME M.2的结构，包括处理器，其中，所述处理器通过第一PCIE通道连接PCIE转SATA桥，所述PCIE转SATA桥通过SATA总线连接通道选择单元的第一端口，所述处理器通过X2的第二PCIE通道和X2的第三PCIE通道连接所述通道选择单元的第二端口，所述通道选择单元的第三端口选择连接第一端口或者第二端口；所述通道选择单元的第三端口电性连接M.2连接器；所述M.2连接器的PEDET键电性连接所述通道选择单元的SEL端口。本发明通过PCIE转SATA桥实现不支持SATA的处理器连接SATA M.2硬盘；且通过所述通道选择单元实现根据SATA M.2硬盘和NVME M.2硬盘发送不同的信号进行通道选择以实现SATA M.2硬盘和NVME M.2硬盘的自适应，使得硬盘配置更加灵活，且避免因差错盘而造成损失。

Description

实现处理器自适应SATA和NVME M.2的结构、方法及介质
技术领域
本发明涉及处理器与硬盘连接技术领域，尤其涉及实现处理器自适应SATA和NVMEM.2的结构、方法及介质。
背景技术
随着中美竞争的日趋激烈，为了减小甚至摆脱国内对美国公司芯片的依赖，现在国家越来越重视国产芯片的发展，在处理器方面，一些国产处理器已达到业界领先水平，广泛应用于各个领域。
现有的实际情况是，一些国产芯片相比一些国外芯片而言未集成SATA控制器，在连接接硬盘等设备时通过芯片自身的PCIE资源来转换。而且目前市面上NVME的M.2大多数是采用PCIE X2的物理通道，SATA的M.2是采用PCIE X1的物理通道，而实际生产过程中，为了更好的满足用户，一般需要芯片既能够支持SATA连接，又能够支持NVME连接。现有的技术往往针对SATA和NVME分别设计连接板卡，不能满足用户灵活配置的需求，而且用户一旦差错盘，还容易因为不兼容导致主板发生问题。一般的NVME的M.2大多都是PCIE X2的物理通道，而现有的处理器在连接NVME时往往采用X1，导致大大降低了NVME M.2的运行速度，无法满足用户对主机快速响应的需求。
发明内容
为解决上述问题，本发明提供一种实现处理器自适应SATA和NVME M.2的结构，包括处理器，其中，
所述处理器通过第一PCIE通道连接PCIE转SATA桥，所述PCIE转SATA桥通过SATA总线连接通道选择单元的第一端口，所述处理器通过带宽X2的第二PCIE通道和带宽X2的第三PCIE通道连接所述通道选择单元的第二端口，所述通道选择单元的第三端口选择连接第一端口或者第二端口；
所述通道选择单元的第三端口电性连接M.2连接器；
所述M.2连接器的PEDET键电性连接所述通道选择单元的SEL端口。
更进一步地，所述PCIE转SATA桥通过SPI总线电性连接存储单元，所述存储单元存储有所述PCIE转SATA桥的启动配置文件。
更进一步地，SATA M.2硬盘向所述M.2连接器的PEDET键提供第一信号，NVME M.2硬盘向所述M.2连接器的PEDET键提供第二信号。
更进一步地，所述通道选择单元读取所述SEL端口信号，并响应于所述SEL端口信号控制所述第一端口连接所述第三端口或者控制所述第二端口连接所述第二端口。
更进一步地，所述第一端口、第二端口和所述第三端口均包括TXP、TXN、RXP、RXN。
更进一步地，所述通道选择单元内配置控制模块和通道选择逻辑模块，所述控制模块电性连接所述通道选择逻辑模块，所述控制模块电性连接供电单元。
更进一步地，所述供电单元根据所述控制模块的的控制信号控制所述PCIE转SATA桥的上电与下电。
本发明提供一种实现处理器自适应SATA和NVME M.2的控制方法，应用于所述实现处理器自适应SATA和NVME M.2的结构，包括：
控制模块获取所述SEL端口的信号，响应于所述信号控制第一端口连接第三端口或者第二端口连接第三端口；
响应于所述信号生成相应的控制信号，将所述控制信号发送给供电单元；
所述供电单元响应于所述控制信号控制PCIE转SATA桥的上电。
更进一步地，上电时，所述供电单元先对处理器和通道选择单元上电，所述通道选择单元的控制模块发出所述控制信号，所述供电单元响应于所述控制信号控制PCIE转SATA桥是否上电。
本发明还提供一种实现处理器自适应SATA和NVME M.2的介质，存储至少一条指令，执行所述指令实现所述的一种实现处理器自适应SATA和NVME M.2的控制方法。
本申请提出的一种实现处理器自适应SATA和NVME M.2的结构及方法具体有以下有益效果：
本发明提出的一种实现处理器自适应SATA和NVME M.2的结构、方法及介质，对于不支持SATA的处理器，本发明通过所述PCIE转SATA桥连接处理器和SATA M.2硬盘，实现不支持SATA的处理器能够连接SATA M.2硬盘；本发明SATA M.2硬盘和NVME M.2硬盘向所述通道选择单元的不同信号，所述通道选择单元根据所述信号选择将所述M.2连接器连接所述PCIE转SATA桥，或者所述M.2连接器经PCIE X2通道连接所述处理器，实现能够自适应SATAM.2硬盘和NVME M.2硬盘。
另外，所述通道选择单元根据信号生成发送到供电单元的控制信号，所述供电单元根据所述控制信号控制所述PCIE转SATA桥是否上电；实现在插接NVME M.2硬盘时，所述PCIE转SATA桥不上电，在插接SATA M.2硬盘时，所述PCIE转SATA桥上电，节约电能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明一种实施例中实现处理器自适应SATA和NVME M.2的结构的示意图；
图2是本发明一种实施例中通道选择单元原理的示意图；
图3是本发明另一种实施例中实现处理器自适应SATA和NVME M.2的结构的示意图；
图4是本发明另一种实施例中通道选择单元的示意图；
图5是本发明实现处理器自适应SATA和NVME M.2的控制方法的控制模块处理流程图；
图6是本发明实现处理器自适应SATA和NVME M.2的控制方法的供电单元处理流程图。
图中标号及含义：
1、处理器，2、PCIE转SATA桥，3、通道选择单元，4、M.2连接器，5、存储单元，6、供电单元。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进行说明，其中，图1是本发明一种实施例中实现处理器自适应SATA和NVME M.2的结构的示意图；图2是本发明一种实施例中通道选择单元原理的示意图；图3是本发明另一种实施例中实现处理器自适应SATA和NVME M.2的结构的示意图；图4是本发明另一种实施例中通道选择单元的示意图；图5是本发明实现处理器自适应SATA和NVME M.2的控制方法的控制模块处理流程图；图6是本发明实现处理器自适应SATA和NVMEM.2的控制方法的供电单元处理流程图。
实施例1
参阅图1所示，本发明提供一种实现处理器自适应SATA和NVME M.2的结构，包括处理器1，其中，
所述处理器1通过第一PCIE通道连接PCIE转SATA桥2，所述PCIE转SATA桥2通过SATA总线连接通道选择单元3的第一端口，所述处理器1通过X2的第二PCIE通道和X2的第三PCIE通道连接所述通道选择单元的第二端口，所述通道选择单元3的第三端口选择连接第一端口或者第二端口；
所述通道选择单元3的第三端口电性连接M.2连接器4；
所述M.2连接器4的PEDET键电性连接所述通道选择单元3的SEL端口。
具体实施过程中，一种可行的所述PCIE转SATA桥2型号为ASM1061，所述PCIE转SATA桥2通过SPI总线电性连接存储单元5，所述存储单元5包括但不限于只读存储器，所述存储单元5存储有所述PCIE转SATA桥的启动配置文件，所述PCIE转SATA桥2从所述存储单元5中的获取所述启动配置文件内容实现PCIE与SATA之间的转换。
具体实施过程中，SATA M.2硬盘向所述M.2连接器4的PEDET键提供第一信号，NVMEM.2硬盘向所述M.2连接器4的PEDET键提供第二信号。一种可行的方式为所述SATA M.2硬盘向所述M.2连接器4的PEDET键提供低电平信号，所述NVME M.2硬盘向所述M.2连接器4的PEDET键提供高电平信号。
进一步地，所述通道选择单元3可以为可编程的逻辑芯片，具体的，一种可行的所述通道选择单元3逻辑结构如图2所示，包括逻辑或，所述逻辑或的输出端组成第三端口；所述逻辑或的两个输入端分别连接两个逻辑与的输出端；两个所述逻辑与分别有一个输入端组成第一端口和第二端口；两个所述逻辑与的另外两个输入端中，一个直接连接所述SEL端口，另一个通过反相器连接所述SEL端口。所述通道选择单元3读取所述SEL端口信号，并响应于所述SEL端口信号控制所述第一端口连接所述第三端口或者控制所述第二端口连接所述第二端口。具体实施过程中，当所述SEL端口为第一信号(低电平信号)，经过所述反相器后向提供所述第一端口的所述逻辑与输入逻辑“1”，使得所述第一端口连接所述第三端口；当所述SEL端口为第二信号(高电平信号)，向提供第二端口的所述逻辑与输入逻辑“1”，使得所述第二端口连接所述第三端口。
在具体实施过程中，所述第一端口、第二端口和所述第三端口均包括TXP、TXN、RXP、RXN。
实施例2
结合参阅图3和图4所示，与所述实施例1区别在于，将实施例中的通道选择单元作为实施例2中的通道选择逻辑模块，而实施例2中所述通道选择单元3增加配置控制模块，所述控制模块电性连接所述通道选择逻辑模块，所述控制模块电性连接供电单元6。具体实施过程中，由所述控制模块获取所述SEL端口的信号，所述控制模块根据所述SEL端口的信号向所述通道选择逻辑模块提供高电平或者低电平信号，以控制所述通道选择逻辑模块。
在具体实施过程中，所述控制模块根据所述SEL端口的信号生成控制信号，所述控制模块将所述控制信号发送给所述供电单元6，所述供电单元6根据所述控制模块的的控制信号控制所述PCIE转SATA桥的上电与下电。具体的，所述SEL端口为所述第一信号(低电平信号)时，所述控制模块向所述通道选择逻辑模块提供低电平信号；所述SEL端口为第二信号(高电平信号)时，所述控制模块向所述通道选择逻辑模块提供高电平信号。所述SEL端口为第一信号(低电平信号时)，所述控制模块生成控制信号1，所述控制模块将所述控制信号1发送给所述供电单元6，所述供电单元6控制所述PCIE转SATA桥2上电；所述SEL端口为第二信号(高电平信号时)，所述控制模块生成控制信号2，所述控制模块将所述控制信号2发送给所述供电单元6，所述供电单元6控制所述PCIE转SATA桥2不上电。
参阅图5所示，本发明提供一种实现处理器自适应SATA和NVME M.2的控制方法，应用于实施例2中所述实现处理器自适应SATA和NVME M.2的结构，包括：
控制模块获取所述SEL端口的信号，响应于所述信号控制第一端口连接第三端口或者第二端口连接第三端口；具体的，所述信号为第一信号则控制所述第一端口与所述第三端口连接，所述信号为第二信号则控制所述第二端口与所述第三端口连接。
响应于所述信号生成相应的控制信号，将所述控制信号发送给供电单元；具体的，所述信号为第一信号时，生成控制信号1，所述信号为第二信号时，生成控制信号2。
所述供电单元响应于所述控制信号控制PCIE转SATA桥是否上电，具体的，所述控制信号为控制信号1时，所述供电单元对所述PCIE转SATA桥供电，所述控制信号为控制信号2时，所述供电单元不对所述PCIE转SATA桥供电。
本发明还提供一种实现处理器自适应SATA和NVME M.2的介质，存储至少一条指令，执行所述指令实现所述的一种实现处理器自适应SATA和NVME M.2的控制方法。
本发明提出的一种实现处理器自适应SATA和NVME M.2的结构、方法及介质，对于不支持SATA的处理器，本发明通过所述PCIE转SATA桥2来连接处理器和SATA M.2硬盘，实现不支持SATA的处理器连接SATA M.2硬盘；本发明SATA M.2硬盘和NVME M.2硬盘向所述通道选择单元3的不同信号，所述通道选择单元3根据所述信号选择将所述M.2连接器4连接所述PCIE转SATA桥2，或者所述M.2连接器4经PCIE X2通道连接所述处理器1，实现能够自适应SATA M.2硬盘和NVME M.2硬盘，增加配置硬盘的灵活性，且避免因差错硬盘而导致板卡受损。通过X2的PCIE通道连接NVME M.2硬盘，充分发挥NVME M.2硬盘的速度。
另外，所述通道选择单元3根据信号生成发送到所述供电单元6的控制信号，所述供电单元6根据所述控制信号控制所述PCIE转SATA桥2是否上电；实现在插接NVME M.2硬盘时，所述PCIE转SATA桥2不上电，在插接SATA M.2硬盘时，所述PCIE转SATA桥2上电，节约电能。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD－ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种实现处理器自适应SATA和NVME M.2的结构，其特征在于，包括处理器(1)，其中，
所述处理器(1)通过第一PCIE通道连接PCIE转SATA桥(2)，所述PCIE转SATA桥(2)通过SATA总线连接通道选择单元(3)的第一端口，所述处理器(1)通过X2的第二PCIE通道和X2的第三PCIE通道连接所述通道选择单元的第二端口，所述通道选择单元(3)的第三端口选择连接第一端口或者第二端口；
所述通道选择单元(3)的第三端口电性连接M.2连接器(4)；
所述M.2连接器(4)的PEDET键电性连接所述通道选择单元(3)的SEL端口。
2.根据权利要求1所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，所述PCIE转SATA桥(2)通过SPI总线电性连接存储单元(5)，所述存储单元(5)存储有所述PCIE转SATA桥的启动配置文件。
3.根据权利要求1所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，SATAM.2硬盘向所述M.2连接器(4)的PEDET键提供第一信号，NVME M.2硬盘向所述M.2连接器(4)的PEDET键提供第二信号。
4.根据权利要求3所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，所述通道选择单元(3)读取所述SEL端口信号，并响应于所述SEL端口信号控制所述第一端口连接所述第三端口或者控制所述第二端口连接所述第二端口。
5.根据权利要求4所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，所述第一端口、第二端口和所述第三端口均包括TXP、TXN、RXP、RXN。
6.根据权利要求1-5任一所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，所述通道选择单元(3)内配置控制模块和通道选择逻辑模块，所述控制模块电性连接所述通道选择逻辑模块，所述控制模块电性连接供电单元(6)。
7.根据权利要求6所述的实现处理器自适应SATA和NVME M.2的结构，其特征在于，所述供电单元(6)根据所述控制模块的的控制信号控制所述PCIE转SATA桥的上电。
8.一种实现处理器自适应SATA和NVME M.2的控制方法，应用于所述实现处理器自适应SATA和NVME M.2的结构，其特征在于，包括：
控制模块获取所述SEL端口的信号，响应于所述信号控制第一端口连接第三端口或者第二端口连接所述第三端口；
响应于所述信号生成相应的控制信号，将所述控制信号发送给供电单元；
所述供电单元响应于所述控制信号控制PCIE转SATA桥的上电。
9.根据权利要求8所述的实现处理器自适应SATA和NVME M.2的控制方法，其特征在于，上电时，所述供电单元先对处理器和通道选择单元上电，所述通道选择单元的控制模块发出所述控制信号，所述供电单元响应于所述控制信号控制PCIE转SATA桥是否上电。
10.一种实现处理器自适应SATA和NVME M.2的介质，其特征在于，存储至少一条指令，执行所述指令实现如权利要求8、9任一所述的一种实现处理器自适应SATA和NVME M.2的控制方法。
CN202011366683.4A 2020-11-26 2020-11-26 实现处理器自适应sata和nvme m.2的结构、方法及介质 Pending CN112433971A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011366683.4A CN112433971A (zh) 2020-11-26 2020-11-26 实现处理器自适应sata和nvme m.2的结构、方法及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011366683.4A CN112433971A (zh) 2020-11-26 2020-11-26 实现处理器自适应sata和nvme m.2的结构、方法及介质

Publications (1)

Publication Number Publication Date
CN112433971A true CN112433971A (zh) 2021-03-02

Family

ID=74698033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011366683.4A Pending CN112433971A (zh) 2020-11-26 2020-11-26 实现处理器自适应sata和nvme m.2的结构、方法及介质

Country Status (1)

Country Link
CN (1) CN112433971A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113342727A (zh) * 2021-06-28 2021-09-03 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150046621A1 (en) * 2013-08-08 2015-02-12 Hon Hai Precision Industry Co., Ltd. Expansion card
CN206684730U (zh) * 2017-04-20 2017-11-28 郑州云海信息技术有限公司 一种存储服务器的pcie扩展直连硬盘的系统
CN206741473U (zh) * 2017-05-19 2017-12-12 深圳市金研微科技有限公司 一种具有双系统切换的便携式计算机
CN109062829A (zh) * 2018-07-24 2018-12-21 广东浪潮大数据研究有限公司 一种硬盘扩展设备
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150046621A1 (en) * 2013-08-08 2015-02-12 Hon Hai Precision Industry Co., Ltd. Expansion card
CN206684730U (zh) * 2017-04-20 2017-11-28 郑州云海信息技术有限公司 一种存储服务器的pcie扩展直连硬盘的系统
CN206741473U (zh) * 2017-05-19 2017-12-12 深圳市金研微科技有限公司 一种具有双系统切换的便携式计算机
CN109062829A (zh) * 2018-07-24 2018-12-21 广东浪潮大数据研究有限公司 一种硬盘扩展设备
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ASMEDIA TECHNOLOGY INC.: ""ASM1061 Data Sheet"", 《在线公开：HTTPS://PDF1.ALLDATASHEETCN.COM/DATASHEET-PDF/VIEW/1134417/ETC2/ASM1061.HTML》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113342727A (zh) * 2021-06-28 2021-09-03 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质
WO2023273140A1 (zh) * 2021-06-28 2023-01-05 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
CN101382910B (zh) 用于选择接收中断的处理器的装置、方法和系统
US9811488B2 (en) Apparatus and methods for dynamic role switching among USB hosts and devices
CN109189203B (zh) 服务器节电系统及其节电方法
CN103098039B (zh) 高速外围器件互连总线端口配置方法及设备
CN103345407A (zh) 控制电路、连通控制器、连通控制方法及主板
CN101196819B (zh) 一种片上系统芯片自适应启动设备的方法
JP2010086524A (ja) 省電力機能を有するブリッジ装置
CN102867158B (zh) 一种切换内存的方法、装置及具有双系统的终端
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN110399328B (zh) 一种板载图形处理器控制方法与装置
CN114143194B (zh) 一种服务器初始化智能网卡的方法、装置、设备及介质
CN112433971A (zh) 实现处理器自适应sata和nvme m.2的结构、方法及介质
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
CN112564924B (zh) 计算机扩展卡及区块链终端设备
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体
CN105677606A (zh) 总线设备的热插拔方法及总线装置
CN111258763B (zh) 一种服务器系统及服务器系统的控制方法和装置
CN111182514B (zh) 一种实现管脚分时复用方法、装置、设备和介质
CN216014148U (zh) 一种服务器和服务器背板
CN1299212C (zh) 可以动态存取外接式存储装置的计算机系统
WO2023160691A1 (zh) 一种基于连接器的端口管理方法及相关设备
CN117591378B (zh) 一种服务器的温度控制方法、系统、设备及存储介质
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN114826907B (zh) PCIe的RC和EP模式切换方法、装置、设备和介质
CN110286741B (zh) 一种固态硬盘片上系统功耗管理方法及其装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210302