CN113342727A - 一种信号传输装置、方法、计算机设备及存储介质 - Google Patents

一种信号传输装置、方法、计算机设备及存储介质 Download PDF

Info

Publication number
CN113342727A
CN113342727A CN202110720426.4A CN202110720426A CN113342727A CN 113342727 A CN113342727 A CN 113342727A CN 202110720426 A CN202110720426 A CN 202110720426A CN 113342727 A CN113342727 A CN 113342727A
Authority
CN
China
Prior art keywords
signal
data
port
interface connector
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110720426.4A
Other languages
English (en)
Inventor
黄炎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sensetime Technology Co Ltd
Original Assignee
Shenzhen Sensetime Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sensetime Technology Co Ltd filed Critical Shenzhen Sensetime Technology Co Ltd
Priority to CN202110720426.4A priority Critical patent/CN113342727A/zh
Publication of CN113342727A publication Critical patent/CN113342727A/zh
Priority to PCT/CN2021/134325 priority patent/WO2023273140A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本公开提供了一种信号传输装置、方法、计算机设备及存储介质，该方法包括：检测接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制第一数据选择器从多个待选择端口中连通目标端口；多个第一数据选择器的目标端口相互连接，构成数据传输通道，用于实现中央处理器CPU与所述接口连接器之间的数据传输；在所述固态硬盘的信号类型为第一数据信号的情况下，控制信号转换控制器对所述CPU与所述接口连接器之间传输的数据进行第一数据信号与第二数据信号之间的格式转换。

Description

一种信号传输装置、方法、计算机设备及存储介质
技术领域
本公开涉及计算机技术领域，具体而言，涉及一种信号传输装置、方法、计算机设备及存储介质。
背景技术
随着边缘计算的兴起，边缘服务器有非常大量的应用，而边缘服务器对于部署成本、功耗、面积等条件较为敏感，而PCIE接口连接的硬盘体积通常较小，因此在设置边缘服务器的硬盘接口时通常选择PCIE接口。
相关技术中，PCIE接口所能连接的硬盘包括以SATA信号进行数据交换的SATA硬盘，以及以PCIE信号进行数据交换的NVME硬盘，而若在边缘服务器的CPU不支持SATA信号的情况下，即使通过PCIE接口连接上了SATA硬盘，也无法进行数据交换，此时需要通过转接卡等外接转换工具，将SATA硬盘中的SATA信号转换为PCIE信号之后，才能与CPU进行数据交换；另一方面，若CPU只支持SATA信号的情况下，当PCIE接口连接NVME硬盘时，也需要通过将NVME硬盘中的PCIE信号转换为SATA信号之后，才能与CPU进行数据交换，而使用到的外接转换工具，明显与对面积敏感的边缘服务器不匹配，从而使得在为边缘服务器选择硬盘时，只能选择边缘服务器的CPU所支持的信号类型对应的硬盘，选择类型受限。
发明内容
本公开实施例至少提供一种信号传输装置、方法、计算机设备及存储介质。
第一方面，本公开实施例提供了一种信号传输装置，包括多个第一数据选择器、信号转换控制器、接口连接器、转换辅助模块；
任一第一数据选择器与中央处理器CPU或所述接口连接器连接；所述多个第一数据选择器分别通过各自的端口直接连接以及通过所述信号转换控制器连接；所述转换辅助模块与所述多个第一数据选择器以及所述接口连接器连接，其中：
所述转换辅助模块，用于响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号；
所述多个第一数据选择器，用于响应转换辅助模块发送的所述端口选通信号，连通选通的目标端口，构成数据传输通道；
所述信号转换控制器，用于响应于接收到任一第一数据选择器发送的信号，完成第一数据信号与第二数据信号之间的转换。
这样，采用多个第一数据选择器、信号转换控制器、接口连接器、转换辅助模块构建了一个信号传输装置，可以根据接口连接器的检测结果，实现对于固态硬盘的信号类型的判断，并为第一数据选择器提供对应的端口选通信号，构建与固态硬盘的信号类型相匹配的数据传输通道，因此实现根据接口连接器连接的固态硬盘的信号类型做到信号自适应，使得在为边缘服务器选择硬盘时，可选类型不再单一。
一种可能的实施方式中，所述转换辅助模块，在响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号时，用于：
检测所述接口连接器的目标管脚的目标状态值，并根据所述目标状态值为所述第一数据选择器提供端口选通信号；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型。
一种可能的实施方式中，所述第一数据信号为SATA信号，所述第二数据信号为PCIE信号。
一种可能的实施方式中，所述第一数据选择器包含第一端口、第二端口、第三端口以及选通端口；
所述第一数据选择器通过所述第一端口与所述CPU或所述接口连接器连接，通过所述第二端口与其他第一数据选择器连接，通过所述第三端口与所述信号转换控制器连接；所述第一数据选择器通过选通端口与所述转换辅助模块连接；
其中，所述选通端口，用于接收所述转换辅助模块发送的端口选通信号，以使所述第一数据选择器从所述第二端口和第三端口中确定目标端口，并将所述目标端口与所述第一端口进行连通。
一种可能的实施方式中，所述端口选通信号中包括需要连通的所述目标端口的标识；
所述转换辅助模块，在根据所述目标状态值为数据选择器提供端口选通信号时，用于：
基于预先设置的状态值与选通信号之间的对应关系，查找与所述目标状态值对应的端口选通信号。
这样，根据预先设置状态值与选通信号之间的对应关系，发送包含有所述目标端口的标识的端口选通信号，从而可以通过端口之间的切换，实现信号在不同数据通路上的传输，使得信号传输装置可以适应不同的不同信号类型的硬盘。
一种可能的实施方式中，在固态硬盘的信号类型为PCIE信号的情况下，所述多个第一数据选择器通过第二端口之间的连接构成所述数据传输通道。
这样，可以使得PCIE信号在传输时无需经过额外的器件，从而减小了数据传输时的延迟。
一种可能的实施方式中，所述转换辅助模块包含复杂可编程逻辑器件、供电模块以及时钟缓冲器；
所述复杂可编程逻辑器件与所述第一数据选择器、接口连接器、时钟缓冲器、信号转换控制器、供电模块连接；
所述复杂可编程逻辑器件，用于在所述目标状态值为预设状态值的情况下，向所述供电模块发送电源使能信号，以指示所述供电模块为所述信号转换控制器供电，以及，
向所述时钟缓冲器发送时钟使能信号，以指示所述时钟缓冲器为所述信号转换控制器提供时钟信号，以及，
向所述多个第一数据选择器发送端口选通信号。
这样，通过所述转换辅助模块为信号转换器供电，以及为所述信号转换控制器提供复位信号和时钟信号，从而使得信号转换控制器能有工作环境，从而可以实现信号的转换。
一种可能的实施方式中，将所述多个第一数据选择器构成的数据通路作为第一数据通路，所述信号传输装置还包括第二数据通路；所述第二数据通路包括多个第二数据选择器；
其中，任一第二数据选择器与所述CPU或所述接口连接器连接；与所述CPU连接的第二数据选择器分别通过不同的端口和与所述接口连接器连接的第二数据选择器连接，以及和所述第一数据通路中的信号转换控制器连接；所述转换辅助模块与所述多个第二数据选择器连接；
响应于与所述CPU连接的第二数据选择器接收到所述CPU发送的第一PCIE信号，通过所述信号转换控制器进行信号转换，并将转换后得到的SATA信号，发送至所述第一数据通路中与所述接口连接器连接的第一数据选择器，并通过该第一数据选择器将所述SATA信号发送到所述接口连接器。
这样，可以通过更多的数据通路提高数据传输速度。
一种可能的实施方式中，还包括第三数据通路，在所述第三数据通路中，所述CPU与所述接口连接器直接连接；所述CPU在发送PCIE信号时，直接通过所述第三数据通路将第二PCIE信号发送至所述接口连接器。
这样，可以通过更多的数据通路提高数据传输速度。
第二方面，本公开实施例还提供一种信号传输方法，应用于转换辅助模块，包括：
检测接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制第一数据选择器从多个待选择端口中连通目标端口；多个第一数据选择器的目标端口相互连接，构成数据传输通道，用于实现中央处理器CPU与所述接口连接器之间的数据传输；
在所述固态硬盘的信号类型为第一数据信号的情况下，控制信号转换控制器对所述CPU与所述接口连接器之间传输的数据进行第一数据信号与第二数据信号之间的转换。
一种可能的实施方式中，所述端口选通信号中包括需要连通的所述目标端口的标识；
所述确定与所述目标状态值对应的端口选通信号，包括：
基于预先设置的状态值与选通信号之间的对应关系，查找与所述目标状态值对应的端口选通信号。
一种可能的实施方式中，所述转换辅助模块包含复杂可编程逻辑器件、供电模块以及时钟缓冲器；
所述复杂可编程逻辑器件与所述第一数据选择器、接口连接器、时钟缓冲器、信号转换控制器、供电模块连接；
所述复杂可编程逻辑器件，用于在所述目标状态值为预设状态值的情况下，向所述供电模块发送电源使能信号，以指示所述供电模块为所述信号转换控制器供电，以及，
向所述时钟缓冲器发送时钟使能信号，以指示所述时钟缓冲器为所述信号转换控制器提供时钟信号，以及，
向所述多个第一数据选择器发送端口选通信号。
第三方面，对应于第二方面中的所述信号传输方法，本公开实施例还提供一种信号传输装置，应用于转换辅助模块，包括：
检测单元，用于检测所述接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
确定单元，用于确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制数据选择器从多个待选择端口中连通目标端口；多个数据选择器的目标端口相互连接，构成数据传输通道，用于实现所述CPU与所述接口连接器之间的数据传输；
控制单元，在所述固态硬盘的信号类型为串行高级技术附件SATA信号的情况下，控制信号转换控制器对CPU与所述接口连接器之间传输的数据进行PCIE信号与SATA信号之间的格式转换。
第四方面，本公开实施例还提供一种板卡，包括：第一方面及其任一实施方式提供的信号传输装置。
第五方面，本公开实施例还提供一种计算机设备，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当计算机设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行上述第二方面中的步骤。
第六方面，本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述第二方面中的步骤。
关于上述信号传输方法、计算机设备、及计算机可读存储介质的效果描述参见上述第一方面中的信号传输装置的说明，这里不再赘述。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，此处的附图被并入说明书中并构成本说明书中的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种将SATA信号转换为PCIE信号的转接卡的示意图；
图2示出了本公开实施例所提供的一种信号传输装置的架构示意图；
图3a示出了本公开实施例提供的一种信号传输装置的系统框图；
图3b示出了本公开实施例提供的一种信号传输装置的等效框图；
图3c示出了本公开实施例提供的另一种信号传输装置等效框图；
图3d示出了本公开实施例提供的信号传输装置在数据上行时的示意图；
图3e示出了本公开实施例提供的另一种信号传输装置的系统框图；
图4示出了本公开实施例所提供的一种信号传输方法的流程图；
图5示出了本公开实施例所提供的一种应用于转换辅助模块的信号传输装置的架构示意图；
图6示出了本公开实施例所提供的一种计算机设备的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
本文中术语“和/或”，仅仅是描述一种关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
经研究发现，PCIE接口所能连接的硬盘包括以SATA信号进行数据交换的SATA硬盘，以及以PCIE信号进行数据交换的NVME硬盘，而若在边缘服务器的CPU不支持SATA信号的情况下，即使通过PCIE接口连接上了SATA硬盘，也无法进行数据交换，此时需要通过转接卡等外接转换工具，将SATA硬盘中的SATA信号转换为PCIE信号之后，才能与CPU进行数据交换；另一方面，若CPU只支持SATA信号的情况下，当PCIE接口连接NVME硬盘时，也需要通过将NVME硬盘中的PCIE信号转换为SATA信号之后，才能与CPU进行数据交换，而使用到的外接转换工具，明显与对面积敏感的边缘服务器不匹配，从而使得在为边缘服务器选择硬盘时，只能选择边缘服务器的CPU所支持的信号类型对应的硬盘，选择类型受限。
示例性的，使用转接卡将SATA硬盘中的SATA信号转换为PCIE信号的示意图可以如图1所示，图1中，CPU可以表示搭载CPU的主板，M.2连接器连接SATA硬盘，CPU输出的PCIE信号经过转接卡上搭载的PCIE转SATA控制器，将PCIE信号转换为SATA信号，从而使得CPU能够与SATA硬盘进行数据交换，PCIE转SATA控制器下方为所述转接卡上的转换辅助模块，所述转换辅助模块为所述PCIE转SATA控制器提供工作支持。在使用转接卡的情况下，一方面需要占用边缘服务器中宝贵的内部空间，另一方面也限制了连接的固态硬盘的类型，只能连接信号类型为SATA信号的SATA硬盘。
基于上述研究，本公开提供了一种信号传输装置、方法、计算机设备及存储介质，采用多个第一数据选择器、信号转换控制器、接口连接器、转换辅助模块构建了一个信号传输装置，可以根据接口连接器的目标管脚的目标状态值，实现对于固态硬盘的信号类型的判断，并为第一数据选择器提供对应的端口选通信号，构建与固态硬盘的信号类型相匹配的数据传输通道，因此实现根据接口连接器连接的固态硬盘的信号类型做到信号自适应，使得在为边缘服务器选择硬盘时，可选类型不再单一。
为便于对本实施例进行理解，首先对本公开实施例所公开的信号传输装置的架构进行详细介绍，所述信号传输装置可以部署于具有计算能力的计算机设备上，示例性的，所述信号传输装置可用于边缘服务器等对面积较为敏感的环境中，在部署时分别与CPU和固态硬盘连接，以确保所述CPU与硬盘之间的数据传输正常进行，在具体部署时可以将所述信号传输装置集成在所述边缘服务器的主板上，或者也可以将所述信号传输装置封装成板卡安装在所述边缘服务器的主板上。
所述信号传输装置由第一数据选择器、信号转换控制器、接口连接器、转换辅助模块组成。参见图2所示，为本公开实施例提供的一种信号传输装置的架构示意图，包括转换辅助模块11、第一数据选择器12、信号转换控制器13、接口连接器14；“转换辅助模块11”下文中简称“转换辅助模块”；“第一数据选择器12”下文中简称“第一数据选择器”；“信号转换控制器13”下文中简称“信号转换控制器”；“接口连接器14”下文中简称“接口连接器”。
所述信号传输装置通过所述接口连接器连接固态硬盘，通过所述接口连接器，可以实现CPU与固态硬盘之间的数据传输；所述信号传输装置内的各个模块的具体连接关系描述如下：
任一第一数据选择器与中央处理器CPU或所述接口连接器连接；所述多个第一数据选择器分别通过各自的端口直接连接以及通过所述信号转换控制器连接；所述转换辅助模块与所述多个第一数据选择器以及所述接口连接器连接，其中：
转换辅助模块，用于响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号；
这里，所述对接口连接器的检测结果，可以是指对接口连接器的目标管脚的电平信号的检测结果，所述目标管脚的不同电平信息用于表示所述接口连接器连接的不同类型的固态硬盘。
具体的，所述转换辅助模块，在响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号时，可以检测所述接口连接器的目标管脚的目标状态值，并根据所述目标状态值为所述第一数据选择器提供端口选通信号；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型。
示例性的，若所述目标状态值为1，表示与所述接口连接器连接的固态硬盘为PCIE硬盘，若与所述目标状态值为0，表示与所述接口连接器连接的固态硬盘为SATA硬盘。
第一数据选择器，用于响应转换辅助模块发送的所述端口选通信号，连通选通的目标端口，构成数据传输通道，用于实现所述CPU与所述接口连接器之间的数据传输；其中，在所述固态硬盘的信号类型与所述CPU对应的信号类型不一致的情况下，所述多个第一数据选择器的目标端口通过信号转换控制器连接；
信号转换控制器，用于响应于接收到任一第一数据选择器发送的信号，完成第一数据信号与第二数据信号之间的转换。
其中，所述第一数据信号与所述第二数据信号为两种类型不同的数据信号，比如，所述第一数据信号可以是SATA信号，所述第二数据信号可以是PCIE信号，或者第一数据信息可以是PCIE信号，第二数据信号可以是SATA信号，下面将以所述第一数据信号可以是SATA信号，所述第二数据信号可以是PCIE信号为例，对所述信号传输装置展开介绍。
一种可能的实施方式中，所述第一数据选择器包含第一端口、第二端口、第三端口以及选通端口；
所述第一数据选择器通过所述第一端口与所述CPU或所述接口连接器连接(所述第一端口如图3a中的端口Y)，通过所述第二端口与其他第一数据选择器连接(所述第二端口如图3a中的端口A)，通过所述第三端口与所述信号转换控制器连接(所述第三端口如图3a中的端口B)；所述第一数据选择器通过选通端口与所述转换辅助模块连接(所述选通端口如图3a中的选通端口)；
其中，所述选通端口，用于接收所述转换辅助模块发送的端口选通信号，以使所述第一数据选择器从所述第二端口和第三端口中确定目标端口，并将所述目标端口与所述第一端口进行连通。
所述多个第一数据选择器分别通过各自的端口直接连接，可以理解为所述多个第一数据选择器之间通过所述多个第一数据选择器的第二端口进行直接连接，所述多个第二数据选择器的第二端口的端口标识相同，例如可以均为图3a中的端口A，多个第一数据选择器之间通过端口A进行连接，但是通过不同第一数据选择器的不同的端口进行连接。
一种可能的实施方式中，如图3a所示，所述转换辅助模块包含复杂可编程逻辑器件、供电模块以及时钟缓冲器；
所述复杂可编程逻辑器件与所述第一数据选择器、接口连接器、时钟缓冲器、信号转换控制器、供电模块连接；
所述复杂可编程逻辑器件，用于在所述目标状态值为预设状态值的情况下，向所述供电模块发送电源使能信号，以指示所述供电模块为所述信号转换控制器供电，以及，
向所述时钟缓冲器发送时钟使能信号，以指示所述时钟缓冲器为所述信号转换控制器提供时钟信号，以及，
向所述多个第一数据选择器发送端口选通信号。
这里，所述预设状态值可以理解为，用于表征所述CPU与所述接口连接器连接的固态硬盘的类型不同的状态值，示例性的，若所述CPU传输的信号为PCIE信号，则所述预设状态值可以为用于表示所述接口连接器连接的固态硬盘为SATA硬盘的信号值；若所述CPU传输的信号为SATA信号，则所述预设状态值可以为用于表示所述接口连接器连接的固态硬盘为PCIE硬盘的信号值。
一种可能的实施方式中，将所述多个第一数据选择器构成的数据通路作为第一数据通路(所述第一数据通路例如可以为图3e中的粗实线所示)，所述信号传输装置还包括第二数据通路(所述第二数据通路例如可以为图3e中的粗虚线所示)；所述第二数据通路包括多个第二数据选择器；
其中，任一第二数据选择器与所述CPU或所述接口连接器连接(如图3e中第二数据选择器1与CPU连接，第二数据选择器2与接口连接器连接)；与所述CPU连接的第二数据选择器分别通过不同的端口和与所述接口连接器连接的第二数据选择器连接，即第二数据选择器1和第二数据选择器2之间通过端口标识相同(端口A)的不同端口连接；以及与所述CPU连接的第二数据选择器(即第二数据选择器1)和所述第一数据通路中的信号转换控制器连接；所述转换辅助模块与所述多个第二数据选择器连接；
响应于与所述CPU连接的第二数据选择器接收到所述CPU发送的第一PCIE信号，与所述CPU连接的第二数据选择器可以将第一PCIE信号发送至信号转换控制器，通过所述信号转换控制器进行信号转换，所述信号转换控制器可以将转换后得到的SATA信号，发送至所述第一数据通路中与所述接口连接器连接的第一数据选择器，并通过该第一数据选择器将所述SATA信号发送到所述接口连接器。
一种可能的实施方式中，还包括第三数据通路，在所述第三数据通路中，所述CPU与所述接口连接器直接连接；所述CPU在发送PCIE信号时，直接通过所述第三数据通路将第二PCIE信号发送至所述接口连接器。
下面将结合具体的实施场景，对上述信号传输装置展开详细介绍。
以CPU向接口连接器发送PCIE信号为例，如图3a所示，为本公开实施例提供的一种信号传输装置的系统框图，其中：
接口连接器为M.2接口连接器，用于连接新一代接口M.2接口的固态硬盘；
转换辅助模块包括复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、供电模块、时钟缓冲器CLOCK BUFFER；
第一数据选择器为包含两个可选端口的Multiplexer，用于接收所述CPLD发送的端口选通信号，并根据所述端口选通信号(即选通端口输入的信号)，从端口A(即第二端口)和端口B(即第三端口)中选择目标端口与端口Y(即第一端口)进行连通，构成数据通路；
信号转换控制器为PCIE转SATA控制器，用于在接收到任一第一数据选择器发送的信号之后，完成第一PCIE信号与SATA信号之间的数据转换，包括将所述第一PCIE信号转换为SATA信号，以及将所述SATA信号转换为第一PCIE信号；
CPU发送并接收PCIE信号，实线连接的PCIE lane0表示在PCIE总线的物理通路中的一个数据通路lane0，在lane0所在的数据传输通道上包含了上述部件，可以使得在lane0这条数据传输通道上可以传输SATA信号或者PCIE信号；虚线连接的PCIE lane1、PCIElane2、PCIE lane3表示CPU支持通过多个PCIE lane进行数据传输，PCIE lane1、PCIElane2、PCIE lane3虽然可以连接在M.2连接器上，但PCIE lane1、PCIE lane2、PCIE lane3无法传输SATA信号，因此其分别对应的M.2连接器的管脚为悬空状态，故用虚线表示。
实际应用中，所述M.2连接器在与固态硬盘进行连接时，M.2连接器的PEDET管脚在连接不同类型的固态硬盘时的状态值是不同的，因此可以将所述PEDET管脚作为所述目标管脚，所述PEDET管脚的电平真值表可以如表1所示：
表1
PEDET信号电平 高 低
固态硬盘类型 NVME硬盘 SATA硬盘
其中，当所述M.2连接器连接的固态硬盘为支持PCIE信号的NVME硬盘时，所述PEDET管脚的信号电平为高；当所述M.2连接器连接的固态硬盘为支持SATA信号的SATA硬盘时，所述PEDET管脚的信号电平为低，因此转换控制模块可以在检测到PEDET管脚的信号电平后，根据所述PEDET管脚的信号电平与固态硬盘类型的对应关系，确定与M.2连接器连接的固态硬盘类型，即确定与M.2连接器连接的固态硬盘的信号类型，再输出对应的控制信号，以控制lane0所在的数据传输通道上的数据传输。
这里，所述控制信号包括端口选通信号，所述端口选通信号中包括需要连通的所述目标端口的标识，所述转换辅助模块，在根据所述目标状态值为第一数据选择器提供端口选通信号时，可以基于预先设置的状态值与选通信号之间的对应关系，查找与所述目标状态值对应的端口选通信号，所述CPLD输出的控制信号可以如下表2所示：
表2
PEDET信号 端口选通信号 高速信号 电源使能信号 时钟使能信号 复位信号
高 高(端口A) PCIE信号 不使能 不使能 不提供
低 低(端口B) SATA信号 使能 使能 提供
其中，当所述PEDET管脚的信号为高时，表征此时M.2连接器连接的固态硬盘为支持PCIE信号的NVME硬盘，端口选通信号为高电平，选通信号则为指示目标端口A与端口Y进行连通的信号，此时图3a中的高速信号为PCIE信号，由于CPU发送和接收的信号类型也为PCIE信号，因此没有信号转换的需求，因此信号转换控制器无需工作，也即所述电源使能信号为不使能、时钟使能信号为不使能、不提供复位信号，此时的信号传输装置的等效框图可以如图3b所示，图3b中，PCIE转SATA控制器由于没有工作环境，相当于不存在，而lane0所在的数据传输通道是以两个第一数据选择器的端口A相连，并以PCIE信号进行数据传输，也即在所述固态硬盘的信号类型为所述PCIE信号的情况下，两个第一数据选择器的目标端口之间直接连接；
此外，当所述PEDET管脚的信号为低时，表征此时M.2连接器连接的固态硬盘为支持SATA信号的SATA硬盘，端口选通信号为低电平，选通信号则为指示目标端口B与端口Y进行连通的信号，此时图3a中的高速信号为SATA信号，由于CPU发送和接收的信号类型为PCIE信号，因此有信号转换的需求，需要为CLOCK BUFFER、供电模块以及PCIE转SATA控制器提供工作环境，也即所述电源使能信号为使能、时钟使能信号为使能、提供复位信号，也即在所述目标状态值为预设状态值(PEDET管脚的信号为低)的情况下，转换辅助模块中的CPLD为所述PCIE转SATA控制器供电，以及为所述PCIE转SATA控制器提供复位信号和时钟信号。
进一步的，在有了复位信号、PCIE 100M时钟信号、以及供电模块提供的电源的情况下，所述PCIE转SATA控制器便可以正常工作，将接收到的信号从PCIE信号转换为SATA信号，此时的信号传输装置的等效框图可以如图3c所示，图3c中，PCIE转SATA控制器具备了工作环境，而lane0所在的数据传输通道是以：一个第一数据选择器的端口B-PCIE转SATA控制器-另一个第一相连数据选择器的端口B的顺序进行连接，从而通过PCIE转SATA控制器的转换功能，即可实现CPU与SATA硬盘的数据交换。
需要说明的是，在lane0所在的数据传输通道上使用了单箭头对各个部件进行连接，是为了表示CPU和M.2连接器的上下位关系，CPU为上位组件，而M.2连接器为下位组件，数据交换时的下行即为从上位组件CPU传输到下位组件M.2连接器，同时也是为了跟所述转换辅助模块中的单向箭头保持一致，从而使得整个框图协调一致，简洁美观；数据上行时的系统框图可以如图3d所示，图3d与图3a的区别为箭头方向不同，图3d中所包含的其他内容在此不再赘述；
而在实际使用中，数据通路lane0上有发送逻辑TX和接收逻辑RX这两个数据传输逻辑，也即数据在传输时(数据交换时)是双向的；对应的，PCIE转SATA控制器除了可以在接收到CPU一侧发送的第一PCIE信号之后，将所述第一PCIE信号转换为SATA信号，还可以在接收到M.2连接器一侧发送的SATA信号之后，将所述SATA信号转换为第一PCIE信号。
此外，所述CPU在与所述M.2连接器连接的NVME硬盘进行数据交换时，除了可以在lane0上以第一PCIE信号进行数据传输之外，还可以在lane1(第二数据通路)、lane2(第三数据通路)、lane3(第四数据通路)上以第二PCIE信号进行数据传输，所述第一PCIE信号和第二PCIE信号为相同标准下的PCIE信号(比如均为PCIE3.0标准的PCIE信号)，区别仅为在信号传输时，是否经过了第一数据选择器，经过了第一数据选择器传输的PCIE信号为所述第一PCIE信号(比如图3a中的lane0上的PCIE信号)，未经过所述第一数据选择器传输的PCIE信号为所述第二PCIE信号(比如图3a中的lane1、lane2、lane3上的PCIE信号)，其中，在经过lane1、lane2、lane3进行第二PCIE信号传输时，CPU与物理通路中的lane1、lane2、lane3所对应的端口连接。
这样，在所述CPU支持多个PCIE lane，并使用PCIE信号进行数据交换时，可以通过更多的数据通路提高数据传输速度。
以信号传输为从CPU传输至SATA硬盘为例，可以通过以下步骤完成：
步骤1、转换辅助模块中的CPLD在检测到PEDET管脚的信号为低，为PCIE lane0中的所有第一数据选择器提供端口选通信号，指示端口B为目标端口，并为PCIE转SATA控制器提供复位信号、PCIE 100M时钟信号以及供电；
步骤2、CPU将PCIE信号从对应的PCIE接口发出，发送至与CPU连接的第一数据选择器的端口Y，并通过第一数据选择器的目标端口B，将PCIE信号发送至所述PCIE转SATA控制器；
步骤3、PCIE转SATA控制器在接收到PCIE信号之后，将所述PCIE信号转换为SATA信号，并将所述SATA信号发送至与M.2连接器连接的第一数据选择器的端口B；
步骤4、与M.2连接器连接的第一数据选择器的端口B在接收到SATA信号之后，通过端口Y向M.2连接器发送SATA信号，以使M.2连接器连接的SATA硬盘能够接收到SATA信号，并按照所述SATA信号执行对应的操作。
关于上述步骤的具体内容参见上文相关内容，在此不再赘述。
一种可能的实施方式中，如图3e所示，为本公开实施例提供的另一种信号传输装置的系统框图，其中：
接口连接器为M.2接口连接器，用于M.2接口的固态硬盘；
转换辅助模块包括复杂可编程逻辑器件(Complex Programmable logic device，CPLD)、供电模块、时钟缓冲器CLOCK BUFFER；
第一数据选择器和第二数据选择器均为包含两个可选端口的Multiplexer，用于接收所述CPLD发送的端口选通信号，并根据所述端口选通信号，从端口A和端口B中选择目标端口与端口Y进行连通；
信号转换控制器为PCIE转SATA控制器，用于在接收到任一数据选择器发送的信号之后，完成第一PCIE信号与SATA信号之间的数据转换；
CPU发送并接收PCIE信号，实线连接的PCIE lane0和lane1表示在PCIE总线的物理通路中的两个数据通路lane0和lane1，在lane0所在的数据传输通道上包含了上述部件，可以使得在lane0这条数据传输通道上传输SATA信号或者PCIE信号；而在lane1所在的数据传输通道上包含了两个所述第二数据选择器，可以使得在lane1这条数据传输通道上传输PCIE信号；虚线连接的PCIE lane2和PCIE lane3表示CPU支持通过多个PCIE lane进行数据传输，PCIE lane2和PCIE lane3虽然可以连接在M.2连接器上，但PCIE lane2和PCIE lane3无法传输SATA信号，因此其分别对应的M.2连接器的管脚为悬空状态，故用虚线表示。
这里，lane0所在的数据通路为第一数据通路，在所述第一数据通路中的数据选择器为第一数据选择器，分别为第一数据选择器1和第一数据选择器2，在所述固态硬盘的信号类型为所述SATA信号的情况下，所述多个第一数据选择器的目标端口(端口B)通过PCIE转SATA控制器连接；
lane1所在的数据通路为第二数据通路，在所述第二数据通路中的数据选择器为第二数据选择器，分别为第二数据选择器1和第二数据选择器2，所述第二数据选择器1与所述PCIE转SATA控制器连接，在所述固态硬盘的信号类型为所述SATA信号的情况下，所述第二数据选择器1在接收到所述CPU发送的第一PCIE信号后，通过所述PCIE转SATA控制器进行信号转换，并将转换后得到的SATA信号，通过所述第一数据选择器2发送到所述M.2连接器。
具体的，所述CPLD输出的控制信号也可以如上图表2所示，图3e中的第一数据通路，与上述图3a中的lane0所在的数据传输通道，进行数据交换时的执行内容完全一致，在此不再赘述，因此下面将详细描述第二数据通路在进行数据交换时所执行的具体内容：
当所述PEDET管脚的信号为高时，表征此时M.2连接器连接的固态硬盘为支持PCIE信号的NVME硬盘，端口选通信号为高电平，选通信号为指示目标端口A与端口Y进行连通的信号，此时图3e中的高速信号为PCIE信号，在第二数据通路上的第二数据选择器通过端口A进行连接，整个第二数据通路的连接顺序为：CPU-第二数据选择器1的端口A-第二数据选择器2的端口A-M.2连接器；
此外，当所述PEDET管脚的信号为低时，表征此时M.2连接器连接的固态硬盘为支持SATA信号的SATA硬盘，端口选通信号为低电平，选通信号为指示目标端口B与端口Y进行连通的信号，此时图3e中，第一数据通路上的高速信号为SATA信号，而第二数据通路是不通的(并未连接到第二数据选择器2)，因此第二数据通路上的高速信息并不存在，第二数据选择器1在接收到所述CPU发送的第一PCIE信号后，通过所述PCIE转SATA控制器进行信号转换，并将转换后得到的SATA信号，通过第一数据选择器2发送到所述M.2连接器，从而实现CPU与SATA硬盘的数据交换。
具体实施中，所述CPU在与所述M.2连接器连接的NVME硬盘进行数据交换时，除了可以在lane0和lane1上以第一PCIE信号进行数据传输之外，还可以在lane2和lane3上以第二PCIE信号进行数据传输，可以根据实际需要进行相关设置，本公开实施例对此不做限定。
实际应用中，如图3e所示的信号传输装置和如图3a所示的信号传输装置，在信号传输速度上没有什么差别，区别仅为图3e所示的信号传输装置中多了两个第二数据选择器，从而在第二数据通路上可以传输PCIE信号；且在M.2连接器连接SATA硬盘时，对所述M.2连接器上与第二数据通路对应的管脚进行物理断开，从而避免了信号传输时对相关管脚的损耗，提高了M.2连接器的使用寿命，提高了在边缘计算的环境下，整个信号传输装置的可用性。
进一步的，与图3a至图3e的改进相似，可以在图3e的基础上，再将lane2和lane3所在的数据传输通道替换为与lane1所在的第二数据通路相同的结构，也即在lane2和lane3上也分别部署两个数据选择器，从而可以使得在对应的数据通路上可以传输PCIE信号；且在M.2连接器连接SATA硬盘时，对所述M.2连接器上对应的管脚进行物理断开，从而避免了信号传输时对相关管脚的损耗，同样可以起到提高M.2连接器的使用寿命，以及在边缘计算的环境下，整个信号传输装置的可用性的作用。
需要说明的是，在图3a所示的信号传输装置中，由于减少了数据选择器的使用，因此在部署时的部署成本也会更低；此外在部署时，为了节约部署时的面积，也可以将所述信号传输装置中各个部件集成在主板上，通过板载的方式实现信号传输和转换的功能，关于具体部署时选用本公开实施例所提供的何种类型的信号传输装置，可以根据实际需要进行选择，本公开实施例对此不做限定。
此外，CPU除了可以发送并接收PCIE信号，还可以只发送并接收SATA信号，在这种情况下的系统框图与图3a类似，由于SATA信号的带宽较小，只通过一个数据通路进行传输即可，因此虚线表示的三条PCIE数据通路则可以直接删除。
在这种情况下，CPLD输出的控制信号可以如下表3所示：
表3
PEDET信号 端口选通信号 高速信号 电源使能信号 时钟使能信号 复位信号
高 低(端口B) PCIE信号 使能 使能 提供
低 高(端口A) SATA信号 不使能 不使能 不提供
其中，表3对应的具体内容可以参照上文表2的相关描述，在此不再赘述。
在这种情况下，以信号传输为从CPU传输至NVME硬盘为例，可以通过以下步骤完成：
步骤1、转换辅助模块中的CPLD在检测到PEDET管脚的信号为高，为SATA传输通道中的所有第一数据选择器提供端口选通信号，指示端口B为目标端口，并为PCIE转SATA控制器提供复位信号、PCIE 100M时钟信号以及供电；
步骤2、CPU将SATA信号从对应的SATA接口发出，发送至与CPU连接的第一数据选择器的端口Y，并通过第一数据选择器的目标端口B，将SATA信号发送至所述PCIE转SATA控制器；
步骤3、PCIE转SATA控制器在接收到SATA信号之后，将所述SATA信号转换为PCIE信号，并将所述PCIE信号发送至与M.2连接器连接的第一数据选择器的端口B；
步骤4、与M.2连接器连接的第一数据选择器的端口B在接收到PCIE信号之后，通过端口Y向M.2连接器发送PCIE信号，以使M.2连接器连接的NVME硬盘能够接收到PCIE信号，并按照所述PCIE信号执行对应的操作。
关于上述步骤的具体内容参见上文相关内容，在此不再赘述。
参见图4所示，为本公开实施例提供的信号传输方法的流程图，所述信号传输方法的执行主体为转换辅助模块，所述方法包括步骤S401～S403，其中：
S401：检测接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
S402：确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制第一数据选择器从多个待选择端口中连通目标端口；多个第一数据选择器的目标端口相互连接，构成数据传输通道，用于实现中央处理器CPU与所述接口连接器之间的数据传输；
S403：在所述固态硬盘的信号类型为第一数据信号的情况下，控制信号转换控制器对所述CPU与所述接口连接器之间传输的数据进行第一数据信号与第二数据信号之间的格式转换。
一种可能的实施方式中，所述端口选通信号中包括需要连通的所述目标端口的标识；
所述确定与所述目标状态值对应的端口选通信号，包括：
基于预先设置的状态值与选通信号之间的对应关系，查找与所述目标状态值对应的端口选通信号。
一种可能的实施方式中，所述转换辅助模块包含复杂可编程逻辑器件、供电模块以及时钟缓冲器；
所述复杂可编程逻辑器件与所述第一数据选择器、接口连接器、时钟缓冲器、信号转换控制器、供电模块连接；
所述复杂可编程逻辑器件，用于在所述目标状态值为预设状态值的情况下，向所述供电模块发送电源使能信号，以指示所述供电模块为所述信号转换控制器供电，以及，
向所述时钟缓冲器发送时钟使能信号，以指示所述时钟缓冲器为所述信号转换控制器提供时钟信号，以及，
向所述多个第一数据选择器发送端口选通信号。
这里，关于本公开实施例提供的信号传输方法的具体内容，可以参照上文中所述转换辅助模块在信号传输装置运行时的相关描述，在此不再赘述。
本公开实施例提供的信号传输装置及方法，采用多个第一数据选择器、信号转换控制器、接口连接器、转换辅助模块构建了一个信号传输装置，可以根据接口连接器的目标管脚的目标状态值，实现对于固态硬盘的信号类型的判断，并为第一数据选择器提供对应的端口选通信号，构建与固态硬盘的信号类型相匹配的数据传输通道，因此实现根据接口连接器连接的固态硬盘的信号类型做到信号自适应，使得在为边缘服务器选择硬盘时，可选类型不再单一；另外，将信号转换控制器集成到服务器的主板上，可以缩小信号转换控制器所占用的面积，适应边缘服务器对于面积敏感的特点。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
基于同一发明构思，本公开实施例中还提供了与信号传输方法对应的信号传输装置，由于本公开实施例中的装置解决问题的原理与本公开实施例上述信号传输方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。
参照图5所示，为本公开实施例提供的一种信号传输装置的架构示意图，应用于转换辅助模块，所述装置包括：检测单元501、确定单元502、控制单元503；其中，
检测单元501，用于检测所述接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
确定单元502，用于确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制数据选择器从多个待选择端口中连通目标端口；多个数据选择器的目标端口相互连接，构成数据传输通道，用于实现所述CPU与所述接口连接器之间的数据传输；
控制单元503，用于在所述固态硬盘的信号类型为串行高级技术附件SATA信号的情况下，控制信号转换控制器对CPU与所述接口连接器之间传输的数据进行PCIE信号与SATA信号之间的格式转换。
本公开实施例提供的应用于转换辅助模块的信号传输装置，可以根据接口连接器的目标管脚的目标状态值，实现对于固态硬盘的信号类型的判断，并为数据选择器提供对应的端口选通信号，构建与固态硬盘的信号类型相匹配的数据传输通道，因此实现根据接口连接器连接的固态硬盘的信号类型做到信号自适应，使得在为边缘服务器选择硬盘时，可选类型不再单一。
关于装置中的各模块的处理流程、以及各模块之间的交互流程的描述可以参照上述方法实施例中的相关说明，这里不再详述。
基于同一技术构思，本公开实施例还提供了一种计算机设备。参照图6所示，为本公开实施例提供的计算机设备600的结构示意图，包括处理器601、存储器602、和总线603。其中，存储器602用于存储执行指令，包括内存6021和外部存储器6022；这里的内存6021也称内存储器，用于暂时存放处理器601中的运算数据，以及与硬盘等外部存储器6022交换的数据，处理器601通过内存6021与外部存储器6022进行数据交换，当计算机设备600运行时，处理器601与存储器602之间通过总线603通信，使得处理器601在执行以下指令：
检测接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制第一数据选择器从多个待选择端口中连通目标端口；多个第一数据选择器的目标端口相互连接，构成数据传输通道，用于实现中央处理器CPU与所述接口连接器之间的数据传输；
在所述固态硬盘的信号类型为第一数据信号的情况下，控制信号转换控制器对所述CPU与所述接口连接器之间传输的数据进行第一数据信号与第二数据信号之间的转换。
本公开实施例还提供一种板卡，包括上述任一实施例提供的信号传输装置。实施时可以将信号传输装置实施为小卡电路，插入主板完成电路转换。
本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中所述的信号传输方法的步骤。其中，该存储介质可以是易失性或非易失的计算机可读取存储介质。
本公开实施例还提供一种计算机程序产品，该计算机程序产品承载有程序代码，所述程序代码包括的指令可用于执行上述方法实施例中所述的信号传输方法的步骤，具体可参见上述方法实施例，在此不再赘述。
其中，上述计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本公开所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种信号传输装置，其特征在于，包括多个第一数据选择器、信号转换控制器、接口连接器、转换辅助模块；
任一第一数据选择器与中央处理器CPU或所述接口连接器连接；所述多个第一数据选择器分别通过各自的端口直接连接以及通过所述信号转换控制器连接；所述转换辅助模块与所述多个第一数据选择器以及所述接口连接器连接，其中：
所述转换辅助模块，用于响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号；
所述多个第一数据选择器，用于响应转换辅助模块发送的所述端口选通信号，连通选通的目标端口，构成数据传输通道；
所述信号转换控制器，用于响应于接收到任一第一数据选择器发送的信号，完成第一数据信号与第二数据信号之间的转换。
2.根据权利要求1所述的信号传输装置，其特征在于，所述转换辅助模块，在响应于对所述接口连接器的检测结果，为所述多个第一数据选择器提供端口选通信号时，用于：
检测所述接口连接器的目标管脚的目标状态值，并根据所述目标状态值为所述第一数据选择器提供端口选通信号；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型。
3.根据权利要求1所述的信号传输装置，其特征在于，所述第一数据信号为SATA信号，所述第二数据信号为PCIE信号。
4.根据权利要求1所述的信号传输装置，其特征在于，所述第一数据选择器包含第一端口、第二端口、第三端口以及选通端口；
所述第一数据选择器通过所述第一端口与所述CPU或所述接口连接器连接，通过所述第二端口与其他第一数据选择器连接，通过所述第三端口与所述信号转换控制器连接；所述第一数据选择器通过选通端口与所述转换辅助模块连接；
其中，所述选通端口，用于接收所述转换辅助模块发送的端口选通信号，以使所述第一数据选择器从所述第二端口和第三端口中确定目标端口，并将所述目标端口与所述第一端口进行连通。
5.根据权利要求2所述的信号传输装置，其特征在于，所述端口选通信号中包括需要连通的所述目标端口的标识；
所述转换辅助模块，在根据所述目标状态值为数据选择器提供端口选通信号时，用于：
基于预先设置的状态值与选通信号之间的对应关系，查找与所述目标状态值对应的端口选通信号。
6.根据权利要求3所述的信号传输装置，其特征在于，在固态硬盘的信号类型为PCIE信号的情况下，所述多个第一数据选择器通过第二端口之间的连接构成所述数据传输通道。
7.根据权利要求2所述的信号传输装置，其特征在于，所述转换辅助模块包含复杂可编程逻辑器件、供电模块以及时钟缓冲器；
所述复杂可编程逻辑器件与所述第一数据选择器、接口连接器、时钟缓冲器、信号转换控制器、供电模块连接；
所述复杂可编程逻辑器件，用于在所述目标状态值为预设状态值的情况下，向所述供电模块发送电源使能信号，以指示所述供电模块为所述信号转换控制器供电，以及，
向所述时钟缓冲器发送时钟使能信号，以指示所述时钟缓冲器为所述信号转换控制器提供时钟信号，以及，
向所述多个第一数据选择器发送端口选通信号。
8.根据权利要求1～7任一所述的信号传输装置，其特征在于，将所述多个第一数据选择器构成的数据通路作为第一数据通路，所述信号传输装置还包括第二数据通路；所述第二数据通路包括多个第二数据选择器；
其中，任一第二数据选择器与所述CPU或所述接口连接器连接；与所述CPU连接的第二数据选择器分别通过不同的端口和与所述接口连接器连接的第二数据选择器连接，以及和所述第一数据通路中的信号转换控制器连接；所述转换辅助模块与所述多个第二数据选择器连接；
响应于与所述CPU连接的第二数据选择器接收到所述CPU发送的第一PCIE信号，通过所述信号转换控制器进行信号转换，并将转换后得到的SATA信号，发送至所述第一数据通路中与所述接口连接器连接的第一数据选择器，并通过该第一数据选择器将所述SATA信号发送到所述接口连接器。
9.根据权利要求3所述的信号传输装置，其特征在于，还包括第三数据通路，在所述第三数据通路中，所述CPU与所述接口连接器直接连接；所述CPU在发送PCIE信号时，直接通过所述第三数据通路将第二PCIE信号发送至所述接口连接器。
10.一种信号传输方法，其特征在于，包括：
检测接口连接器的目标管脚的目标状态值；其中，所述目标状态值表示与所述接口连接器连接的固态硬盘的信号类型；
确定与所述目标状态值对应的端口选通信号；所述端口选通信号用于控制第一数据选择器从多个待选择端口中连通目标端口；多个第一数据选择器的目标端口相互连接，构成数据传输通道，用于实现中央处理器CPU与所述接口连接器之间的数据传输；
在所述固态硬盘的信号类型为第一数据信号的情况下，控制信号转换控制器对所述CPU与所述接口连接器之间传输的数据进行第一数据信号与第二数据信号之间的转换。
11.一种板卡，其特征在于，包括：如权利要求1-9任一项所述的装置。
12.一种计算机设备，其特征在于，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当计算机设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求10所述的信号传输方法的步骤；或者处理器、存储器、总线、以及如权利要求11所述的板卡。
13.一种计算机可读存储介质，其特征在于，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如权利要求10所述的信号传输方法的步骤。
CN202110720426.4A 2021-06-28 2021-06-28 一种信号传输装置、方法、计算机设备及存储介质 Pending CN113342727A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110720426.4A CN113342727A (zh) 2021-06-28 2021-06-28 一种信号传输装置、方法、计算机设备及存储介质
PCT/CN2021/134325 WO2023273140A1 (zh) 2021-06-28 2021-11-30 一种信号传输装置、方法、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110720426.4A CN113342727A (zh) 2021-06-28 2021-06-28 一种信号传输装置、方法、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN113342727A true CN113342727A (zh) 2021-09-03

Family

ID=77479285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110720426.4A Pending CN113342727A (zh) 2021-06-28 2021-06-28 一种信号传输装置、方法、计算机设备及存储介质

Country Status (2)

Country Link
CN (1) CN113342727A (zh)
WO (1) WO2023273140A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115017079A (zh) * 2022-05-31 2022-09-06 深圳市商汤科技有限公司 管理设备、芯片、PCIe卡、业务处理设备的下电方法
WO2023273140A1 (zh) * 2021-06-28 2023-01-05 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质
CN116737641A (zh) * 2023-06-26 2023-09-12 合芯科技有限公司 连接装置、四路服务器、四路服务器的初始化方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733549B (zh) * 2023-01-10 2023-04-28 苏州浪潮智能科技有限公司 Pcie网卡及其接口模式的切换方法、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统
US20190391944A1 (en) * 2017-01-28 2019-12-26 Hewlett-Packard Development Company, L.P. Adaptable connector with external i/o port
CN111538689A (zh) * 2020-04-22 2020-08-14 中国科学院自动化研究所 两端异构的多通道pcie转接卡
CN112433971A (zh) * 2020-11-26 2021-03-02 浪潮电子信息产业股份有限公司 实现处理器自适应sata和nvme m.2的结构、方法及介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203224819U (zh) * 2013-04-08 2013-10-02 深圳市祈飞科技有限公司 一种主板
CN204945920U (zh) * 2015-09-28 2016-01-06 浪潮电子信息产业股份有限公司 一种兼容不同类型计算节点pcie热插拔的io扩展板
CN111813599B (zh) * 2020-06-28 2024-05-31 中国长城科技集团股份有限公司 固态存储设备、服务器主板及控制方法
CN213365380U (zh) * 2020-11-25 2021-06-04 海光信息技术股份有限公司 一种服务器主板及服务器
CN113342727A (zh) * 2021-06-28 2021-09-03 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190391944A1 (en) * 2017-01-28 2019-12-26 Hewlett-Packard Development Company, L.P. Adaptable connector with external i/o port
CN109240953A (zh) * 2018-09-20 2019-01-18 郑州云海信息技术有限公司 一种自适应切换硬盘的方法、转接板及系统
CN111538689A (zh) * 2020-04-22 2020-08-14 中国科学院自动化研究所 两端异构的多通道pcie转接卡
CN112433971A (zh) * 2020-11-26 2021-03-02 浪潮电子信息产业股份有限公司 实现处理器自适应sata和nvme m.2的结构、方法及介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273140A1 (zh) * 2021-06-28 2023-01-05 深圳市商汤科技有限公司 一种信号传输装置、方法、计算机设备及存储介质
CN115017079A (zh) * 2022-05-31 2022-09-06 深圳市商汤科技有限公司 管理设备、芯片、PCIe卡、业务处理设备的下电方法
CN116737641A (zh) * 2023-06-26 2023-09-12 合芯科技有限公司 连接装置、四路服务器、四路服务器的初始化方法及装置

Also Published As

Publication number Publication date
WO2023273140A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
CN113342727A (zh) 一种信号传输装置、方法、计算机设备及存储介质
CN100568211C (zh) 用可编程器件实现访问多个i2c从器件的方法及装置
US7231560B2 (en) Apparatus and method for testing motherboard having PCI express devices
US20060106962A1 (en) USB On-The-Go implementation
CN109856522B (zh) 一种测试板和测试系统
CN107908582A (zh) 串口切换装置和存储设备
CN101506783B (zh) 用于阻隔操作的条件式广播的方法和设备
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN108647180A (zh) 一种运算系统及相应的电子设备
CN208477523U (zh) 一种运算系统及相应的电子设备
EP3382567B1 (en) Multiple storage devices implemented using a common connector
CN113344767A (zh) 数据处理装置、系统、板卡、方法、电子设备及存储介质
CN107391321B (zh) 电子计算机单板及服务器调试系统
CN106502911B (zh) 多终端接入装置
CN202750089U (zh) 蓝牙装置和集成式外设
CN103003806B (zh) 一种配置pcie端口的方法、装置和设备
US11334506B2 (en) Interface connection device, system and method thereof
CN112306940B (zh) 一种电路中信号传输的控制方法、装置及电子设备
CN109994147B (zh) 一种固态硬盘的测试装置及方法
CN109582620B (zh) 一种uart接口转换装置及接口转换方法
CN111506179B (zh) 多主机适配器
CN110851393A (zh) 一种带有Aurora接口的USB转换控制板卡及方法
US20240256480A1 (en) System and method for connecting devices having variable form factors to data processing systems
CN115454748A (zh) 一种测试板卡，一种节点选择方法及组件
CN217718675U (zh) Pcie接口、主板以及pcie扩展模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40049954

Country of ref document: HK