CN110286741B - 一种固态硬盘片上系统功耗管理方法及其装置 - Google Patents
一种固态硬盘片上系统功耗管理方法及其装置 Download PDFInfo
- Publication number
- CN110286741B CN110286741B CN201910579870.1A CN201910579870A CN110286741B CN 110286741 B CN110286741 B CN 110286741B CN 201910579870 A CN201910579870 A CN 201910579870A CN 110286741 B CN110286741 B CN 110286741B
- Authority
- CN
- China
- Prior art keywords
- power
- unit
- receiving
- instruction
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明涉及一种固态硬盘片上系统功耗管理方法及其装置;其中,方法,包括:S1,判断片上系统是否处于下电过程;S2,配置功耗管理控制器;S3,EP+PCS接收下电指令S4,判断下电过程中是否出现上电信号;S5,NVME接收下电指令;S6,下电指令结束;S7,配置功耗管理控制器;S8,判断NVME是否已上电;S9,NVME接收上电指令;S10,判断EP+PCS是否已上电;S11,EP+PCS接收上电指令;S12,判断中央处理器是否已上电;S13,中央处理器接收上电指令;S14,上电指令结束。本发明在频繁上电‑>下电的低功耗场景中提高速度,切换速度快,灵活性高,功耗低,成本低。
Description
技术领域
本发明涉及固态硬盘片上系统功耗管理技术领域,更具体地说是指一种固态硬盘片上系统功耗管理方法及其装置。
背景技术
目前固态硬盘片上系统低功耗的应用中,功耗管理控制器控制系统部分模块的上电/下电,当上电/下电场景复杂的时候,传统方案需要等到上电完成之后,才能进行下电,反之,下电完成之后,才能进入上电,这种处理方式速度慢,灵活性低,影响性能,无法满足需求。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种固态硬盘片上系统功耗管理方法及其装置。
为实现上述目的,本发明采用于下技术方案:
一种固态硬盘片上系统功耗管理方法,包括以下步骤:
S1,判断片上系统是否处于下电过程;若是,进入S2;若否,则进入S15;
S2,配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
S3,EP+PCS接收下电指令,进行下电;
S4,判断下电过程中是否出现上电信号;若否,进入S5;若是,则进入S7;
S5,NVME接收下电指令,进行下电;
S6,下电指令结束;
S7,配置功耗管理控制器,设置上电指令基地址;
S8,判断NVME是否已上电;若否,进入S9;若是,则进入S14;
S9,NVME接收上电指令,进行上电;
S10,判断EP+PCS是否已上电;若否,进入S11;若是,则进入S14;
S11,EP+PCS接收上电指令,进行上电;
S12,判断中央处理器是否已上电;若否,进入S13;若是,则进入S14;
S13,中央处理器接收上电指令,进行上电;
S14,上电指令结束;
S15,判断片上系统是否处于上电过程;若是,进入S16;若否,则结束;
S16,配置功耗管理控制器,设置上电指令基地址;
S17,判断NVME是否已上电;若否,进入S18;若是,则进入S24;
S18,NVME接收上电指令,进行上电;
S19,判断EP+PCS是否已上电;若否,进入S20;若是,则进入S24;
S20,EP+PCS接收上电指令,进行上电;
S21,判断上电过程中是否出现下电信号;若否,进入S22;若是,则进入S25;
S22,判断中央处理器是否已上电;若否,进入S23;若是,则进入S24;
S23,中央处理器接收上电指令,进行上电;
S24,上电指令结束;
S25,配置功耗管理控制器,设置下电指令基地址;
S26,判断中央处理器是否已下电;若否,进入S27;若是,则进入S32;
S27,中央处理器接收下电指令,进行下电;
S28,判断EP+PCS是否已下电;若否,进入S29;若是,则进入S32;
S29,EP+PCS接收下电指令,进行下电;
S30,判断NVME是否已下电;若否,进入S31;若是,则进入S32;
S31,NVME接收下电指令,进行下电;
S32,下电指令结束。
其进一步技术方案为:所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
其进一步技术方案为:所述S2包括:
S21,配置功耗管理控制器,设置下电指令基地址;
S22,中央处理器接收下电指令,进行下电。
其进一步技术方案为:所述S22中,还包括:对中央处理器接收下电指令,进行操作分组,标记组号1。
其进一步技术方案为:所述S3中,对EP+PCS接收下电指令,进行操作分组,标记组号2;所述S5中,对NVME接收下电指令,进行操作分组,标记组号3。
其进一步技术方案为:所述S9中,对NVME接收上电指令,进行操作分组,标记组号4;所述S11中,对EP+PCS接收上电指令,进行操作分组,标记组号5;所述S13中,对中央处理器接收上电指令,进行操作分组,标记组号6。
其进一步技术方案为:所述S18中,对NVME接收上电指令,进行操作分组,标记组号7;所述S20中,对EP+PCS接收上电指令,进行操作分组,标记组号8;所述S23中,对中央处理器接收上电指令,进行操作分组,标记组号9。
其进一步技术方案为:所述S27中,对中央处理器接收下电指令,进行操作分组,标记组号10;所述S29中,对EP+PCS接收下电指令,进行操作分组,标记组号11;所述S31中,对NVME接收下电指令,进行操作分组,标记组号12。
一种固态硬盘片上系统功耗管理装置,包括:第一判断单元,配置接收单元,第一接收下电单元,第二判断单元,第二接收下电单元,第一下电结束单元,第一配置单元,第三判断单元,第一接收上电单元,第四判断单元,第二接收上电单元,第五判断单元,第三接收上电单元,第一上电结束单元,第六判断单元,第二配置单元,第七判断单元,第四接收上电单元,第八判断单元,第五接收上电单元,第九判断单元,第十判断单元,第六接收上电单元,第二上电结束单元,第三配置单元,第十一判断单元,第三接收下电单元,第十二判断单元,第四接收下电单元,第十三判断单元,第五接收下电单元,及第二下电结束单元;
所述第一判断单元,用于判断片上系统是否处于下电过程;
所述配置接收单元,用于配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
所述第一接收下电单元,用于EP+PCS接收下电指令,进行下电;
所述第二判断单元,用于判断下电过程中是否出现上电信号;
所述第二接收下电单元,用于NVME接收下电指令,进行下电;
所述第一下电结束单元,用于下电指令结束;
所述第一配置单元,用于配置功耗管理控制器,设置上电指令基地址;
所述第三判断单元,用于判断NVME是否已上电;
所述第一接收上电单元,用于NVME接收上电指令,进行上电;
所述第四判断单元,用于判断EP+PCS是否已上电;
所述第二接收上电单元,用于EP+PCS接收上电指令,进行上电;
所述第五判断单元,用于判断中央处理器是否已上电;
所述第三接收上电单元,用于中央处理器接收上电指令,进行上电;
所述第一上电结束单元,用于上电指令结束;
所述第六判断单元,用于判断片上系统是否处于上电过程;
所述第二配置单元,用于配置功耗管理控制器,设置上电指令基地址;
所述第七判断单元,用于判断NVME是否已上电;
所述第四接收上电单元,用于NVME接收上电指令,进行上电;
所述第八判断单元,用于判断EP+PCS是否已上电;
所述第五接收上电单元,用于EP+PCS接收上电指令,进行上电;
所述第九判断单元,用于判断上电过程中是否出现下电信号;
所述第十判断单元,用于判断中央处理器是否已上电;
所述第六接收上电单元,用于中央处理器接收上电指令,进行上电;
所述第二上电结束单元,用于上电指令结束;
所述第三配置单元,用于配置功耗管理控制器,设置下电指令基地址;
所述第十一判断单元,用于判断中央处理器是否已下电;
所述第三接收下电单元,用于中央处理器接收下电指令,进行下电;
所述第十二判断单元,用于判断EP+PCS是否已下电;
所述第四接收下电单元,用于EP+PCS接收下电指令,进行下电;
所述第十三判断单元,用于判断NVME是否已下电;
所述第五接收下电单元,用于NVME接收下电指令,进行下电;
所述第二下电结束单元,用于下电指令结束。
其进一步技术方案为:所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
本发明与现有技术相比的有益效果是:针对频繁上电或下电场景中,将上电或下电流程分成不同的组,组内执行不允许被打断,当组内执行完之后,可以中断上电或下电流程,从而在频繁上电->下电的低功耗场景中提高速度,切换速度快,灵活性高,功耗低,成本低,更好地满足需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
图1为本发明一种固态硬盘片上系统功耗管理方法流程图;
图2为功耗管理控制器的方框示意图;
图3为本发明一种固态硬盘片上系统功耗管理装置的方框图。
具体实施方式
为了更充分理解本发明的技术内容,下面结合具体实施例对本发明的技术方案进一步介绍和说明,但不局限于此。
如图1到图3所示的具体实施例,其中,如图1至图2所示,本发明公开了一种固态硬盘片上系统功耗管理方法,包括以下步骤:
S1,判断片上系统是否处于下电过程;若是,进入S2;若否,则进入S15;
S2,配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
S3,EP+PCS接收下电指令,进行下电;
S4,判断下电过程中是否出现上电信号;若否,进入S5;若是,则进入S7;
S5,NVME接收下电指令,进行下电;
S6,下电指令结束;
S7,配置功耗管理控制器,设置上电指令基地址;
S8,判断NVME是否已上电;若否,进入S9;若是,则进入S14;
S9,NVME接收上电指令,进行上电;
S10,判断EP+PCS是否已上电;若否,进入S11;若是,则进入S14;
S11,EP+PCS接收上电指令,进行上电;
S12,判断中央处理器是否已上电;若否,进入S13;若是,则进入S14;
S13,中央处理器接收上电指令,进行上电;
S14,上电指令结束;
S15,判断片上系统是否处于上电过程;若是,进入S16;若否,则结束;
S16,配置功耗管理控制器,设置上电指令基地址;
S17,判断NVME是否已上电;若否,进入S18;若是,则进入S24;
S18,NVME接收上电指令,进行上电;
S19,判断EP+PCS是否已上电;若否,进入S20;若是,则进入S24;
S20,EP+PCS接收上电指令,进行上电;
S21,判断上电过程中是否出现下电信号;若否,进入S22;若是,则进入S25;
S22,判断中央处理器是否已上电;若否,进入S23;若是,则进入S24;
S23,中央处理器接收上电指令,进行上电;
S24,上电指令结束;
S25,配置功耗管理控制器,设置下电指令基地址;
S26,判断中央处理器是否已下电;若否,进入S27;若是,则进入S32;
S27,中央处理器接收下电指令,进行下电;
S28,判断EP+PCS是否已下电;若否,进入S29;若是,则进入S32;
S29,EP+PCS接收下电指令,进行下电;
S30,判断NVME是否已下电;若否,进入S31;若是,则进入S32;
S31,NVME接收下电指令,进行下电;
S32,下电指令结束。
其中,在本实施例中,PCIE为高速串行计算机扩展总线,EP为PCIE控制器,PCS为PCIEPHY里面的物理编码子层;NVME为非易失性内存主机控制器接口规范。
其中,如图2所示,所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
进一步地,控制器寄存器为从AHB配置端口,用于配置控制器内部的寄存器;主要涉及低功耗相关的信号,中断控制,去抖信号模块的设置,I2C的设置,及从总线,可以通过功耗管理控制器的主总线进行访问,也可以通过外部访问;控制器控制中心用于接收去抖信号模块产生的信号,产生主I2C信号,通过主总线到外部SRAM取指令码运行,产生低功耗处理的信号,也可以接收从总线的配置,产生低功耗处理的信号;低功耗处理模块用于接收低功耗相关的信号,产生中断给外部中央处理器,接收通过从总线配置,经由控制器寄存器,产生低功耗相关的信号;接收主总线取指令码运行产生的低功耗相关的信号;去抖信号模块用于接收低功耗相关的信号,经过去抖逻辑;I2C主模块用于产生I2C主信号,用于控制外部,如电源芯片;主总线状态机用于产生主总线AHB的控制逻辑。
更进一步地,在本实施例中,功耗管理控制器包括以下2种应用场景:
1、应用1(除一开始初始化,后续可以不需要中央处理器);
步骤1,使用中央处理器对外部存放指令的SRAM进行初始化,主要涉及上电处理流程和下电处理流程;
步骤2,等待外部上电/下电信号,或者配置开始信号,功耗管理控制器去外部SRAM取指令,开始处理相关流程,直到处理完成。
2、应用2(不需要外挂的指令SRAM,但是依赖中央处理器);
步骤1,中央处理器接收低功耗信号产生的中断;
步骤2,根据接收到的中断信号进行判断,配置功耗管理控制器相关设置,开始处理上电/下电的流程。
其中,所述S2包括:
S21,配置功耗管理控制器,设置下电指令基地址;
S22,中央处理器接收下电指令,进行下电。
其中,所述S22中,还包括:对中央处理器接收下电指令,进行操作分组,标记组号1。
其中,所述S3中,对EP+PCS接收下电指令,进行操作分组,标记组号2;所述S5中,对NVME接收下电指令,进行操作分组,标记组号3。
其中,所述S9中,对NVME接收上电指令,进行操作分组,标记组号4;所述S11中,对EP+PCS接收上电指令,进行操作分组,标记组号5;所述S13中,对中央处理器接收上电指令,进行操作分组,标记组号6。
其中,所述S18中,对NVME接收上电指令,进行操作分组,标记组号7;所述S20中,对EP+PCS接收上电指令,进行操作分组,标记组号8;所述S23中,对中央处理器接收上电指令,进行操作分组,标记组号9。
其中,所述S27中,对中央处理器接收下电指令,进行操作分组,标记组号10;所述S29中,对EP+PCS接收下电指令,进行操作分组,标记组号11;所述S31中,对NVME接收下电指令,进行操作分组,标记组号12。
其中,在下电过程中碰到上电,进行组内保护,不会立即执行上电,等组内程序执行完之后,开始执行上电流程,在上电过程中判断相关模块是否已经上电,如果已经上电,则不执行此模块的上电程序;而在上电过程中碰到下电,进行组内保护,不会立即执行下电,等组内程序执行完之后,开始执行下电流程,在下电过程中判断相关模块是否已经下电,如果已经下电,则不执行此模块的下电程序,有效地在频繁上电->下电的低功耗场景中提高速度,切换速度快,灵活性高,功耗低,成本低,更好地满足需求。
如图3所示,本发明还公开了一种固态硬盘片上系统功耗管理装置,包括:第一判断单元10,配置接收单元20,第一接收下电单元30,第二判断单元40,第二接收下电单元50,第一下电结束单元60,第一配置单元70,第三判断单元80,第一接收上电单元90,第四判断单元100,第二接收上电单元110,第五判断单元120,第三接收上电单元130,第一上电结束单元140,第六判断单元150,第二配置单元160,第七判断单元170,第四接收上电单元180,第八判断单元190,第五接收上电单元200,第九判断单元210,第十判断单元220,第六接收上电单元230,第二上电结束单元240,第三配置单元250,第十一判断单元260,第三接收下电单元270,第十二判断单元280,第四接收下电单元290,第十三判断单元300,第五接收下电单元310,及第二下电结束单元320;
所述第一判断单元10,用于判断片上系统是否处于下电过程;
所述配置接收单元20,用于配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
所述第一接收下电单元30,用于EP+PCS接收下电指令,进行下电;
所述第二判断单元40,用于判断下电过程中是否出现上电信号;
所述第二接收下电单元50,用于NVME接收下电指令,进行下电;
所述第一下电结束单元60,用于下电指令结束;
所述第一配置单元70,用于配置功耗管理控制器,设置上电指令基地址;
所述第三判断单元80,用于判断NVME是否已上电;
所述第一接收上电单元90,用于NVME接收上电指令,进行上电;
所述第四判断单元100,用于判断EP+PCS是否已上电;
所述第二接收上电单元110,用于EP+PCS接收上电指令,进行上电;
所述第五判断单元120,用于判断中央处理器是否已上电;
所述第三接收上电单元130,用于中央处理器接收上电指令,进行上电;
所述第一上电结束单元140,用于上电指令结束;
所述第六判断单元150,用于判断片上系统是否处于上电过程;
所述第二配置单元160,用于配置功耗管理控制器,设置上电指令基地址;所述第七判断单元170,用于判断NVME是否已上电;
所述第四接收上电单元180,用于NVME接收上电指令,进行上电;
所述第八判断单元190,用于判断EP+PCS是否已上电;
所述第五接收上电单元200,用于EP+PCS接收上电指令,进行上电;
所述第九判断单元210,用于判断上电过程中是否出现下电信号;
所述第十判断单元220,用于判断中央处理器是否已上电;
所述第六接收上电单元230,用于中央处理器接收上电指令,进行上电;
所述第二上电结束单元240,用于上电指令结束;
所述第三配置单元250,用于配置功耗管理控制器,设置下电指令基地址;所述第十一判断单元260,用于判断中央处理器是否已下电;
所述第三接收下电单元270,用于中央处理器接收下电指令,进行下电;
所述第十二判断单元280,用于判断EP+PCS是否已下电;
所述第四接收下电单元290,用于EP+PCS接收下电指令,进行下电;
所述第十三判断单元300,用于判断NVME是否已下电;
所述第五接收下电单元310,用于NVME接收下电指令,进行下电;
所述第二下电结束单元320,用于下电指令结束。
其中,所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
本发明在固态硬盘片上系统低功耗的应用中,针对频繁上电/下电场景中,将上电/下电流程分成不同的组,组内执行不允许被打断,组内执行完之后,可以中断上电/下电流程,从而在频繁上电->下电的低功耗场景中提高速度,而且额外资源消耗小,控制简单,成本低,收益高。
上述仅以实施例来进一步说明本发明的技术内容,以便于读者更容易理解,但不代表本发明的实施方式仅限于此,任何依本发明所做的技术延伸或再创造,均受本发明的保护。本发明的保护范围以权利要求书为准。
Claims (10)
1.一种固态硬盘片上系统功耗管理方法,其特征在于,包括以下步骤:
S1,判断片上系统是否处于下电过程;若是,进入S2;若否,则进入S15;
S2,配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
S3,EP+PCS接收下电指令,进行下电;
S4,判断下电过程中是否出现上电信号;若否,进入S5;若是,则进入S7;
S5,NVME接收下电指令,进行下电;
S6,下电指令结束;
S7,配置功耗管理控制器,设置上电指令基地址;
S8,判断NVME是否已上电;若否,进入S9;若是,则进入S14;
S9,NVME接收上电指令,进行上电;
S10,判断EP+PCS是否已上电;若否,进入S11;若是,则进入S14;
S11,EP+PCS接收上电指令,进行上电;
S12,判断中央处理器是否已上电;若否,进入S13;若是,则进入S14;
S13,中央处理器接收上电指令,进行上电;
S14,上电指令结束;
S15,判断片上系统是否处于上电过程;若是,进入S16;若否,则结束;
S16,配置功耗管理控制器,设置上电指令基地址;
S17,判断NVME是否已上电;若否,进入S18;若是,则进入S24;
S18,NVME接收上电指令,进行上电;
S19,判断EP+PCS是否已上电;若否,进入S20;若是,则进入S24;
S20,EP+PCS接收上电指令,进行上电;
S21,判断上电过程中是否出现下电信号;若否,进入S22;若是,则进入S25;
S22,判断中央处理器是否已上电;若否,进入S23;若是,则进入S24;
S23,中央处理器接收上电指令,进行上电;
S24,上电指令结束;
S25,配置功耗管理控制器,设置下电指令基地址;
S26,判断中央处理器是否已下电;若否,进入S27;若是,则进入S32;
S27,中央处理器接收下电指令,进行下电;
S28,判断EP+PCS是否已下电;若否,进入S29;若是,则进入S32;
S29,EP+PCS接收下电指令,进行下电;
S30,判断NVME是否已下电;若否,进入S31;若是,则进入S32;
S31,NVME接收下电指令,进行下电;
S32,下电指令结束;
其中,PCIE为高速串行计算机扩展总线,EP为PCIE控制器,PCS为PCIE PHY里面的物理编码子层;NVME为非易失性内存主机控制器接口规范。
2.根据权利要求1所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
3.根据权利要求1所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S2包括:
S21,配置功耗管理控制器,设置下电指令基地址;
S22,中央处理器接收下电指令,进行下电。
4.根据权利要求3所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S22中,还包括:对中央处理器接收下电指令,进行操作分组,标记组号1。
5.根据权利要求4所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S3中,对EP+PCS接收下电指令,进行操作分组,标记组号2;所述S5中,对NVME接收下电指令,进行操作分组,标记组号3。
6.根据权利要求5所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S9中,对NVME接收上电指令,进行操作分组,标记组号4;所述S11中,对EP+PCS接收上电指令,进行操作分组,标记组号5;所述S13中,对中央处理器接收上电指令,进行操作分组,标记组号6。
7.根据权利要求6所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S18中,对NVME接收上电指令,进行操作分组,标记组号7;所述S20中,对EP+PCS接收上电指令,进行操作分组,标记组号8;所述S23中,对中央处理器接收上电指令,进行操作分组,标记组号9。
8.根据权利要求7所述的一种固态硬盘片上系统功耗管理方法,其特征在于,所述S27中,对中央处理器接收下电指令,进行操作分组,标记组号10;所述S29中,对EP+PCS接收下电指令,进行操作分组,标记组号11;所述S31中,对NVME接收下电指令,进行操作分组,标记组号12。
9.一种固态硬盘片上系统功耗管理装置,其特征在于,包括:第一判断单元,配置接收单元,第一接收下电单元,第二判断单元,第二接收下电单元,第一下电结束单元,第一配置单元,第三判断单元,第一接收上电单元,第四判断单元,第二接收上电单元,第五判断单元,第三接收上电单元,第一上电结束单元,第六判断单元,第二配置单元,第七判断单元,第四接收上电单元,第八判断单元,第五接收上电单元,第九判断单元,第十判断单元,第六接收上电单元,第二上电结束单元,第三配置单元,第十一判断单元,第三接收下电单元,第十二判断单元,第四接收下电单元,第十三判断单元,第五接收下电单元,及第二下电结束单元;
所述第一判断单元,用于判断片上系统是否处于下电过程;
所述配置接收单元,用于配置功耗管理控制器,设置下电指令基地址,且中央处理器接收下电指令,进行下电;
所述第一接收下电单元,用于EP+PCS接收下电指令,进行下电;
所述第二判断单元,用于判断下电过程中是否出现上电信号;
所述第二接收下电单元,用于NVME接收下电指令,进行下电;
所述第一下电结束单元,用于下电指令结束;
所述第一配置单元,用于配置功耗管理控制器,设置上电指令基地址;
所述第三判断单元,用于判断NVME是否已上电;
所述第一接收上电单元,用于NVME接收上电指令,进行上电;
所述第四判断单元,用于判断EP+PCS是否已上电;
所述第二接收上电单元,用于EP+PCS接收上电指令,进行上电;
所述第五判断单元,用于判断中央处理器是否已上电;
所述第三接收上电单元,用于中央处理器接收上电指令,进行上电;
所述第一上电结束单元,用于上电指令结束;
所述第六判断单元,用于判断片上系统是否处于上电过程;
所述第二配置单元,用于配置功耗管理控制器,设置上电指令基地址;
所述第七判断单元,用于判断NVME是否已上电;
所述第四接收上电单元,用于NVME接收上电指令,进行上电;
所述第八判断单元,用于判断EP+PCS是否已上电;
所述第五接收上电单元,用于EP+PCS接收上电指令,进行上电;
所述第九判断单元,用于判断上电过程中是否出现下电信号;
所述第十判断单元,用于判断中央处理器是否已上电;
所述第六接收上电单元,用于中央处理器接收上电指令,进行上电;
所述第二上电结束单元,用于上电指令结束;
所述第三配置单元,用于配置功耗管理控制器,设置下电指令基地址;
所述第十一判断单元,用于判断中央处理器是否已下电;
所述第三接收下电单元,用于中央处理器接收下电指令,进行下电;
所述第十二判断单元,用于判断EP+PCS是否已下电;
所述第四接收下电单元,用于EP+PCS接收下电指令,进行下电;
所述第十三判断单元,用于判断NVME是否已下电;
所述第五接收下电单元,用于NVME接收下电指令,进行下电;
所述第二下电结束单元,用于下电指令结束;
其中,PCIE为高速串行计算机扩展总线,EP为PCIE控制器,PCS为PCIE PHY里面的物理编码子层;NVME为非易失性内存主机控制器接口规范。
10.根据权利要求9所述的一种固态硬盘片上系统功耗管理装置,其特征在于,所述功耗管理控制器包括:控制器寄存器,控制器控制中心,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机;所述控制器寄存器,低功耗处理模块,去抖信号模块,I2C主模块,及主总线状态机均与所述控制器控制中心连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910579870.1A CN110286741B (zh) | 2019-06-28 | 2019-06-28 | 一种固态硬盘片上系统功耗管理方法及其装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910579870.1A CN110286741B (zh) | 2019-06-28 | 2019-06-28 | 一种固态硬盘片上系统功耗管理方法及其装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110286741A CN110286741A (zh) | 2019-09-27 |
CN110286741B true CN110286741B (zh) | 2020-12-29 |
Family
ID=68019881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910579870.1A Active CN110286741B (zh) | 2019-06-28 | 2019-06-28 | 一种固态硬盘片上系统功耗管理方法及其装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110286741B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109189484A (zh) * | 2018-08-03 | 2019-01-11 | 深圳忆联信息系统有限公司 | 一种快速启动固态硬盘的方法及其系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221443A (ja) * | 2011-04-14 | 2012-11-12 | Seiko Epson Corp | コントローラー、電子機器、及び画像処理装置 |
US10031000B2 (en) * | 2014-05-29 | 2018-07-24 | Apple Inc. | System on a chip with always-on processor |
US9653079B2 (en) * | 2015-02-12 | 2017-05-16 | Apple Inc. | Clock switching in always-on component |
CN109857243B (zh) * | 2017-11-28 | 2022-04-05 | 华为技术有限公司 | 系统级芯片、通用串行总线主设备、系统及唤醒方法 |
-
2019
- 2019-06-28 CN CN201910579870.1A patent/CN110286741B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109189484A (zh) * | 2018-08-03 | 2019-01-11 | 深圳忆联信息系统有限公司 | 一种快速启动固态硬盘的方法及其系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110286741A (zh) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107656773B (zh) | 一种多核dsp启动方法 | |
CN101470509B (zh) | 计算机系统的控制方法、该计算机系统及笔记本电脑 | |
CN104272388B (zh) | 存储器装置的超深断电模式 | |
US7600142B2 (en) | Integrated circuit conserving power during transitions between normal and power-saving modes | |
US7117377B2 (en) | Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function | |
US8850252B2 (en) | USB host wake from sleep state for mobile devices | |
KR20120096858A (ko) | 모바일 디바이스의 어플리케이션 프로세서의 원격 시동 | |
JP5773288B2 (ja) | ハイスピードインターチップhsicインタフェースに基づくウェイクアップ方法、ホットスワップ方法、およびデバイス | |
CN110716633B (zh) | 协调管理ssd功耗的装置、方法、计算机设备及存储介质 | |
JP2012533106A (ja) | Usbアタッチメントの検出 | |
US10656676B2 (en) | Docking device, electrical device, and MAC address cloning method | |
CN105446916B (zh) | Usb总线状态切换方法及装置 | |
CN101196819B (zh) | 一种片上系统芯片自适应启动设备的方法 | |
CN103761129B (zh) | 一种在Bootloader层实现SDIO接口驱动的方法 | |
CN111913822B (zh) | 一种基于amp架构的核间通信方式 | |
CN111966626B (zh) | 一种基于espi总线的服务器启动装置和方法 | |
KR100687925B1 (ko) | 컴퓨터 시스템 | |
CN110286741B (zh) | 一种固态硬盘片上系统功耗管理方法及其装置 | |
CN103197933A (zh) | 计算机及其快速启动方法 | |
JP2016066361A (ja) | モバイルデバイスにおけるバッテリー限界ステータスの表示 | |
CN111149077A (zh) | 分立式通信端口组件的电源管理 | |
CN111061659A (zh) | 一种总线切换方法及相关装置 | |
TWI502333B (zh) | 用於節省功率和節省面積計算的異構性多處理器設計 | |
US20090094472A1 (en) | Computer system and method for dynamically saving power thereof | |
US20090198876A1 (en) | Programmable Command Sequencer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |