CN104272388B - 存储器装置的超深断电模式 - Google Patents

存储器装置的超深断电模式 Download PDF

Info

Publication number
CN104272388B
CN104272388B CN201280072951.9A CN201280072951A CN104272388B CN 104272388 B CN104272388 B CN 104272388B CN 201280072951 A CN201280072951 A CN 201280072951A CN 104272388 B CN104272388 B CN 104272388B
Authority
CN
China
Prior art keywords
storage arrangement
output
voltage level
dropout regulator
low dropout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280072951.9A
Other languages
English (en)
Other versions
CN104272388A (zh
Inventor
理查德·V·卡罗
德努茨·马尼亚
王永亮
斯蒂芬·特里恩
保罗·希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Artemis Acquisition LLC
Original Assignee
Artemis Acquisition LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Artemis Acquisition LLC filed Critical Artemis Acquisition LLC
Priority to CN201710470474.6A priority Critical patent/CN107272875B/zh
Publication of CN104272388A publication Critical patent/CN104272388A/zh
Application granted granted Critical
Publication of CN104272388B publication Critical patent/CN104272388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

一种存储器装置包含电压调节器，所述电压调节器的输出为所述存储器装置的包含命令用户接口的各种其它组件提供电压供应。通过将致使停用所述电压调节器的所述输出的软件命令提供到所述存储器装置而将所述存储器装置置于超深断电模式中。为使所述存储器装置离开所述超深断电模式，将芯片选择信号提供到所述存储器装置，所述存储器装置包含甚至当所述存储器装置处于所述超深断电模式中时也保持通电的唤醒电路。在所述存储器装置处于所述超深断电模式中时接收到所述芯片选择信号致使启用所述电压调节器的所述输出，借此将电力提供到曾完全断电的所述组件。

Description

存储器装置的超深断电模式
技术领域
本发明涉及存储器装置的超深断电模式。
背景技术
在许多便携式电池供电应用中，电力消耗极其重要。此类应用的实例包含(但不限于)蜂窝式电话、寻呼机、摄录像机及膝上型计算机。这些应用需求可能最低的电力消耗以便延长电池寿命且使得能够使用较小的较低容量电池以减少应用大小、成本及重量。这些应用中的许多应用使用快闪存储器装置来存储程序代码，且在一些例子中，在应用开启电源之后，程序代码被拷贝到外部或嵌入式微控制器随机存取存储器(RAM)中。由于所述代码是从快闪存储器投影到RAM中，因此直到下一电力循环才需要存取所述快闪存储器。在这些例子中，可期望将快闪存储器装置置于尽可能低的电力模式中以消耗最少电流量。
一些应用完全从快闪存储器装置移除电力以减少电力消耗。然而，此举往往增加应用复杂性以及成本，因为必须使用例如低压降(LDO)调节器的外部电力管理装置来切断到快闪存储器装置的电力。
发明内容
本发明描述一种可在超深断电模式中操作的存储器装置，在所述超深断电模式中仅从所述装置汲取极小电流量。在一些实施方案中，所述超深断电模式可允许平均电流消耗减少到低于1微安(μA)，且在一些情况中低至300到400纳安(nA)。
在一个方面中，一种存储器装置包含电压调节器，所述电压调节器的输出为所述存储器装置的包含命令用户接口的各种其它组件提供电压供应。通过将致使停用所述电压调节器的所述输出的预定软件命令提供到所述存储器装置而将所述存储器装置置于超深断电模式中。为使所述存储器装置离开所述超深断电模式，将芯片选择信号提供到所述存储器装置，所述存储器装置包含甚至当所述存储器装置处于所述超深断电模式中时也保持通电的唤醒电路。在所述存储器装置处于所述超深断电模式中时接收到所述芯片选择信号致使启用所述电压调节器的所述输出，借此将电力提供到曾完全断电的所述组件。
其它方面涉及包含可在超深断电模式中操作的存储器装置的方法及系统。
一些实施方案提供以下优点中的一或多者。举例来说，所述存储器装置可以保存主控主机处理器上的通用输入/输出(GP I/O)引脚以用于其它系统功能的方式被置于所述超深断电模式中及退出所述超深断电模式。此外，使用软件操作码将所述存储器装置置于所述超深断电模式中可提供较大灵活性。此外，可消除例如低压降(LDO)调节器的较复杂外部电力管理装置，借此减少总体成本。由于一些实施方案可使用较少组件，因此也可增强可靠性。
依据以下详细说明、附图及权利要求书，其它方面、特征及优点将显而易见。
附图说明
图1是主机处理器与存储器装置之间的简化系统连接。
图2是展示实例性存储器装置中的各种数据处理单元的框图。
图3是将存储器装置置于超深断电模式中的各种信号的实例性时序图。
图4是用于退出超深断电模式的各种信号的实例性时序图。
具体实施方式
如图1中所图解说明，主控主机装置10(例如，微控制器、微处理器、专用集成电路(ASIC)或专用标准产品(ASSP))通过串行外围接口(SPI)总线14耦合到从属存储器装置12(例如，快闪或其它存储器装置)。SPI总线14具有各种数据及控制线，包含：SPI数据输入线16，其用于由主机处理器10产生且由存储器装置12接收的信号；SPI数据输出线18，其用于由存储器装置12产生且由主机处理器10接收的信号；SPI时钟线20，其用于由主机处理器10产生以同步化装置10、12之间的数据传送的时钟信号；以及SPI芯片选择线22，其用于由主机处理器10产生以选择特定从属或外围装置的信号。SPI总线14也可耦合到额外SPI装置。在所述情况中，也将为其它SPI装置提供额外芯片选择线。
在一些实施方案中，存储器装置12是可用于多种多样的数字话音、图像、程序代码及数据存储应用中的串行接口顺序存取快闪存储器。然而，本文件中所描述的技术可与其它类型的存储器装置(包含其它类型的非易失性存储器装置及其它类型的快闪或SPI存储器装置)一起使用。
在所图解说明的实例中，主机处理器10及存储器装置12中的每一者具有SPI接口，所述SPI接口包含用于连接到SPI总线14的适当输入/输出引脚。举例来说，通过芯片选择引脚(CS)启用且经由包含串行输入(SI)引脚、串行输出(SO)引脚及串行时钟(SCK)引脚的三线接口存取存储器装置12。
断言CS引脚会选择存储器装置12。在所图解说明的实例中，当撤销断言CS引脚时，撤销选择所述装置且通常将其置于备用模式中，且输出引脚(SO)处于高阻抗状态中。当撤销选择存储器装置12时，在输入引脚(SI)上将不接受数据。CS引脚上的高到低转变用于开始操作，且低到高转变用于结束操作。
SCK引脚用于将时钟提供到存储器装置12且用于控制数据到所述装置及数据从所述装置的流动。在所图解说明的实例中，在SCK信号的上升边缘上锁存存在于SI引脚上的命令、地址及输入数据，而在SCK信号的下降边缘上时钟输出SO引脚上的输出数据。
SI引脚用于将数据移位到存储器装置12中。在所图解说明的实例中，SI引脚用于包含命令及地址序列的所有数据输入。在SCK信号的上升边缘上锁存SI引脚上的数据。每当撤销选择存储器装置12(即，撤销断言CS引脚)时，便忽略存在于SI引脚上的数据。
SO引脚用于将数据从存储器装置12移出。在所图解说明的实例中，在SCK信号的下降边缘上时钟输出SO引脚上的数据。每当撤销选择所述装置时(即，当撤销断言CS时)，SO引脚便处于高阻抗状态中。
VCC引脚用于将源电压供应到存储器装置12，且在所图解说明的实施方案中，接地(GND)参考连接到系统接地。存储器装置12还可包含其它引脚。
主机处理器10还包含SI引脚、SO引脚、SCK引脚及CS引脚。其还可包含其它引脚，例如，通用输入/输出(GS I/O)引脚及用于选择其它SPI装置中的一者的其它芯片选择(CS)引脚。
图2图解说明在一些实施方案中形成存储器装置12的部分且可实施为单个集成电路存储器装置芯片的部分的各种功能块。一般来说，存储器装置12可包含VCC域块(即，由VCC电力供电且使用VCC电力操作的功能块或电路)30、VDD域块(即，由经减小电力电平VDD供电且使用经减小电力电平VDD操作的功能块或电路)32、高电压电荷泵34及存储器阵列36。存储器装置12自身可由外部VCC电力供应器供电且包含低压降(LDO)调节器40，低压降调节器40的输出用作内部芯片上电压供应以将较低VDD电压电平提供到VDD域块32、高电压电荷泵34及存储器阵列36。因此，VDD域块32、高电压电荷泵34及存储器阵列36由LDO调节器40供电。
在所图解说明的实例中，VCC域块30还包含输入/输出缓冲器42、电平移位器44及存储元件46，存储元件46存储LDO调节器40的启用/停用状态且可实施为(举例来说)例如触发器电路的锁存器。同样，在所图解说明的实例中，VDD块32包含各种数字电路，例如：控制器48；输入/输出控制器50；存储器52(例如，RAM及/或ROM)；命令用户接口(CUI)54；胶合逻辑56，其用以在其它逻辑单元之间介接；以及XY控制器58，其与存储器阵列36介接。电平移位器44为在VCC供应域与VDD供应域之间转换信号的数字传送装置。在一些实施方案中，VCC域以2.5伏特操作，而VDD域以1.8伏特操作。在其它实施方案中，所述电压可不同。
由来自主机处理器10的指令控制存储器装置12的操作。在所图解说明的实例中，有效指令以CS信号的下降边缘开始，后续接着8位操作码(opcode)及缓冲器或主存储器地址位置。
在一些应用中，存储器装置12存储程序代码，可在所述应用开启电源之后将所述程序代码拷贝到外部RAM或嵌入于主机处理器10中的RAM中。如果直到下一电力循环才需要存取存储器装置12，那么可期望将存储器装置12置于尽可能低的电力模式中以便消耗最少电流量。也可存在其中可期望将存储器装置12置于断电模式中的其它情形。如下文所阐释，可将存储器装置12置于其中仅从所述装置汲取极小电流量的超深断电模式中。在一些实施方案中，所述超深断电模式允许平均电流消耗减少到远低于1微安(μA)，且在一些情况中低至300到400纳安(nA)。因此，在一些实施方案中，当使装置在超深断电模式中操作时，所揭示的技术可使电流消耗减少到几乎十分之一。然而，在其它实施方案中，超深断电模式中的实际电力消耗可不同。
以下段落描述启用其中完全关断存储器装置12的在VDD域中操作的组件的超深断电模式的协议。所述协议也使得存储器装置12能够退出超深断电模式。
可通过经由SPI总线14将唯一预定8位命令操作码从主机处理器10提供到缓冲器42来实现进入超深断电模式。在接收所述唯一命令操作码之后，缓冲器42将所述唯一命令操作码传递到命令用户接口54。然后，命令用户接口54将所述操作码传递到与解码所述命令相关联的电平移位器44。电平移位器44将所述操作码转换为适当VCC域电压电平且将所述操作码传送到存储元件46，如上文所提及，存储元件46可实施为(举例来说)触发器电路。然后，存储元件46产生用以致使停用LDO调节器40的输出的信号。停用LDO调节器40的输出意指不再给存储器装置12的VDD域块32以及存储器阵列36及高电压电荷泵34供电。因此，在超深断电模式中，通常由VDD电压供应供电的所有组件完全断电。与其它低电力模式或备用模式相比，通过关闭存储器装置12中的额外内部电路，超深断电模式可允许存储器装置12消耗较少电力。
由于在超深断电模式中关闭几乎所有作用电路以节约电力，因此在超深断电模式期间输入/输出控制器50及命令用户接口54完全断电。由于将忽略在存储器装置12进入超深断电模式之后(且在其退出所述模式之前)时钟输入到所述存储器装置中的任何额外数据，因此将忽略所有后续命令(直到装置退出超深断电模式为止)。另一方面，由于忽略所有命令，因此超深断电模式可用作防御编程操作及擦除操作的额外保护机制。
当存储器装置12处于超深断电模式中时，所述装置继续由VCC电压供电，以使得VCC域块30(包含存储元件46、LDO调节器40及I/O缓冲器42)保持连接到VCC电压。然而，在此状态中，可实施为相对小电路的LDO调节器40可具有极小泄漏量，借此在超深断电模式期间帮助使存储器装置12的总体电力消耗保持在极低水平。
如图3的时序图所图解说明，可通过断言存储器装置12上的CS引脚、时钟输入唯一预定命令操作码且然后撤销断言CS引脚来实现进入超深断电模式。在撤销断言CS引脚之前，应时钟输入完整操作码。当撤销断言CS引脚时，存储器装置12在时间“tEUDPD”内进入超深断电模式。在一些实施方案中，如果例如编程或擦除循环的内部自我计时操作正在进行中，那么将忽略超深断电命令。
如上文所提及，在超深断电模式期间，输入/输出控制器50及命令用户接口54完全断电，且因此存储器装置12在其处于超深断电模式中时忽略所有操作码命令。此意指，在所图解说明的实例中，经由SPI总线14的SPI数据输出线18发送的操作码命令(即，软件指令)不能用于使存储器装置12离开超深断电模式。
代替地，为唤醒存储器装置12且使其离开超深断电模式，双态切换SPI总线14的SPI芯片选择线22上的信号，且在存储器装置12的CS引脚处接收所述信号。当装置12处于超深断电模式中时，缓冲器42将芯片选择信号直接传递到存储元件46，存储元件46产生用以致使启用LDO调节器40的输出的信号。启用LDO调节器40的输出将VDD电压提供到各种VDD域块32以及高电压电荷泵34及存储器阵列36，因此将存储器装置12还原到备用模式。因此，尽管使用软件命令(即，操作码)将存储器装置12置于超深断电模式中，但仅使用存储器装置12的硬件特征来使所述存储器装置离开超深断电模式。
如图4的实例所图解说明，为从超深断电模式退出，给SPI总线14的SPI芯片选择线22加脉冲以断言存储器装置12的CS引脚。在等待最小时间“tCSLU”之后，再次撤销断言存储器装置12的CS引脚。
为促进简单软件开发，可经由SPI数据输出线18提供虚拟字节操作码，同时给CS引脚加脉冲以致使存储器装置12退出超深断电模式。所述虚拟字节操作码简单地由存储器装置12忽略，因为存储器装置12仍处于超深断电模式中。在撤销断言存储器装置12的CS引脚之后，装置12将从超深断电模式退出且将在时间“tXUDPD”内返回到备用模式。在所图解说明的实例中，如果在已过去“tXUDPD”时间之前重新断言CS引脚以试图开始新操作，那么将忽略所述操作且将不会响应于所述操作而执行任何操作。代替地，系统等待装置12返回到备用模式之后才可重新开始正常命令操作。
其它实施方案在权利要求书的范围内。

Claims (26)

1.一种控制存储器装置的电力消耗的方法，其中所述存储器装置经配置以由电力供应器以第一电压电平供电，所述存储器装置包含：第一组件群组，其使用所述第一电压电平操作；以及第二组件群组，其使用低于所述第一电压电平的第二电压电平操作，其中所述存储器装置进一步包含低压降调节器，所述低压降调节器使用所述第一电压电平操作且可操作以将所述第二电压电平提供为输出以给所述第二组件群组供电，所述方法包括：
将指示所述存储器装置进入到断电模式中的软件命令提供到所述存储器装置；
响应于在所述存储器装置中接收到所述软件命令而自动地停用所述低压降调节器的所述输出；以及
基于停用所述低压降调节器的所述输出将所述第二组件群组断电，而将所述第一组件群组保持供电。
2.根据权利要求1所述的方法，其中所述第二组件群组包含命令用户接口，所述命令用户接口处置所述软件命令且在停用所述低压降调节器的所述输出时被完全关断。
3.根据权利要求1所述的方法，其中所述第二组件群组包含一存储器阵列及高电压电荷泵。
4.根据权利要求1所述的方法，其中所述第一组件群组包括锁存器及电平移位器，并且第二组件群组包括命令用户接口，所述方法包含：
经由串行外围接口总线在所述存储器装置中接收所述软件命令；
将所述软件命令传递到由所述低压降调节器的所述输出供电的所述命令用户接口；以及
将对应于所述软件命令的第一信号传递到将输出提供到所述锁存器的所述电平移位器，所述锁存器的输出控制是启用还是停用所述低压降调节器输出。
5.根据权利要求1所述的方法，其中当停用所述低压降调节器的所述输出且所述低压降调节器由所述第一电压电平供电时，所述存储器装置展现少于1微安的平均电流消耗。
6.根据权利要求1所述的方法，其中当停用所述低压降调节器的所述输出且所述低压降调节器由所述第一电压电平供电时，所述存储器装置展现少于400纳安的平均电流消耗。
7.根据权利要求1所述的方法，其包含：
在所述存储器装置的芯片选择引脚处接收双态切换信号；以及
响应于接收到所述双态切换信号，启用所述低压降调节器的所述输出。
8.根据权利要求1所述的方法，其中所述第一组件群组包含锁存器，所述方法包含：将在包含于所述存储器装置的芯片选择引脚处接收的信号传递到所述锁存器，所述锁存器的输出控制是启用还是停用所述低压降调节器。
9.根据权利要求1所述的方法，其中所述第一组件群组包含锁存器，所述锁存器的输出控制是启用还是停用所述低压降调节器。
10.根据权利要求1所述的方法，包括：
在所述存储器装置的芯片选择引脚处接收逻辑电平高到逻辑电平低的信号；以及
响应于接收到所述逻辑电平高到逻辑电平低的信号，启用所述低压降调节器的所述输出。
11.一种可在超深断电模式中操作的存储器装置，所述存储器装置包括：
命令用户接口；
低压降调节器，其输出为所述存储器装置的各种组件提供电压供应，其中所述各种组件包含所述命令用户接口，以及
唤醒电路，其甚至当所述存储器装置处于所述超深断电模式中时也保持通电，
其中所述存储器装置可操作以通过接收致使停用所述低压降调节器的所述输出的预定软件命令而被置于所述超深断电模式中，且
其中所述存储器装置可操作以通过接收芯片选择信号而离开所述超深断电模式，其中在所述存储器装置处于所述超深断电模式中时接收到所述芯片选择信号致使启用所述低压降调节器的所述输出，借此将电力提供到所述存储器装置的在超深断电模式期间曾完全断电的组件。
12.根据权利要求11所述的存储器装置，其中当所述存储器装置处于所述超深断电模式中时，仅从所述存储器装置中汲取低于1微安(μA)的小量电流。
13.一种经配置以由电力供应器以第一电压电平供电的存储器装置，所述存储器装置包括：
第一组件群组，其使用所述第一电压电平操作；以及第二组件群组，其使用低于所述第一电压电平的第二电压电平操作，以及
低压降调节器，其使用所述第一电压电平操作且可操作以将所述第二电压电平提供为输出以给所述第二组件群组供电；
其中所述第一组件群组包含存储元件，所述存储元件具有控制是启用还是停用所述低压降调节器的所述输出的输出，且其中所述第二组件群组包含命令用户接口；
其中，所述第一组件群组包括电平移位器，其用以在所述第二电压电平与所述第一电压电平之间转换来自所述命令用户接口的信号，且用以按所述第一电压电平将信号提供到所述存储元件，
其中由所述命令用户接口处置所述存储器装置对指示所述存储器装置进入到超深断电模式中的预定软件命令的接收，响应于接收到所述预定软件命令，所述命令用户接口通过所述电平移位器将用以停用所述低压降调节器的所述输出的信号传递到所述存储元件，
且其中，当停用所述低压降调节器的所述输出时，所述存储器装置接收到芯片选择信号致使所述存储元件启用所述低压降调节器的所述输出。
14.根据权利要求13所述的存储器装置，其中所述存储器装置为通过串行外围接口总线耦合到主机装置的快闪存储器装置。
15.根据权利要求14所述的存储器装置，其中经由所述串行外围接口总线的数据线接收所述预定软件命令且经由所述串行外围接口总线的芯片选择线接收所述芯片选择信号。
16.根据权利要求13所述的存储器装置，其中所述第二组件群组进一步包含存储器阵列。
17.根据权利要求16所述的存储器装置，其中所述第二组件群组进一步包含高电压电荷泵。
18.根据权利要求13所述的存储器装置，其中当停用所述低压降调节器的所述输出时，即使所述低压降调节器由所述第一电压电平供电，所述存储器装置也展现少于1微安的平均电流消耗。
19.根据权利要求13所述的存储器装置，其中当停用所述低压降调节器的所述输出时，即使所述低压降调节器由所述第一电压电平供电，所述存储器装置也展现少于400纳安的平均电流消耗。
20.根据权利要求13所述的存储器装置，其中当停用所述低压降调节器的所述输出时，所述第二组件群组中的所有组件被完全断电。
21.根据权利要求13所述的存储器装置，其中所述存储元件是锁存器。
22.根据权利要求13所述的存储器装置，其中所述存储元件包括触发器电路。
23.根据权利要求13所述的存储器装置，其进一步包含输入/输出缓冲器，其中当停用所述低压降调节器的所述输出且所述存储器装置处于所述超深断电模式中时，所述芯片选择信号是从所述输入/输出缓冲器直接提供到所述存储元件，所述存储元件的输出控制是启用还是停用所述低压降调节器。
24.一种可在超深断电模式中操作的系统，其包括：
主机控制器；
串行外围接口总线；以及
存储器装置，其通过所述串行外围接口总线耦合到所述主机控制器，其中所述存储器装置包括：
到提供第一电压电平的电力供应器的连接；
第一组件群组，其使用所述第一电压电平操作；以及第二组件群组，其使用低于所述第一电压电平的第二电压电平操作；
低压降调节器，其使用所述第一电压电平操作且可操作以将所述第二电压电平提供为输出以给所述第二组件群组供电，
其中所述第一组件群组包含存储元件，所述存储元件具有控制是启用还是停用所述低压降调节器的所述输出的输出，且其中所述第二组件群组包含命令用户接口；以及
其中，所述第一组件群组包括电平移位器，其用以在所述第二电压电平与所述第一电压电平之间转换来自所述命令用户接口的信号，且用以按所述第一电压电平将信号提供到所述存储元件，
其中由所述命令用户接口处置所述存储器装置对指示所述存储器装置进入到超深断电模式中的预定软件命令的接收，响应于接收到所述预定软件命令，所述命令用户接口通过所述电平移位器将用以停用所述低压降调节器的所述输出的信号传递到所述存储元件，借此将所述存储器装置置于所述超深断电模式中，且
其中当停用所述低压降调节器的所述输出时，所述存储器装置接收到芯片选择信号致使所述存储元件启用所述低压降调节器的所述输出。
25.根据权利要求24所述的系统，其中甚至当所述存储器装置处于所述超深断电模式中时，所述第一组件群组也保持连接到所述第一电压电平。
26.根据权利要求25所述的系统，其中当所述存储器装置处于所述超深断电模式中时，所述第二组件群组被完全断电。
CN201280072951.9A 2012-07-26 2012-10-31 存储器装置的超深断电模式 Active CN104272388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710470474.6A CN107272875B (zh) 2012-07-26 2012-10-31 存储器装置的超深断电模式

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/559,320 US9037890B2 (en) 2012-07-26 2012-07-26 Ultra-deep power-down mode for memory devices
US13/559,320 2012-07-26
PCT/US2012/062770 WO2014018074A1 (en) 2012-07-26 2012-10-31 Ultra-deep power-down mode for memory devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710470474.6A Division CN107272875B (zh) 2012-07-26 2012-10-31 存储器装置的超深断电模式

Publications (2)

Publication Number Publication Date
CN104272388A CN104272388A (zh) 2015-01-07
CN104272388B true CN104272388B (zh) 2017-07-07

Family

ID=47522880

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280072951.9A Active CN104272388B (zh) 2012-07-26 2012-10-31 存储器装置的超深断电模式
CN201710470474.6A Active CN107272875B (zh) 2012-07-26 2012-10-31 存储器装置的超深断电模式

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710470474.6A Active CN107272875B (zh) 2012-07-26 2012-10-31 存储器装置的超深断电模式

Country Status (5)

Country Link
US (2) US9037890B2 (zh)
EP (1) EP2877994B1 (zh)
CN (2) CN104272388B (zh)
TW (1) TWI582780B (zh)
WO (1) WO2014018074A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9037890B2 (en) 2012-07-26 2015-05-19 Artemis Acquisition Llc Ultra-deep power-down mode for memory devices
JP6047033B2 (ja) * 2013-02-25 2016-12-21 ルネサスエレクトロニクス株式会社 Ｌｓｉおよび情報処理システム
US9727119B2 (en) * 2014-10-31 2017-08-08 Atmel Corporation Controlling power states of a device
KR102581808B1 (ko) 2014-12-18 2023-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 센서 장치, 및 전자 기기
US9484115B1 (en) * 2015-05-13 2016-11-01 Nvidia Corporation Power savings via selection of SRAM power source
EP3311384B1 (en) * 2015-06-19 2023-02-08 Adesto Technologies Corporation Ultra-deep power down mode control in a memory device
WO2017034852A1 (en) * 2015-08-21 2017-03-02 Adesto Technologies Corporation Automatic switch to single spi mode when entering udpd
US9778723B2 (en) * 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US9922684B2 (en) * 2016-02-11 2018-03-20 Adesto Technologies Corporation Memory device ultra-deep power-down mode exit control
US9898059B2 (en) * 2016-03-13 2018-02-20 Apple Inc. Dynamic control of power consumption based on memory device activity
US10539989B1 (en) 2016-03-15 2020-01-21 Adesto Technologies Corporation Memory device alert of completion of internally self-timed power-up and reset operations
TWI704564B (zh) * 2017-01-25 2020-09-11 聯華電子股份有限公司 記憶體裝置及其電源控制電路
US9978435B1 (en) * 2017-01-25 2018-05-22 Winbond Electronics Corporation Memory device and operation methods thereof
US10802736B2 (en) * 2017-07-27 2020-10-13 Qualcomm Incorporated Power down mode for universal flash storage (UFS)
US10657081B2 (en) 2017-08-25 2020-05-19 Micron Technology, Inc. Individually addressing memory devices disconnected from a data bus
EP3688840B1 (en) 2017-09-30 2023-08-30 Intel Corporation Perpendicular end fire antennas
US10395721B1 (en) * 2018-02-26 2019-08-27 Micron Technology, Inc. Memory devices configured to provide external regulated voltages
US10534731B2 (en) * 2018-03-19 2020-01-14 Micron Technology, Inc. Interface for memory having a cache and multiple independent arrays
TWI702611B (zh) * 2018-12-06 2020-08-21 旺宏電子股份有限公司 記憶體電路
US11397460B2 (en) * 2019-06-20 2022-07-26 Western Digital Technologies, Inc. Intelligent power saving mode for solid state drive (ssd) systems
US11500446B2 (en) 2019-09-28 2022-11-15 Intel Corporation Reducing power consumption in nonvolatile memory due to standby leakage current
US11681352B2 (en) 2019-11-26 2023-06-20 Adesto Technologies Corporation Standby current reduction in memory devices
US10877541B1 (en) * 2019-12-30 2020-12-29 Micron Technology, Inc. Power delivery timing for memory
JP7165151B2 (ja) * 2020-02-18 2022-11-02 ウィンボンド エレクトロニクス コーポレーション 半導体装置
TWI714475B (zh) 2020-03-17 2020-12-21 華邦電子股份有限公司 控制裝置以及記憶體系統
CN113724767B (zh) * 2020-05-26 2024-04-12 华邦电子股份有限公司 半导体存储装置及快闪存储器运行方法
CN115808964A (zh) * 2021-09-14 2023-03-17 西安格易安创集成电路有限公司 存储器、存储器控制方法和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375229B (zh) * 2006-01-24 2012-06-27 英国福威科技有限公司 电源控制电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
TW527601B (en) * 2000-01-31 2003-04-11 Fujitsu Ltd Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same
US7539878B2 (en) * 2001-09-19 2009-05-26 Freescale Semiconductor, Inc. CPU powerdown method and apparatus therefor
US8041968B2 (en) * 2007-01-04 2011-10-18 Apple Inc. Power management for driving display with baseband portion when application portion is in low power mode
US9037890B2 (en) 2012-07-26 2015-05-19 Artemis Acquisition Llc Ultra-deep power-down mode for memory devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375229B (zh) * 2006-01-24 2012-06-27 英国福威科技有限公司 电源控制电路

Also Published As

Publication number Publication date
CN107272875A (zh) 2017-10-20
CN107272875B (zh) 2019-01-15
US9483108B2 (en) 2016-11-01
EP2877994A1 (en) 2015-06-03
TW201405566A (zh) 2014-02-01
US20150241956A1 (en) 2015-08-27
WO2014018074A1 (en) 2014-01-30
EP2877994B1 (en) 2018-08-29
CN104272388A (zh) 2015-01-07
US9037890B2 (en) 2015-05-19
US20140032956A1 (en) 2014-01-30
TWI582780B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
CN104272388B (zh) 存储器装置的超深断电模式
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
CN102651785B (zh) 移动设备的应用处理器的远程唤醒
CN102150102B (zh) 具有低功率模式的电路
CN102301301B (zh) 计算机系统关机状态的辅助电源轨控制
US10891062B2 (en) Managing host communication with a regulator in a low power mode
US7315955B2 (en) Circuit for turning off charging function to a battery of a system based on information set by user during the system in power-off state
US20070067659A1 (en) Charging of mobile devices
CN110058541B (zh) 具有电路内调试器的微控制器系统
CN113741670A (zh) Usb接口电路及用于低电力操作的方法
US8429432B2 (en) Stand-by power system for information handling systems
CN103838349A (zh) 电源控制系统及其方法
US8489780B2 (en) Power saving in NAND flash memory
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
CN105446453A (zh) 电子装置
US9477300B2 (en) Bridging device and power saving method thereof
CN103197750B (zh) 内嵌式记忆卡控制系统及其内嵌式记忆卡
CN110286741B (zh) 一种固态硬盘片上系统功耗管理方法及其装置
TW201626250A (zh) 具有多個連接介面的可攜式電子裝置
CN116225201A (zh) 一种微控制单元以及电子设备
CN111176409A (zh) 一种通用可在线编程的功耗控制电路、系统与方法
Balasubramanian et al. IP-ESC 2009
CN106325461A (zh) 一种信息处理方法及电子设备
KR20040045132A (ko) 휴대용기기의 전원관리장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant