JP7165151B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7165151B2
JP7165151B2 JP2020024854A JP2020024854A JP7165151B2 JP 7165151 B2 JP7165151 B2 JP 7165151B2 JP 2020024854 A JP2020024854 A JP 2020024854A JP 2020024854 A JP2020024854 A JP 2020024854A JP 7165151 B2 JP7165151 B2 JP 7165151B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
power
dpd
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020024854A
Other languages
English (en)
Other versions
JP2021131916A (ja
Inventor
直昭 須藤
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2020024854A priority Critical patent/JP7165151B2/ja
Priority to TW109146184A priority patent/TWI740757B/zh
Priority to CN202110043229.3A priority patent/CN113345483B/zh
Priority to US17/148,587 priority patent/US11496118B2/en
Priority to KR1020210009415A priority patent/KR102444405B1/ko
Publication of JP2021131916A publication Critical patent/JP2021131916A/ja
Application granted granted Critical
Publication of JP7165151B2 publication Critical patent/JP7165151B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Description

本発明は、フラッシュメモリ等の半導体装置に関し、特にスタンバイモードまたはディープパワーダウンモードの動作に関する。
ＮＡＮＤ型フラッシュメモリは、ページ単位で読出しやプログラムを行い、またブロック単位で消去を行うことが可能である。特許文献１に示すフラッシュメモリは、スタンバイモードとノーマル動作モードで異なる電源電圧をページバッファ／センス回路に供給することでスタンバイモードの消費電力を減少させる技術を開示している。
特開２００６－２５２７４８号公報
フラッシュメモリでは、ユーザーからのコマンドに応答して読出し、プログラム、消去等を行うアクティブモードと、ユーザーからのコマンドを受け付け可能なスタンバイモードとがある。スタンバイモードでは、消費電力が一定以下となるように内部回路の動作が制限されるが、ユーザーからコマンドが入力された場合には、それに即座に応答しなければならない。このため、スタンバイモードと言えども、ロジック回路やレジスタ等の揮発性回路にはオフリーク電流が発生し、オフリーク電流はデバイスサイズのシュリンクに伴い増加し、また内部電源電圧を使用する場合は内部電源電圧検出回路を動作させなければならず、ある程度の電力が消費されてしまう。つまり、スタンバイモードでの消費電流を削減することが難しくなっている。
スタンバイモードでの消費電力をさらに削減するため、フラッシュメモリによってはディープパワーダウンモード（以下、ＤＰＤモードという）が搭載されているものがある。ＤＰＤモードでは、スタンバイモードのための一部の内部回路への内部供給電源をカットオフし、オフリーク電流を削減する。ＤＰＤモードは、例えば、ＤＰＤ開始コマンドにより当該モードに突入し、ＤＰＤ解除コマンドにより当該モードから復帰する。ＤＰＤモードは、カットオフした回路を正常に動作させるために一定の時間を要するが、その代わりに、消費電力を大幅に低減できるメリットがある。
図１に、ＳＰＩ機能を搭載したＮＡＮＤ型フラッシュメモリのＤＰＤモードへ移行するときの動作波形の一例を示す。スタンバイモード時、チップセレクト信号／ＣＳをローレベルにすることでフラッシュメモリが選択され、その間にクロック信号に同期してＤＰＤＤＰＤコマンド（８９ｈ）がデータ入力端子ＤＩから入力される。フラッシュメモリは、ＤＰＤコマンドの入力から一定期間ｔＤＰが経過した時刻ＴＤＰＤで、ＤＰＤモードに移行し、特定の内部回路への内部供給電圧を遮断する。時刻ＴＤＰＤの前の期間では、スタンバイモードの電流が消費され、時刻ＴＤＰＤの後の期間では、ＤＰＤモードの電流が消費される。
図２は、従来のフラッシュメモリのＤＰＤモードに対応したスタンバイ用の内部電圧生成回路の一例を示す。内部電圧生成回路１０は、外部電源電圧ＶＣＣ（例えば、３．３Ｖ）とＧＮＤ電位との間に直列に接続されたＰＭＯＳトランジスタＰ１、Ｐ２、抵抗ラダーＬＡＤと、抵抗ラダーＬＡＤの抵抗分割された電圧Ｖａと基準電圧ＶＲＥＦとを比較する比較器ＣＭＰとを含み、トランジスタＰ１のゲートには、ＤＰＤイネーブル信号ＤＰＤＥＮが印加され、トランジスタＰ２のゲートには比較器ＣＭＰの比較結果が印加され、トランジスタＰ２と抵抗ラダーとの間に電圧供給ノードＩＮＴＶＤＤが接続される。
スタンバイモードのとき、ＤＰＤイネーブル信号ＤＰＤＥＮがＬレベルであり、トランジスタＰ１、Ｐ２が導通する。抵抗ラダーＬＡＤで消費される電流を低減するため、抵抗ラダーＬＡＤが高抵抗に設定される。また、電圧供給ノードＩＮＴＶＤＤがターゲット電圧を出力するときに、Ｖａ＝ＶＲＥＦとなるように、電圧Ｖａのタップ位置が選択される。なお、非スタンバイモード時に動作する通常の内部電圧生成回路は、図２の抵抗ラダーＬＡＤよりも低抵抗であり、電圧供給ノードＩＮＴＶＤＤには、例えば、２．４Ｖの電圧が生成される。
ユーザーが、図１に示すようなシーケンスに従いＤＰＤコマンドを入力すると、フラッシュメモリのコントローラは、コマンドの入力からｔＤＰ時間以内に、ＤＰＤイネーブル信号ＤＰＤＥＮをＬレベルからＨレベルに変化させ、トランジスタＰ１をオフし、外部電源電圧ＶＣＣを遮断する。これにより、電圧供給ノードＩＮＴＶＤＤに接続された回路には電力が供給されず、スタンバイモードよりもさらなる消費電力が節約される。
このように従来のフラッシュメモリでは、スタンバイモードからＤＰＤモードに移行させるためには、ユーザーはＤＰＤコマンドを入力しなければならず、ＤＰＤコマンドをサポートしていないフラッシュメモリではＤＰＤモードへの移行を行うことができない、という課題があった。このような課題は、フラッシュメモリに限らず、他の半導体装置においても同様である。
本発明は、このような従来の課題を解決するものであり、スタンバイモードからパワーダウンモードに自動で移行可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、外部からの入力信号に応答して動作可能な半導体集積回路と、半導体装置がスタンバイモードに突入した時点からの時間を計測する計測手段と、前記計測手段により計測された計測時間の経過に応答して、前記スタンバイモードの消費電力をさらに低減させるための複数のパワーダウンイネーブル信号を生成する生成手段とを有する。
ある実施態様では、前記生成手段は、少なくとも第１および第２のパワーダウンイネーブル信号を生成し、第１のパワーダウンイネーブル信号は、前記計測時間が第１の決められた時間に到達したときに生成され、第２のパワーダウンイネーブル信号は、前記計測時間が第１の決められた時間よりも長い第２の決められた時間に到達したときに生成される。ある実施態様では、前記第１のパワーダウンイネーブル信号は、前記半導体集積回路の第１の内部回路に提供され、前記第２のパワーダウンイネーブル信号は、前記半導体集積回路の第２の内部回路に提供され、第１および第２の内部回路への電力供給は、前記第１および第２のパワーダウンイネーブル信号に応答して遮断される。ある実施態様では、前記半導体集積回路は、第１の供給電圧に基づき第２の供給電圧を生成する電圧生成回路を含み、前記電圧生成回路は、前記計測手段および前記生成手段を含み、前記電圧生成回路は、複数のパワーダウンイネーブル信号を生成する。ある実施態様では、前記電圧生成回路は、複数の電圧生成回路を含み、複数の電圧生成回路が複数のパワーダウンイネーブル信号を生成する。ある実施態様では、前記半導体集積回路は、複数のパワーダウンイネーブル信号に応答して電力供給が遮断される内部回路と、スタンバイモード時に動作し、前記パワーダウンイネーブル信号により電力供給が遮断されないスタンバイ用内部回路とを含む。ある実施態様では、前記スタンバイ用内部回路は、揮発性記憶回路を含む。ある実施態様では、前記電圧生成回路は、第１の供給電圧を供給する第１のノードと、第２の供給電圧を負荷に供給する第２のノードと、前記第１のノードと前記第２のノードとの間に接続され、制御信号に応答して前記第１のノードと前記第２のノードの接続または非接続を行う接続回路と、前記第２のノードと基準電位との間に接続された抵抗ラダーと、前記第１のノードと前記第２のノードとが非接続のとき、前記第２のノードと前記基準電位との間に生成されるＲＣ時定数に基づきパルス信号を生成するパルス生成回路と、前記パルス信号に基づき前記制御信号を生成するロジック回路と、前記パルス信号に基づき生成されたクロックを計数するカウンタと、前記カウンタのカウント値に基づきパワーダウンイネーブル信号を生成する生成回路とを含む。ある実施態様では、前記生成回路は、前記カウンタのカウント値に基づき複数のパワーダウにネーブル信号を生成する。ある実施態様では、前記パルス生成回路は、前記抵抗ラダーで生成される第１の電圧と基準電圧とを比較する第１の比較器と、前記抵抗ラダーで生成される前記第１の電圧よりも小さい第２の電圧と基準電圧とを比較する第２の比較器とを含み、第１および第２の比較器の比較結果に基づき前記パルス信号を生成する。ある実施態様では、前記接続回路は、前記制御信号がゲートに印加されるＰＭＯＳトランジスタを含み、前記ロジック回路は、前記ＲＣ時定数で規定される時間が経過したとき、前記制御信号をＬレベルに遷移させる。ある実施態様では、前記ロジック回路は、前記生成回路で生成されたパワーダウンイネーブル信号をフィードバック入力し、当該パワーダウンイネーブル信号に応答して前記接続回路を非接続にする。ある実施態様では、前記半導体集積回路は、フラッシュメモリに関する回路を含み、前記スタンバイモードは、フラッシュメモリのビジー信号またはレディ信号に応答して移行する。
本発明によれば、パワーダウンモードへ移行するためのコマンド等の入力を行うことなくスタンバイモードからパワーダウンモードに自動的に移行させることができる。このため、パワーダウンモードへ移行するためのコマンド等をサポートしない半導体装置であっても、パワーダウンモードへの移行が可能になる。さらに複数のパワーダウンイネーブル信号を生成することで、スタンバイモードからの経過時間に応じて段階的に内部回路への電力供給を遮断させることができる。例えば、優先順位の低い内部回路から順に動作を停止させることができ、これにより、アクティブモードへの復帰時間を短縮させることができる。
従来のフラッシュメモリのＤＰＤモードへ移行するときの動作波形の一例を示す図である。 従来のフラッシュメモリのＤＰＤモードに対応したスタンバイモード用の内部電圧生成回路の一例を示す図である。 図３（Ａ）は、本発明の実施例に係る半導体装置の概略構成を示す図、図３（Ｂ）は、ＤＰＤ対応内部回路のＤＰＤ判定部の機能的な構成を示す図である。 本発明の実施例に係るＤＰＤモードに対応したスタンバイモード用の内部電圧生成回路の構成を示す図である。 図４に示す内部電圧生成回路の各部の動作波形を示す図である。 本発明の実施例に係る内部電圧生成回路の他の構成例を示す図である。 本発明の第２の実施例に係る半導体装置の構成を示す図である。 本発明の実施例を適用したＮＡＮＤ型フラッシュメモリの構成を示す図である。
本発明の半導体装置は、特に限定をされないが、例えば、ＮＡＮＤ型やＮＯＲ型のフラッシュメモリ、ＤＲＡＭ、ＳＲＡＭ、ロジック、ＡＳＩＣ、ＤＳＰ等において実施される。
次に、本発明の実施例について図面を参照して詳細に説明する。図３は、本発明の実施例に係る半導体装置１００の構成を示す図である。半導体装置１００は、ＤＰＤモードに対応するＤＰＤコントローラ１１０と内部回路１２０（内部回路１、内部回路２、・・・、内部回路ｘ）とを含んで構成される。これらの回路は、半導体基板上に集積される集積回路である。
半導体装置１００には、外部電源電圧ＶＣＣ（例えば、３．３Ｖ）が供給され、内部回路１２０には、外部電源電圧ＶＣＣまたは外部電源電圧ＶＣＣから生成された内部供給電圧ＶＤＤが供給される。ある態様では、半導体装置１００は、複数の電力消費モードを含むことができる。アクティブモードは、内部回路１２０が消費電力の制約なしにフルスペックでの動作を可能にする。スタンバイモードは、決められた要求に従い内部回路１２０の消費電力を低減しつつコマンド等の入力信号への応答を可能にする。スタンバイモードは、例えば、内部回路１２０が決められた動作を終了したとき、あるいは外部からのコマンドまたは制御信号に応答して決定され、こうしたスタンバイモードは、半導体装置１００において予め定義される。スタンバイモードでは、例えば、昇圧回路（チャージポンプ回路）を停止したり、クロック発振器を停止したり、内部供給電圧ＶＤＤの生成を間欠的に行ったり、あるいはＣＭＯＳインバータをトライステート状態にする。ＤＰＤモードは、スタンバイモードの消費電力をさらに低減するため特定の内部回路の電力供給を遮断することを可能にする。
従来の半導体装置では、スタンバイモードからＤＰＤモードへ移行するには、外部からのコマンドの入力を必要とする。これに対し、本実施例の半導体装置１００は、スタンバイモードからＤＰＤモードに移行させるためのコマンドまたは制御信号の入力を必要とせずに自動的にＤＰＤモードへ突入にすることを可能にする。ＤＰＤモードの解除は、例えば、外部からの任意のコマンドまたは制御信号の入力により実施される。
半導体装置１００は、図３（Ａ）に示すように、ＤＰＤコントローラ１１０を含み、ＤＰＤコントローラ１１０は、半導体装置１００がスタンバイモードに突入したとき、スタンバイモードからＤＰＤモードへの移行を制御する。図の例では、ＤＰＤコントローラ１１０は、複数のＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成し、これらのイネーブル信号により内部回路１、内部回路２、内部回路ｘへの電力供給を段階的に遮断する。従って、本実施例のＤＰＤモードでは、消費電力が段階的に低減する。
内部回路１２０は、任意の回路であり特に限定されない。但し、内部回路１、２、ｘへの電力供給は段階的に遮断されるので、スタンバイモード中により長く動作させたい優先順位の高い内部回路と、反対に即座に停止させてもよい優先順位の低い内部回路とを区別し、それらに対応するＤＰＤイネーブル信号を供給することが望ましい。
内部回路１、内部回路２、内部回路ｘの電圧供給ノードＩＮＴＶＤＤ１、ＩＮＴＶＤＤ２、ＩＮＴＶＤＤｘには、外部電源電圧ＶＣＣから生成された内部電圧ＶＤＤ１、ＶＤＤ２、ＶＤＤｘが供給される。外部電源電圧ＶＣＣと電圧供給ノードＩＮＴＶＤＤ１、ＩＮＴＶＤＤ２、ＩＮＴＶＤＤｘとの間には、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐｘがそれぞれ接続され、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐｘの各ゲートには、ＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘが印加される。
ＤＰＤコントローラ１１０は、スタンバイモードからの消費電力をさらに低減するためＤＰＤモードへ移行するとき、ＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを段階的にＬレベルからＨレベルに遷移させる。ある態様では、ＤＰＤコントローラ１１０は、スタンバイモードへ突入した時刻ＴｓからＴａ時間が経過したとき、ＤＰＤイネーブル信号ＤＰＤＥＮｘをＬレベルからＨレベルに遷移させ、トランジスタＰｘを非導通にする。これにより、内部回路ｘへの電力供給が遮断され、内部回路ｘによる消費電力Ｗｘが節約される。次に、時刻ＴｓからＴｂ時間（Ｔｂ＞Ｔａ）が経過したとき、ＤＰＤイネーブル信号ＤＰＤＥＮ２をＬレベルからＨレベルに遷移させ、トランジスタＰ２を非導通にする。これにより、内部回路２への電力供給が遮断され、内部回路２による消費電力Ｗ２が節約される。次に、時刻ＴｓからＴｃ時間（Ｔｃ＞Ｔｂ）が経過したとき、ＤＰＤイネーブル信号ＤＰＤＥＮ１をＬレベルからＨレベルに遷移させ、トランジスタＰ１を非導通にする。これにより、内部回路１への電力供給が遮断され、内部回路１による消費電力Ｗ１が節約される。このようにＤＰＤコントローラ１１０は、スタンバイモードからＤＰＤモードへ移行する場合、スタンバイモードの経過時間に応じて複数のＤＰＤイネーブル信号を段階的に生成し、ＤＰＤモード時の消費電力を段階的に低減させつつ、必要な内部回路の動作を継続させる。
なお、図３（Ａ）には図示しないが、半導体装置１００はさらに、コントローラや入出力回路等を含むことができる。ある態様では、コントローラは、入出力回路を介して外部からコマンド、制御信号、データ、アドレス等の入力信号を受け取り、受け取ったコマンドや制御信号等の入力信号に基づき内部回路１２０の動作を制御することが可能である。また、内部回路１２０で処理されたデータを入出力回路を介して外部に出力することが可能である。コントローラは、ハードウエアおよび／またはソフトウエアを用いて構成され、例えば、マイクロコントローラ、プログラマブルロジック、ステートマシンなどであることができる。
次に、ＤＰＤコントローラ１１０の詳細について説明する。ＤＰＤコントローラ１１０は、スタンバイモードからＤＰＤモードへの移行を判定する機能を備え、ＤＰＤモードへ移行すると判定した場合、スタンバイモードの継続時間に応じて特定の内部回路への電力供給を遮断するための複数のＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成する。
図３（Ｂ）は、ＤＰＤコントローラ１１０に含まれるＤＰＤ判定部の機能的な構成を示す図である。ＤＰＤ判定部１６０は、計測部１６２、移行時間検出部１６４およびＤＰＤ信号生成部１６６を含む。ＤＰＤ判定部１６０は、ハードウエアおよび／またはソフトウエアを用いて実施される。
計測部１６２は、スタンバイモードに突入した時点からの時間を計測する。スタンバイモードに突入した時点は、ＤＰＤコントローラ１１０がスタンバイモードのときに起動されるものであるならば、ＤＰＤコントローラ１１０が動作を開始する時刻であることができ、あるいは、ＤＰＤコントローラ１１０が他のコントローラからスタンバイモードを通知されるならば、そのスタンバイモードを表す信号により特定される時刻であることができる。計測部１６２は、特にその構成を限定されないが、例えば、クロック信号をカウントするカウンタを含むことができる。
移行時間検出部１６４は、計測部１６２で計測された時間を監視し、ＤＰＤモードへ移行する時間を検出する。具体的には、計測時間が予め決められた時間Ｔａに一致したとき、第１のＤＰＤモードへ移行すると判定し、計測時間が予め決められた時間Ｔｂに一致したとき、第２のＤＰＤモードへ移行すると判定し、計測時間が予め決められた時間Ｔｃに一致したとき、第３のＤＰＤモードに移行すると判定する。
ＤＰＤ信号生成部１６６は、移行時間検出部１６４の検出結果に応答して複数のＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成する。上記の例で言えば、第１のＤＰＤモードへの移行時間が検出されると、Ｈレベルに遷移されたＤＰＤイネーブル信号ＤＰＤＥＮｘが生成され、第２のＤＰＤモードへの移行時間が検出されると、Ｈレベルに遷移されたＤＰＤイネーブル信号ＤＰＤＥＮ２が生成され、第３のＤＰＤモードへの移行時間が検出されると、Ｈレベルに遷移されたＤＰＤイネーブル信号ＤＰＤＥＮ１が生成される。こうして、スタンバイモードへの突入からの経過時間に応じて、段階的にＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘが生成され、これにより、内部回路ｘ、内部回路２、内部回路１への電力供給が段階的に遮断される。
なお、上記説明では、３つの内部回路１、２、ｘへ供給される３つのＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを例示したが、これは一例であり、ＤＰＤイネーブル信号の数やＤＰＤイネーブル信号によって電力供給を遮断される内部回路の数は自由に設定することが可能である。
次に、本実施例の半導体装置の具体的な構成について説明する。図４は、スタンバイモードで動作するＤＰＤ対応の内部電圧生成回路の構成を示す図である。同図に示す内部電圧生成回路２００－１は、図３（Ａ）との対応関係で言えば、内部回路１に内部電圧ＶＤＤ１を供給する回路であり、かつＤＰＤコントローラ１１０によるＤＰＤ判定機能を備えた回路である。従って、図３（Ａ）の他の内部回路２、内部回路ｘのための同様の機能を備えた内部電圧生成回路２００－２、２００－ｘが必要になるが、これらの回路２００－２、２００－ｘは、図４に示す内部電圧生成回路２００－１と同様の構成を有するためここでは省略する。
図４に示すように、ＤＰＤ対応の内部電圧生成回路２００－１は、外部電源電圧ＶＣＣ（例えば、３．３Ｖ）から内部電圧ＶＤＤ１（例えば、２．４Ｖ）を生成する回路であり、同図に示すように、２つの比較器ＣＭＰ１、ＣＭＰ２、ロジック２１０、ＰＭＯＳトランジスタＱ、抵抗ラダーＬＡＤ、カウンタ２２０、およびロジック２３０を含んで構成される。ここには図示しない他の内部電圧生成回路２００－２、２００－ｘも同様に構成される。
外部電源電圧ＶＣＣとＧＮＤとの間の電流経路には、ＰＭＯＳトランジスタＰ１と、複数の直列抵抗を含む抵抗ラダーＬＡＤとが直列に接続される。トランジスタＰ１のゲートには、ロジック２１０から出力される切替え制御信号ＶＤＤＥＮが印加され、切替え制御信号ＶＤＤＥＮがＬレベルのとき、トランジスタＰ１が導通し、外部電源電圧ＶＣＣから電力が供給される。トランジスタＰ１と抵抗ラダーＬＡＤとの間には、電圧供給ノードＩＮＴＶＤＤ１が接続され、電圧供給ノードＩＮＴＶＤＤ１から内部電圧ＶＤＤ１が供給される。電圧供給ノードＩＮＴＶＤＤ１には、１つまたは複数の負荷回路が接続される。他の内部電圧生成回路２００－２、２００－ｘでは、電圧供給ノードＩＮＴＶＤＤ２、ＩＮＴＶＤＤｘから内部電圧ＶＤＤ２、ＶＤＤｘが供給され、電圧供給ノードＩＮＴＶＤＤ２、ＩＮＴＶＤＤｘには、１つまたは複数の負荷回路が接続される。
抵抗ラダーＬＡＤは、電圧供給ノードＩＮＴＶＤＤ１とＧＮＤとの間に接続される。抵抗ラダーＬＡＤの抵抗分割された第１の選択されたタップ位置で第１の電圧ＤＩＶＡが生成され、第２の選択されたタップ位置で第２の電圧ＤＩＶＢが生成される。第１の電圧ＤＩＶＡは、第２の電圧ＤＩＶＢよりも大きい（ＤＩＶＡ＞ＤＩＶＢ）。
比較器ＣＭＰ１は、非反転入力端子（－）に基準電圧ＶＲＥＦを入力し、反転入力端子（＋）に第１の電圧ＤＩＶＡを入力し、比較結果を表すＨまたはＬレベルの出力をロジック２１０に提供する。もう１つの比較器ＣＭＰ２は、非反転入力端子（－）に基準電圧ＶＲＥＦを入力し、反転入力端子（＋）に第２の電圧ＤＩＶＢを入力し、比較結果を表すＨまたはＬレベルの出力をロジック２１０に提供する。
ロジック２１０は、比較器ＣＭＰ１およびＣＭＰ２の比較結果に基づき切替え制御信号ＶＤＤＥＮを生成する。ある態様では、ロジック２１０は、スタンバイモードに突入する時点で、切替え制御信号ＶＤＤＥＮをＨレベルに遷移し、トランジスタＰ１を非導通にする。外部電源電圧ＶＣＣの供給が停止されたことで、電圧供給ノードＩＮＴＶＤＤ１の電圧が抵抗ラダーＬＡＤを介してＧＮＤに放電される。このときの電圧供給ノードＩＮＴＶＤＤ１の電圧は、抵抗ラダーＬＡＤの抵抗と、電圧供給ノードＩＮＴＶＤＤ１に接続された負荷容量とのＲＣ時定数に従い変化する。第１の電圧ＤＩＶＡ＞第２の電圧ＤＩＶＢの関係があるので、比較器ＣＭＰ１の比較結果がＨレベルからＬレベルに遷移した後、比較器ＣＭＰ２の比較結果がＨレベルからＬレベルに遷移する。
ロジック２１０は、比較器ＣＭＰ１、ＣＭＰ２の比較結果がともにＬレベルになると、切替え制御信号ＶＤＤＥＮをＨレベルからＬレベルに遷移し、トランジスタＰ１を導通させる。これにより、外部電源電圧ＶＣＣから電力が供給され、第１の電圧ＤＩＶＡおよび第２の電圧ＤＩＶＢが上昇し、比較器ＣＭＰ１、ＣＭＰ２の比較結果がともにＨレベルになり、ロジック２１０は、これに応答して切替え制御信号ＶＤＤＥＮをＬレベルからＨレベルに遷移し、トランジスタＰ１を非導通にする。
第１の電圧ＤＩＶＡおよび第２の電圧ＤＩＶＢが基準電圧ＶＲＥＦよりも小さくなるまでの時間、すなわち比較器ＣＭＰ１、ＣＭＰ２の比較結果がともにＬレベルになるまでの時間は、ＲＣ時定数により決定される。
ロジック２１０はさらに、比較器ＣＭＰ１、ＣＭＰ２の比較結果に基づきクロック信号ＤＰＤＣＬＫを生成し、これをカウンタ２２０へ提供する。具体的には、第１の電圧ＤＩＶＡおよび第２の電圧ＤＩＶＢがともに基準電圧ＶＲＥＦよりも小さくなったことが検出されると、これに応答して一定のパルス幅をもつクロック信号ＤＰＤＣＬＫが生成される。例えば、クロック信号ＤＰＤＣＬＫは、切替え制御信号ＶＤＤＥＮと同期するクロック信号であることができる。
カウンタ２２０は、クロック信号ＤＰＤＣＬＫのクロックをカウントし、そのカウント結果をロジック２３０へ提供する。カウンタ２２０は、ＤＰＤモードが解除されたとき、リセット信号によりリセットされる。
ロジック２３０は、カウンタ２２０のカウント値を受け取り、カウント値が予め決められた回数Ｎ１に到達したか否かを検出し、到達した場合には、電力供給を遮断するためのＤＰＤイネーブル信号ＤＰＤＥＮ１を生成する（例えば、Ｈレベルがイネーブル状態を示し、Ｌレベルがディスエーブル状態を示す）。ここで留意すべきは、他の内部電圧生成回路２００－２、２００－ｘがＤＰＤイネーブル信号ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成する時間は、ＤＰＤイネーブル信号ＤＰＤＥＮ１と異なることである。内部電圧生成回路２００－２のロジック２３０は、カウント値が予め決められた回数Ｎ２に到達したか否かを検出し（Ｎ２＜Ｎ１）、内部電圧生成回路２００－ｘのロジック２３０は、カウント値が予め決められた回数Ｎ３に到達したか否かを検出し（Ｎ３＜Ｎ２）、回数Ｎ２、Ｎ３が検出されたとき、ＤＰＤイネーブル信号ＤＰＤＥＮ２、ＤＰＤＥＮｘが生成される。
ロジック２３０で生成されたＤＰＤイネーブル信号ＤＰＤＥＮ１は、ロジック２１０にフィードバックされ、ロジック２１０は、ＨレベルのＤＰＤイネーブル信号ＤＰＤＥＮ１を受け取ると、強制的にトランジスタＰ１を非導通にし、外部電源電圧ＶＣＣからの電力を遮断する。これにより、内部回路１の動作が停止される。他の内部電圧生成回路２００－２、２００－ｘについても同様である。また、ロジック２３０は、リセット信号に応答してＤＰＤイネーブル信号ＤＰＤＥＮ１をディスエーブルにすることができる。
次に、半導体装置１００の動作を図５の動作波形を参照して説明する。時刻ｔ１で半導体装置１００がアクティブモードからスタンバイモードに移行したと仮定する。ロジック２１０は、スタンバイモードに応答して比較器ＣＭＰ１、ＣＭＰ２の比較結果とは無関係に切替え制御信号ＶＤＤＥＮをＨレベルに遷移させ、トランジスタＰ１を非導通にする。これにより、外部電源電圧ＶＣＣの電力供給が遮断され、電圧供給ノードＩＮＴＶＤＤ１の電圧が徐々に小さくなる。他の内部電圧生成回路２００－２、２００－ｘも同様に動作し、電圧供給ノードＩＮＴＶＤＤ２、ＩＮＴＶＤＤｘの電圧が徐々に小さくなる。
時刻ｔ２で、第１の電圧ＤＩＶＡおよび第２の電圧ＤＩＶＢが基準電圧ＶＲＥＦよりも小さくなると、ロジック２１０は、切替え制御信号ＶＤＤＥＮをＬレベルに遷移させ、トランジスタＰ１を導通する。これにより、外部電源電圧ＶＣＣから電力が供給され、電圧供給ノードＩＮＴＶＤＤ１の電圧が上昇する。第１の電圧ＤＩＶＡおよび第２の電圧ＤＩＶＢが基準電圧ＶＲＥＦよりも大きくなると、ロジック２１０は、切替え制御信号ＶＤＤＥＮをＨレベルに遷移し、トランジスタＰ１を非導通にする。ロジック２１０は、切替え制御信号ＶＤＤＥＮを反転したクロック信号ＤＰＤＣＬＫを生成し、このクロックがタイマ２２０によってカウントされる。
以後、同様の動作が繰り返され、タイマ２２０によるクロック信号ＤＰＤＣＬＫのクロックのカウント数が予め決められた回数Ｎ１に一致したことがロジック２３０によって検出されると、電力供給を遮断するためのＤＰＤイネーブル信号ＤＰＤＥＮ１が生成され、電圧供給ノードＩＮＴＶＤＤ１の電圧が降下し、内部回路１の動作が停止される。ここでは、Ｎ１＞Ｎ２＞Ｎｘの関係があるため、最初にＤＰＤイネーブル信号ＤＰＤＥＮｘが生成され、次にＤＰＤイネーブル信号ＤＰＤＥＮ２が生成され、最後にＤＰＤイネーブル信号ＤＰＤＥＮ１が生成される。
このように本実施例によれば、ＤＰＤモードに移行させるためのコマンドを外部から入力することなくスタンバイモードからＤＰＤモードへ自動的に移行させることができる。それ故、ＤＰＤモードに移行させるためのコマンドをサポートしていない半導体装置であってもＤＰＤモードを利用することが可能になり、また、ユーザー利便性が向上する。さらに、スタンバイモードの継続時間に応じて複数のＤＰＤイネーブル信号を生成するようにしたので、ＤＰＤモードで内部回路の動作を段階的に停止させることができる。これにより、スタンバイモードにおける優先順位の高い回路の動作を維持しつつ、スタンバイモードまたはＤＰＤモードの消費電力を効果的に削減することができる。
上記実施例では、内部電圧生成回路２００－１、２００－２、２００－ｘがそれぞれＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成する例を示したが、これに限らず、１つの内部電圧生成回路２００－１がＤＰＤイネーブル信号ＤＰＤＥＮ１、ＤＰＤＥＮ２、ＤＰＤＥＮｘを生成するようにしてもよい。この場合、図６に示すように、内部電圧生成回路２００－１の電圧供給ノードＩＮＴＶＤＤ１は、トランジスタＰ２、Ｐｘを介してされた内部回路２、内部回路ｘに接続され、内部回路１、２、ｘには、内部電圧ＶＤＤ１がそれぞれ供給されるように構成される。
ロジック２３０は、カウンタ２２０のカウント値が回数Ｎｘに到達すると、最初にＨレベルに遷移したＤＰＤイネーブル信号ＤＰＤＥＮｘをトランジスタＰｘに供給し、内部回路ｘへの内部電圧ＶＤＤ１の供給を遮断し、次に、カウント値がＮ２に到達すると、Ｈレベルに遷移したＤＰＤイネーブル信号ＤＰＤＥＮ２をトランジスタＰ２に供給し、内部回路２への内部電圧ＶＤＤ２の供給を遮断し、次に、カウント値がＮ１に到達すると、Ｈレベルに遷移したＤＰＤイネーブル信号ＤＰＤＥＮ１をトランジスタＰ１に生成し、外部電電電圧ＶＣＣから電圧供給ノードＩＮＴＶＤＤ１への電力供給を遮断する。
次に、本発明の第２の実施例について説明する。図７は、本発明の第２の実施例に係る半導体装置１００Ａの構成を示す図であり、図３（Ａ）と同一構成については同一参照番号を付す。第２の実施例では、ＤＰＤコントローラ１１０からのスタンバイ信号ＳＴＢＹに応答してスタンバイモードで動作可能なスタンバイ回路１３０を備える。スタンバイ回路１３０は、スタンバイモードで要求される消費電力で動作するが、他の内部回路１、２、ｘと異なり、ＤＰＤモードに移行しない。つまり、スタンバイ回路１３０への外部電源電圧ＶＣＣは遮断されない。スタンバイ回路１３０は、例えば、アクティブモードのときに必要とされる回路パラメータやユーザー情報などを保持する揮発性レジスタ等を含み、ＤＰＤモード時にデータが消失されるのを防止し、ＤＰＤモードからアクティブモードへの迅速な復旧を可能にする。
上記実施例では、内部電圧生成回路は、外部電源電圧ＶＣＣから内部電圧ＶＤＤを生成する例を示したが、これは一例であり、このような態様に限定されるものではない。つまり、本実施例の内部電圧生成回路は、第１の内部電圧ＶＤＤ１から第２の内部電圧ＶＤＤ２を生成するものであってもよい。
次に、本実施例のオートＤＰＤモードを搭載するＮＡＮＤ型フラッシュメモリの一例を図８に示す。フラッシュメモリ３００は、複数のメモリセルが行列状に配列されたメモリセルアレイ３１０と、外部入出力端子Ｉ／Ｏに接続された入出力バッファ３２０と、入出力バッファ３２０からアドレスデータを受け取るアドレスレジスタ３３０と、入出力バッファ３２０からコマンドデータ等を受け取り、各部を制御するコントローラ３４０と、アドレスレジスタ３３０から行アドレス情報Ａｘを受け取り、行アドレス情報Ａｘをデコードし、デコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路３５０と、ワード線選択回路３５０によって選択されたページから読み出されたデータを保持したり、選択されたページにプログラムすべき入力データを保持するページバッファ／センス回路３６０と、アドレスレジスタ３３０から列アドレス情報Ａｙを受け取り、列アドレス情報Ａｙをデコードし、当該デコード結果に基づきページバッファ／センス回路３６０内の列アドレスのデータを選択する列選択回路３７０と、データの読出し、プログラムおよび消去等のために必要な種々の電圧（書込み電圧Vpgm、パス電圧Vpass、読出しパス電圧Vread、消去電圧Versなど）を生成する内部電圧発生回路３８０とを含んで構成される。
ある実施態様では、フラッシュメモリ３００は、内部の動作状態（プログラム、消去、読出しなど）を知らせるためのビジー信号／レディ信号を外部端子から出力することができる。コントローラ３４０は、ビジー信号／レディ信号の出力に応答してスタンバイモードとなり、上記実施例で説明したように、スタンバイモードに突入した時点からの時間を計測し、計測時間が一定時間に到達したとき、ＤＰＤイネーブル信号ＤＰＤＥＮを生成し、これを内部の周辺回路に供給する。ＤＰＤイネーブル信号ＤＰＤＥＮを受け取った周辺回路は、電力供給が遮断される。
また、他の実施態様では、内部電圧発生回路３８０は、図４または図６に示すような内部電圧発生回路２００を含み、ビジー信号／レディ信号に応答し、スタンバイモードに突入した時点からの時間を計測し、計測時間が一定時間に到達したとき、ＤＰＤイネーブル信号ＤＰＤＥＮを生成し、これを内部の周辺回路に供給する。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において、種々の変形・変更が可能である。
１０：内部電圧生成回路
１００：半導体装置
１１０：入出力回路
１２０、１３０、１４０：内部回路
１５０：コントローラ
１６０：ＤＰＤ判定部
１６２：計測部
１６４：移行時間検出部
１６６：ＤＰＤ信号生成部
２００－１：内部電圧生成回路
２１０：ロジック
２２０：タイマ
２３０：ロジック
ＣＭＰ、ＣＭＰ１、ＣＭＰ２：比較器
ＬＡＤ：抵抗ラダー

Claims (11)

  1. 外部からの入力信号に応答して動作可能な半導体集積回路と、
    第１の供給電圧に基づき第２の供給電圧を生成する電圧生成回路とを含み、
    前記電圧生成回路は、半導体装置がスタンバイモードに突入した時点からの時間を計測する計測手段と、前記計測手段により計測された計測時間の経過に応答して、前記スタンバイモードの消費電力をさらに低減させるための複数のパワーダウンイネーブル信号を生成する生成手段とを有し、
    前記電圧生成回路はさらに、
    第１の供給電圧を供給する第１のノードと、
    第２の供給電圧を負荷に供給する第２のノードと、
    前記第１のノードと前記第２のノードとの間に接続され、制御信号に応答して前記第１のノードと前記第２のノードの接続または非接続を行う接続回路と、
    前記第２のノードと基準電位との間に接続された抵抗ラダーと、
    前記第１のノードと前記第２のノードとが非接続のとき、前記第２のノードと前記基準電位との間に生成されるＲＣ時定数に基づきパルス信号を生成するパルス生成回路と、
    前記パルス信号に基づき前記制御信号を生成するロジック回路と、
    前記パルス信号に基づき生成されたクロックを計数するカウンタと、
    前記カウンタのカウント値に基づきパワーダウンイネーブル信号を生成する生成回路とを含む、半導体装置。
  2. 前記生成手段は、少なくとも第１および第２のパワーダウンイネーブル信号を生成し、
    第１のパワーダウンイネーブル信号は、前記計測時間が第１の決められた時間に到達したときに生成され、第２のパワーダウンイネーブル信号は、前記計測時間が第１の決められた時間よりも長い第２の決められた時間に到達したときに生成される、請求項１に記載の半導体装置。
  3. 前記生成手段は、少なくとも第１および第２のパワーダウンイネーブル信号を生成し、前記第１のパワーダウンイネーブル信号は、前記半導体集積回路の第１の内部回路に提供され、前記第２のパワーダウンイネーブル信号は、前記半導体集積回路の第２の内部回路に提供され、
    第１および第２の内部回路への電力供給は、前記第１および第２のパワーダウンイネーブル信号に応答して遮断される、請求項１に記載の半導体装置。
  4. 前記電圧生成回路は、複数の電圧生成回路を含み、複数の電圧生成回路が複数のパワーダウンイネーブル信号を生成する、請求項１に記載の半導体装置。
  5. 前記半導体集積回路は、複数のパワーダウンイネーブル信号に応答して電力供給が遮断される内部回路と、スタンバイモード時に動作し、前記複数のパワーダウンイネーブル信号により電力供給が遮断されないスタンバイ用内部回路とを含む、請求項１ないし４いずれか１つに記載の半導体装置。
  6. 前記スタンバイ用内部回路は、揮発性記憶回路を含む、請求項５に記載の半導体装置。
  7. 前記生成回路は、前記カウンタのカウント値に基づき複数のパワーダウンイネーブル信号を生成する、請求項１に記載の半導体装置。
  8. 前記パルス生成回路は、前記抵抗ラダーで生成される第１の電圧と基準電圧とを比較する第１の比較器と、前記抵抗ラダーで生成される前記第１の電圧よりも小さい第２の電圧と基準電圧とを比較する第２の比較器とを含み、第１および第２の比較器の比較結果に基づき前記パルス信号を生成する、請求項１に記載の半導体装置。
  9. 前記接続回路は、前記制御信号がゲートに印加されるＰＭＯＳトランジスタを含み、
    前記ロジック回路は、前記ＲＣ時定数で規定される時間が経過したとき、前記制御信号をＬレベルに遷移させる、請求項１に記載の半導体装置。
  10. 前記ロジック回路は、前記生成回路で生成されたパワーダウンイネーブル信号をフィードバック入力し、当該パワーダウンイネーブル信号に応答して前記接続回路を非接続にする、請求項１に記載の半導体装置。
  11. 前記半導体集積回路は、フラッシュメモリに関する回路を含み、前記スタンバイモードは、フラッシュメモリのビジー信号またはレディ信号に応答して移行する、請求項１に記載の半導体装置。
JP2020024854A 2020-02-18 2020-02-18 半導体装置 Active JP7165151B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020024854A JP7165151B2 (ja) 2020-02-18 2020-02-18 半導体装置
TW109146184A TWI740757B (zh) 2020-02-18 2020-12-25 半導體裝置
CN202110043229.3A CN113345483B (zh) 2020-02-18 2021-01-13 半导体装置
US17/148,587 US11496118B2 (en) 2020-02-18 2021-01-14 Semiconductor device
KR1020210009415A KR102444405B1 (ko) 2020-02-18 2021-01-22 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020024854A JP7165151B2 (ja) 2020-02-18 2020-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2021131916A JP2021131916A (ja) 2021-09-09
JP7165151B2 true JP7165151B2 (ja) 2022-11-02

Family

ID=77271990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020024854A Active JP7165151B2 (ja) 2020-02-18 2020-02-18 半導体装置

Country Status (5)

Country Link
US (1) US11496118B2 (ja)
JP (1) JP7165151B2 (ja)
KR (1) KR102444405B1 (ja)
CN (1) CN113345483B (ja)
TW (1) TWI740757B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397514B2 (ja) 2022-01-24 2023-12-13 介▲隆▼興齒輪股▲ふん▼有限公司 内装変速機のギアシフト制御機構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6970769B2 (ja) * 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013186920A (ja) 2012-03-08 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065088A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 半導体集積回路
JP2838967B2 (ja) * 1993-12-17 1998-12-16 日本電気株式会社 同期型半導体装置用パワーカット回路
JPH0850643A (ja) * 1994-08-03 1996-02-20 Hitachi Ltd 記憶装置
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
US5822246A (en) * 1996-09-30 1998-10-13 Intel Corporation Method and apparatus for detecting the voltage on the VCC pin
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치
JPH11191289A (ja) * 1997-12-26 1999-07-13 Canon Inc メモリコントローラ
JP3862405B2 (ja) * 1998-03-17 2006-12-27 株式会社ルネサステクノロジ データ処理システム
US6510096B2 (en) * 2001-04-27 2003-01-21 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
US6560158B2 (en) * 2001-04-27 2003-05-06 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
KR100426443B1 (ko) * 2002-06-29 2004-04-13 주식회사 하이닉스반도체 딥 파워다운 제어 회로
JP2005135484A (ja) * 2003-10-29 2005-05-26 Renesas Technology Corp 半導体装置
US7031219B2 (en) * 2004-06-04 2006-04-18 Etron Technology, Inc. Internal power management scheme for a memory chip in deep power down mode
JP4382096B2 (ja) * 2004-12-01 2009-12-09 富士通株式会社 ダイナミック回路を用いた半導体装置
JP2006228361A (ja) * 2005-02-21 2006-08-31 Kawasaki Microelectronics Kk 半導体装置
KR100672122B1 (ko) 2005-03-10 2007-01-19 주식회사 하이닉스반도체 소비 전력이 감소된 플래시 메모리 장치의 페이지 버퍼 회로
KR100571646B1 (ko) * 2005-03-31 2006-04-17 주식회사 하이닉스반도체 파워 다운 모드 반도체 소자
KR100753048B1 (ko) * 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치
TW200719134A (en) * 2005-11-15 2007-05-16 Mitac Int Corp PDA power saving method
JP2008108379A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 半導体集積回路装置
KR100843136B1 (ko) * 2006-11-14 2008-07-02 삼성전자주식회사 비휘발성 메모리에서 연산 처리를 제어하는 장치 및 그방법
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
JP2010055419A (ja) * 2008-08-28 2010-03-11 Nec Corp メモリ制御回路およびそのメモリ制御回路を搭載した電子機器
US20110185208A1 (en) 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
TW201250458A (en) * 2011-06-15 2012-12-16 Acer Inc Electronic device and sleep method thereof
KR101869752B1 (ko) * 2011-11-29 2018-06-22 에스케이하이닉스 주식회사 반도체 장치
CN103389963B (zh) * 2012-05-09 2016-08-31 北京兆易创新科技股份有限公司 一种嵌入式系统控制器
US9037890B2 (en) * 2012-07-26 2015-05-19 Artemis Acquisition Llc Ultra-deep power-down mode for memory devices
KR102398965B1 (ko) * 2014-03-20 2022-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US9443564B2 (en) * 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
EP3311384B1 (en) * 2015-06-19 2023-02-08 Adesto Technologies Corporation Ultra-deep power down mode control in a memory device
US9922684B2 (en) * 2016-02-11 2018-03-20 Adesto Technologies Corporation Memory device ultra-deep power-down mode exit control
US10539989B1 (en) * 2016-03-15 2020-01-21 Adesto Technologies Corporation Memory device alert of completion of internally self-timed power-up and reset operations
JP6842271B2 (ja) * 2016-10-07 2021-03-17 ラピスセミコンダクタ株式会社 電源回路及び半導体記憶装置
KR20180127776A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 전원 게이팅 회로를 포함하는 반도체 장치 및 이의 리페어 방법
KR20190061853A (ko) * 2017-11-28 2019-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
TWI672704B (zh) 2018-08-14 2019-09-21 華邦電子股份有限公司 記憶體裝置以及記憶體控制方法
TWI702611B (zh) * 2018-12-06 2020-08-21 旺宏電子股份有限公司 記憶體電路
CN109901694A (zh) 2019-02-27 2019-06-18 苏州浪潮智能科技有限公司 硬盘自动进入省电状态的方法、系统、设备及存储介质
US11500446B2 (en) * 2019-09-28 2022-11-15 Intel Corporation Reducing power consumption in nonvolatile memory due to standby leakage current
JP6970769B2 (ja) * 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013186920A (ja) 2012-03-08 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397514B2 (ja) 2022-01-24 2023-12-13 介▲隆▼興齒輪股▲ふん▼有限公司 内装変速機のギアシフト制御機構

Also Published As

Publication number Publication date
JP2021131916A (ja) 2021-09-09
US20210257997A1 (en) 2021-08-19
CN113345483A (zh) 2021-09-03
TWI740757B (zh) 2021-09-21
KR20210105809A (ko) 2021-08-27
US11496118B2 (en) 2022-11-08
CN113345483B (zh) 2024-03-26
KR102444405B1 (ko) 2022-09-19
TW202133167A (zh) 2021-09-01

Similar Documents

Publication Publication Date Title
US20040046595A1 (en) Semiconductor memory device having a power-on reset circuit
JP2009543267A (ja) 低電圧で読出／書込動作を行うメモリを有する集積回路
KR100420125B1 (ko) 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
US8111575B2 (en) Semiconductor device
JP7165151B2 (ja) 半導体装置
US6661710B2 (en) Nonvolatile flash memory device usable as boot-up memory in a digital information processing system and method of operating the same
JP2009118605A (ja) 電圧発生回路
JP3297124B2 (ja) ダイナミック型半導体記憶装置
JP7228657B2 (ja) 半導体記憶装置
CN113628660B (zh) 断电检测电路及半导体存储装置
KR102444408B1 (ko) 반도체 장치
CN111933208B (zh) 半导体存储装置
TWI779641B (zh) 斷電檢測電路及半導體儲存裝置
JP2001273781A (ja) 半導体集積回路およびその初期化情報読み出し方法
US10957390B2 (en) Semiconductor device
TWI727424B (zh) 半導體記憶裝置
JP2009129470A (ja) 半導体記憶装置
JP4322072B2 (ja) 半導体装置
JP2003196993A (ja) 半導体記憶装置
JP3152551B2 (ja) マイクロコンピュータ
JPH11203883A (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221021

R150 Certificate of patent or registration of utility model

Ref document number: 7165151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150