JP2006228361A

JP2006228361A - 半導体装置

Info

Publication number: JP2006228361A
Application number: JP2005043616A
Authority: JP
Inventors: Tomoo Tsuda; 智夫津田
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2006-08-31

Abstract

【課題】半導体プロセスの微細化が進んだ場合であってもさらに省電力化を図ることができ、その電力制御を自動で行うことができる揮発性メモリを搭載する半導体装置を提供する。
【解決手段】半導体装置は、外部から揮発性メモリへのアクセスを認識すると活性状態となり、所定時間が経過すると非活性状態となる第１の制御信号を出力するアクセス認識部と、第１の制御信号が活性状態になると活性状態となり、アクセスがない状態で第１の所定時間が経過すると非活性状態となる状態表示信号を外部へ出力するとともに、第１の制御信号が活性状態になると非活性状態となり、アクセスがない状態でさらに第２の所定時間が経過すると活性状態となる第２の制御信号を出力する制御シーケンサと、第１の制御信号が活性状態になると揮発性メモリに電源を供給し、第２の制御信号が活性状態になると揮発性メモリへの電源の供給を停止する電源制御部とを備える。
【選択図】図１

Description

本発明は、揮発性メモリを搭載する半導体装置の電力制御に関するものである。

半導体装置の省電力化は重要な課題であり、様々な手法が開発されている。揮発性メモリを搭載する半導体装置の省電力化の１つとして電源の制御がある。

例えば、特許文献１には、データの読出／書込を行うアクティブモードと、データの保持のみを行うスリープモードとを有するスタティック型半導体記憶装置において、スリープモード時に、メモリセルおよびワード線電位固定回路以外の回路への電源電圧の供給を遮断することにより、メモリセルの状態を維持するための回路のみに電源電圧を供給して省電力化を図ることが開示されている。

特開平１１−２１９５８９号公報

しかし、微細化の進んだ半導体プロセスで製造された半導体記憶装置では、特許文献１のように、メモリセルの状態を維持するだけであっても、オフリーク電流により電力を消費する。従って、今後さらに半導体プロセスの微細化が進むにつれて、より積極的な電力制御が必要となる。また、従来技術では半導体記憶装置の使用者が、その電力制御を行わなければならないという問題があった。

本発明の目的は、前記従来技術に基づく問題点を解消し、半導体プロセスの微細化が進んだ場合であっても搭載する揮発性メモリの省電力化をさらに図ることができ、その電力制御を自動で行うことができる半導体装置を提供することにある。

上記目的を達成するために、本発明は、揮発性メモリを搭載する半導体装置であって、
該半導体装置の外部から前記揮発性メモリへのアクセスを認識すると活性状態となり、活性状態となってから所定時間が経過すると非活性状態となる第１の制御信号を出力するアクセス認識部と、
前記第１の制御信号が活性状態になると活性状態となり、前記アクセスがない状態で第１の所定時間が経過すると非活性状態となる状態表示信号を該半導体装置の外部へ出力するとともに、前記第１の制御信号が活性状態になると非活性状態となり、前記アクセスがない状態で前記第１の所定時間が経過した後、さらに第２の所定時間が経過すると活性状態となる第２の制御信号を出力する制御シーケンサと、
前記第１の制御信号が活性状態になると前記揮発性メモリに電源を供給し、前記第２の制御信号が活性状態になると前記揮発性メモリへの電源の供給を停止する電源制御部とを備えることを特徴とする半導体装置を提供するものである。

本発明の半導体装置では、第２の所定時間内に揮発性メモリにアクセスがない場合、揮発性メモリへの電源の供給が自動的に停止される。従って、半導体装置の使用者が特別の制御を行うことなく、その消費電力を低減することができる。また、揮発性メモリへの電源の供給を停止するため、半導体プロセスの微細化が進んだ場合であっても、オフリーク電流によって電力消費が生じることはなく、省電力化を図ることができる。ここで、揮発性メモリとは、ＳＲＡＭやＤＲＡＭ等のように、その供給電源電圧が所定値以下に下がったときには、記憶しているデータが失われてしまうメモリである。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置を詳細に説明する。

図１は、本発明の半導体装置の構成を表す一実施形態の概略図である。同図に示す半導体装置１０は、省電力機能を備えるもので、揮発性メモリ１２と、アクセス認識部１４と、制御シーケンサ１６と、電源制御部１８とによって構成されている。

揮発性メモリ１２は、クロック同期型のシングルポートメモリである。揮発性メモリ１２には、半導体装置１０の外部から、クロック信号ＣＬＫ、リード／ライト信号ＲＷＮ、イネーブル信号ＣＳＮ、アドレス信号Ａ、データ入力信号Ｄが入力されている。また、揮発性メモリ１２からは、データ出力信号Ｑが半導体装置１０の外部へ出力されている。

揮発性メモリ１２にデータを書き込む場合、イネーブル信号ＣＳＮ＝０、リード／ライト信号ＲＷＮ＝０とされ、データを書き込む揮発性メモリ１２のアドレスを表すアドレス信号Ａと、書き込むデータであるデータ入力信号Ｄが入力される。データ入力信号Ｄのデータが、クロック信号ＣＬＫに同期して、アドレス信号Ａで指定される揮発性メモリ１２のアドレスに書き込まれる。

揮発性メモリ１２からデータを読み出す場合、イネーブル信号ＣＳＮ＝０、リード／ライト信号ＲＷＮ＝１とされ、データを読み出す揮発性メモリ１２のアドレスを表すアドレス信号Ａが入力される。アドレス信号Ａで指定される揮発性メモリ１２のアドレスに記憶されているデータが、クロック信号ＣＬＫに同期して読み出され、データ出力信号Ｑとして半導体装置１０の外部へ出力される。

なお、揮発性メモリ１２は、同期型のシングルポートメモリに限らず、各種構成のＲＡＭ（ランダムアクセスメモリ）を使用することができる。

続いて、アクセス認識部１４には、半導体装置１０の外部から揮発性メモリ１２に入力されるイネーブル信号ＣＳＮが入力されている。また、アクセス認識部１４からは、第１の制御信号が出力されている。

アクセス認識部１４は、イネーブル信号ＣＳＮの状態を監視して、半導体装置１０の外部から揮発性メモリ１２にアクセス（リード／ライト）があったことを認識すると、揮発性メモリ１２にアクセスがあったかどうかを表す第１の制御信号を活性状態（揮発性メモリ１２にアクセスがあったことを表す）にする。第１の制御信号は、活性状態となってから所定時間が経過した後、次のアクセスがある前に非活性状態（揮発性メモリ１２にはアクセスがないことを表す）に戻る。

なお、アクセス認識部１４は、イネーブル信号ＣＳＮに限らず、揮発性メモリ１２に入力される信号のうちの１つもしくは複数の信号に基づいて、揮発性メモリ１２へのアクセスを認識する構成としてもよい。

続いて、制御シーケンサ１６には、半導体装置１０の外部から揮発性メモリ１２に入力されるクロック信号ＣＬＫが入力され、アクセス認識部１４から第１の制御信号が入力されている。また、制御シーケンサ１６からは、状態表示信号および第２の制御信号が出力されている。状態表示信号は、半導体装置１０の外部へ出力されている。

制御シーケンサ１６は、クロック信号ＣＬＫに同期して動作するタイマ（カウンタ）２０を備えている。タイマ２０は、第１の制御信号が活性状態になると初期化され、その後、クロック信号ＣＬＫに同期してカウントを行う。

状態表示信号は、揮発性メモリ１２への電源の供給状態を表す信号であって、第１の制御信号が活性状態になると活性状態（揮発性メモリ１２への電源が供給されていることを表す）となり、揮発性メモリ１２へのアクセスがない状態でタイマ２０のカウント値が第１の所定値になると、すなわち第１の所定時間が経過すると非活性状態（揮発性メモリ１２への電源が停止されていることを表す）となる。

また、第２の制御信号は、揮発性メモリ１２へのアクセスが所定時間なかったかどうかを表す信号であって、第１の制御信号が活性状態になると非活性状態（所定時間内にアクセスがあったことを表す）となり、揮発性メモリ１２へのアクセスがない状態でタイマ２０のカウント値が第１の所定値よりも大きい第２の所定値になると、すなわち第１の所定時間が経過した後、さらに第２の所定時間が経過すると活性状態（所定時間以上アクセスがなかったことを表す）となる。

続いて、電源制御部１８には、アクセス認識部１４から第１の制御信号が入力され、制御シーケンサ１６から第２の制御信号が入力され、半導体装置１０の外部からメモリ用電源が入力されている。また、電源制御部１８からは、メモリ用電源が出力されている。揮発性メモリ１２は、電源制御部１８からメモリ用電源が供給されている時にだけ動作可能である。

電源制御部１８は、第１の制御信号が活性状態になると、揮発性メモリ１２に半導体装置１０の外部から入力されるメモリ用電源を供給し、第２の制御信号が活性状態になると、揮発性メモリ１２へのメモリ用電源の供給を停止する。

なお、半導体装置１０には、メモリ用電源とは異なるシステム用電源が供給されている。揮発性メモリ１２を除く、アクセス認識部１４、制御シーケンサ１６および電源制御部１８は、システム用電源で動作する。

次に、図２に示す状態遷移図を参照しながら、図１に示す半導体装置１０の動作を説明する。

システム用電源およびメモリ用電源が投入されると、状態Ｓ１となり、アクセス認識部１４、制御シーケンサ１６および電源制御部１８にはシステム用電源が供給されて動作可能な状態となる。

状態Ｓ１では、第１の制御信号が非活性状態、第２の制御信号が活性状態に初期化される。その結果、電源制御部１８から揮発性メモリ１２にはメモリ用電源が供給されず（電源オフ）、揮発性メモリ１２は動作不能な状態である。また、状態表示信号は非活性状態に初期化され、揮発性メモリ１２には電源が供給されていないことが半導体装置１０の外部に通知される。

半導体装置１０は、揮発性メモリ１２へのアクセスがない間は状態Ｓ１を維持し、揮発性メモリ１２へのアクセスがあると、状態Ｓ１から状態Ｓ２に遷移する。

状態Ｓ２になると、アクセス認識部１４によってアクセスが認識され、第１の制御信号が活性状態となる。第１の制御信号が活性状態になると、第２の制御信号が非活性状態となって、メモリ用電源が電源制御部１８から揮発性メモリ１２に供給され（電源オン）、揮発性メモリ１２は動作可能な状態になる。また、状態表示信号が活性状態となり、揮発性メモリ１２に電源が供給されていることが半導体装置１０の外部に通知される。

タイマ２０は、揮発性メモリ１２へのアクセスがあって第１の制御信号が活性状態になると初期化され、その後、クロック信号ＣＬＫに同期してカウントを開始する。

タイマ２０のカウント値が第１の所定値に達する前に、すなわち第１の所定時間が経過する前に、揮発性メモリ１２への次のアクセスがあって第１の制御信号が再度活性状態になると、タイマ２０は再度初期化され、その後、クロック信号ＣＬＫに同期してカウントを再開する。

一方、揮発性メモリ１２への次のアクセスがない状態でタイマ２０のカウント値が第１の所定値に到達すると、すなわち第１の所定時間が経過すると、半導体装置１０は状態Ｓ２から状態Ｓ３に遷移する。

状態Ｓ３になると、状態表示信号は非活性状態となり、揮発性メモリ１２に電源が供給されていないことが半導体装置１０の外部に通知される。この時点では、第２の制御信号は不活性状態であり、電源制御部１８から揮発性メモリ１２にメモリ用電源が供給されていて、揮発性メモリ１２は動作可能な状態ではあるが、状態表示信号は非活性状態となる。

状態Ｓ３においても、タイマ２０は、クロック信号ＣＬＫに同期してカウントを続ける。

タイマ２０のカウント値が第１の所定値よりも大きい第２の所定値に達する前に、すなわち第１の所定時間が経過した後、さらに第２の所定時間が経過する前に、揮発性メモリ１２への次のアクセスがあると、半導体装置１０は状態Ｓ３から状態Ｓ２に遷移する。すなわち、状態表示信号が活性状態となって、揮発性メモリ１２に電源が供給されていることが半導体装置１０の外部に通知される。また、タイマ２０が再度初期化され、その後、クロック信号ＣＬＫに同期してカウントを再開する。

一方、揮発性メモリ１２への次のアクセスがない状態でタイマ２０のカウント値が第２の所定値に到達すると、すなわち第１の所定時間が経過した後、さらに第２の所定時間が経過すると、半導体装置１０は状態Ｓ３から状態Ｓ１に遷移する。すなわち、第２の制御信号が活性状態となり、その結果、電源制御部１８から揮発性メモリ１２へのメモリ用電源の供給が停止される。これ以後の動作は、システム用電源およびメモリ用電源の投入直後の場合と同じである。

上記のように、半導体装置１０に電源が投入された直後は状態Ｓ１にある。状態Ｓ１では、揮発性メモリ１２には電源が供給されておらず、電力を消費しない。従って、状態Ｓ１における半導体装置１０の消費電力は従来と比べてごく僅かである。

任意の時間の経過後、揮発性メモリ１２へのアクセスがあると、半導体装置１０は状態Ｓ１から状態Ｓ２に遷移する。状態Ｓ２では、揮発性メモリ１２に電源が供給されるため、揮発性メモリ１２は通常の揮発性メモリと全く同様に動作する。また、第１の所定時間の間にアクセスが繰り返し行われる場合、半導体装置１０は状態Ｓ２を維持するので、揮発性メモリ１２は依然として通常の揮発性メモリとして動作する。

逆に、第１の所定時間を経過しても揮発性メモリ１２へのアクセスがない場合、半導体装置１０は状態Ｓ２から状態Ｓ３へ遷移し、さらに、第２の所定時間を経過してもアクセスがない場合には状態Ｓ３から状態Ｓ１へと遷移する。状態Ｓ１に遷移すると、揮発性メモリ１２への電源の供給が停止され、そのメモリ内容は失われてしまうが、半導体装置１０の電力消費はごく僅かなものとなる。

このため、半導体装置１０を使用する場合、状態表示信号の状態を確認してから揮発性メモリ１２にアクセスする必要がある。すなわち、状態表示信号が活性状態である場合、揮発性メモリ１２には電源が供給されており、そのメモリ内容が保持されていると判断できる。一方、状態表示信号が非活性状態である場合、揮発性メモリ１２には電源が供給されておらず、そのメモリ内容は失われていると判断できる。

ここで、状態Ｓ３を設ける意味を説明する。前述のように、半導体装置１０を使用する場合、状態表示信号の状態を確認してから揮発性メモリ１２にアクセスすることになるが、この確認動作とそれに引き続いて行われるアクセスとの間には時間差が存在する。

仮に、状態Ｓ３を設けず、状態Ｓ２から状態Ｓ１に直接遷移させる場合、状態Ｓ２で状態表示信号が活性状態であることを確認したにも関わらず、実際に揮発性メモリ１２にアクセスする時には既に状態Ｓ１に遷移しており、揮発性メモリ１２のメモリ内容が失われているという事態が発生する可能性がある。状態Ｓ３は、この可能性を排除するために設けられている。

従って、第２の所定時間、すなわち、状態表示信号を非活性状態としてから、実際に揮発性メモリ１２への電源の供給を停止するまでの時間は、状態表示信号を確認してから揮発性メモリ１２をアクセスするまでの時間よりも長くする必要がある。

半導体装置１０では、第２の所定時間内に揮発性メモリ１２にアクセスがない場合、揮発性メモリ１２への電源の供給が自動的に停止される。従って、半導体装置１０の使用者が特別の制御を行うことなく、その消費電力を低減することができる。また、揮発性メモリ１２への電源の供給を停止するため、半導体プロセスの微細化が進んだ場合であっても、オフリーク電流によって電力消費が生じることはなく、省電力化を図ることができる。

また、第１の所定時間内に揮発性メモリ１２に繰り返しアクセスを行う場合、状態表示信号の状態を逐一確認する必要はないので、速度上のデメリットが生じることはない。なお、本発明の半導体装置は、揮発性メモリ１２への電源の供給を停止した時に、そのメモリ内容が失われるが、特にデータバッファ、キャッシュメモリなどの用途には好適に使用することができ、システム全体の省電力化に効果を発揮することができる。

本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明の半導体装置の構成を表す一実施形態の概略図である。図１に示す半導体装置の動作を表す状態遷移図である。

符号の説明

１０半導体装置
１２揮発性メモリ
１４アクセス認識部
１６制御シーケンサ
１８電源制御部
２０タイマ

Claims

揮発性メモリを搭載する半導体装置であって、
該半導体装置の外部から前記揮発性メモリへのアクセスを認識すると活性状態となり、活性状態となってから所定時間が経過すると非活性状態となる第１の制御信号を出力するアクセス認識部と、
前記第１の制御信号が活性状態になると活性状態となり、前記アクセスがない状態で第１の所定時間が経過すると非活性状態となる状態表示信号を該半導体装置の外部へ出力するとともに、前記第１の制御信号が活性状態になると非活性状態となり、前記アクセスがない状態で前記第１の所定時間が経過した後、さらに第２の所定時間が経過すると活性状態となる第２の制御信号を出力する制御シーケンサと、
前記第１の制御信号が活性状態になると前記揮発性メモリに電源を供給し、前記第２の制御信号が活性状態になると前記揮発性メモリへの電源の供給を停止する電源制御部とを備えることを特徴とする半導体装置。