TWI637387B

TWI637387B - 揮發性記憶體裝置及其自刷新方法

Info

Publication number: TWI637387B
Application number: TW106140058A
Authority: TW
Inventors: 中岡裕司
Original assignee: 華邦電子股份有限公司
Priority date: 2017-11-20
Filing date: 2017-11-20
Publication date: 2018-10-01
Also published as: TW201923763A

Abstract

揮發性記憶體裝置及其自刷新方法。揮發性記憶體裝置具有動態記憶體陣列。自刷新方法包括：當進入省電模式時，傳送自刷新請求信號；依據自刷新請求信號，週期性地致能電壓拉升信號；當偵測到電壓拉升信號致能時，將用於驅動自刷新動作的操作電壓拉升至自刷新準位；當操作電壓被拉升至自刷新準位後，對動態記憶體陣列進行自刷新動作；當結束自刷新動作後，將操作電壓進行浮接。

Description

揮發性記憶體裝置及其自刷新方法

本發明是有關於一種記憶體裝置及其操作方法，且特別是有關於一種揮發性記憶體裝置及其自刷新方法。

近來，筆記型電腦等行動裝置愈來愈普遍。由於行動裝置的電池壽命要盡可能地愈長愈好，因此，其中的電子元件的功率消耗需求要盡可能地愈小愈好。對揮發性記憶體(例如，動態隨機存取記憶體(Dynamic Random Access Memory，DRAM))而言，在睡眠模式下(例如是進階組態與電源介面(Advanced Configuration and Power Interface，ACPI)所規範的S3/S4模式)進行自刷新(Self-refresh)的功率消耗必須足夠小以符合行動裝置的需求。

在現有技術中，已有許多降低自刷新功率消耗的技術方案被提出。舉例來說，在睡眠模式下，當沒有在進行自刷新動作時可以暫時降低操作電壓的準位(例如從2.6伏特降低至1.8伏特)，等待至要開始進行自刷新動作時才將操作電壓升高，以減少功率的消耗。

然而，上述現有方案僅較適用於自刷新的時間間隔長(例如大於10毫秒)的自刷新方式，當自刷新的時間間隔較小時(例如小於300微秒)，過於頻繁地降低與升高操作電壓也是會導致功率消耗的增加，進而失去有效降低功率消耗的效果。

有鑑於此，本發明提供一種揮發性記憶體裝置及其自刷新方法，可透過使操作電壓處於浮置狀態，來達到在睡眠模式下降低自刷新功率消耗的效果。

本發明的自刷新方法適用於具有動態記憶體陣列的揮發性記憶體裝置。自刷新方法包括：當進入省電模式時，傳送自刷新請求信號；依據自刷新請求信號，週期性地致能電壓拉升信號；當偵測到電壓拉升信號致能時，將用於驅動自刷新動作的操作電壓拉升至自刷新準位；當操作電壓被拉升至自刷新準位後，對動態記憶體陣列進行自刷新動作；以及，當結束自刷新動作後，將操作電壓進行浮接。

本發明的揮發性記憶體裝置包括動態記憶體陣列、控制器、刷新信號產生器、拉升電路以及輸入輸出電路。動態記憶體陣列耦接控制器。當進入省電模式時，控制器傳送自刷新請求信號。刷新信號產生器耦接控制器，並依據自刷新請求信號，週期性地致能電壓拉升信號。拉升電路耦接刷新信號產生器，並當偵測到電壓拉升信號致能時，將用於驅動自刷新動作的操作電壓拉升至自刷新準位。輸入輸出電路耦接動態記憶體陣列以及控制器。其中當操作電壓被拉升至自刷新準位後，控制器對動態記憶體陣列進行自刷新動作。當結束自刷新動作後，拉升電路將操作電壓進行浮接。

基於上述，本發明的自刷新方法在睡眠模式(省電模式)下，當結束自刷新動作後會將操作電壓處於浮置狀態(浮接)而使其逐漸下降，等待到要開始進行下一次自刷新動作時才將操作電壓拉升至自刷新所需的準位。如此一來，不僅可在未執行自刷新動作時降低操作電壓，也不會因需要頻繁地降低與升高操作電壓而產生額外太多的功率消耗。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧揮發性記憶體裝置

110‧‧‧動態記憶體陣列

120‧‧‧控制器

122‧‧‧控制邏輯電路

124‧‧‧位址解碼器

126_0、126_N‧‧‧狀態暫存器

130‧‧‧刷新信號產生器

132‧‧‧計時器

134‧‧‧刷新位址產生器

140‧‧‧拉升電路

150‧‧‧輸入輸出電路

ADD‧‧‧位址信號

DC_EN‧‧‧電壓拉升信號

DC_RD‧‧‧電壓就緒信號

CKE‧‧‧時脈致能信號

CLK‧‧‧基礎時脈信號

REF‧‧‧刷新信號

REFADD‧‧‧自刷新位址

RLV‧‧‧自刷新準位

RQ‧‧‧自刷新請求信號

t1~t4‧‧‧時刻

VPP‧‧‧操作電壓

S310~S350‧‧‧步驟

圖1是依照本發明一實施例說明一種揮發性記憶體裝置的電路示意圖。

圖2是依照本發明一實施例說明一種揮發性記憶體裝置的自刷新方法的波形示意圖。

圖3是依照本發明一實施例說明一種揮發性記憶體裝置的自刷新方法的流程圖。

請先參照圖1，圖1是依照本發明一實施例說明一種揮發性記憶體裝置的電路示意圖。揮發性記憶體裝置100可使用於例如筆記型電腦、平板電腦、智慧型手機、個人數位助理(Personal Digital Assistant，PDA)等行動裝置中，揮發性記憶體裝置100包括動態記憶體陣列110、控制器120、刷新信號產生器130、拉升電路140以及輸入輸出電路150。在本實施例中，動態記憶體陣列110耦接至控制器120，且可包括多個記憶體區塊來用以儲存寫入資料。控制器120用以傳送自刷新請求信號RQ。刷新信號產生器130耦接控制器120，且用以在睡眠模式(省電模式)下週期性地致能電壓拉升信號DC_EN。拉升電路140耦接刷新信號產生器130，且用以將用於驅動自刷新動作的操作電壓VPP拉升至自刷新準位RLV，以使揮發性記憶體裝置100在睡眠模式下能夠執行自刷新動作。其中，本實施例的操作電壓VPP在未被拉升時是處於浮置狀態(浮接)，例如呈現高阻抗狀態，可使操作電壓VPP在不需進行自刷新動作時準位逐漸下降，以節省功率消耗。

在本實施例中，控制器120更包括控制邏輯電路122、位址解碼器124以及多個狀態暫存器126_0~126_N(N為大於等於1的正整數)。在本實施例中，控制邏輯電路122用以接收訊號產生器(未繪示)所提供的基礎時脈信號CLK以及時脈致能信號CKE。位址解碼器124耦接於動態記憶體陣列110與控制邏輯電路122之間，用以產生位址信號ADD。狀態暫存器126_0~126_N 耦接於控制邏輯電路122與位址解碼器124之間，用以儲存揮發性記憶體裝置100的狀態資訊。

除此之外，刷新信號產生器130更包括計時器132以及刷新位址產生器134。在本實施例中，計時器132用以週期性地致能電壓拉升信號DC_EN，並在操作電壓VPP就緒時產生刷新信號REF。計時器132並耦接至刷新位址產生器134。其中，刷新位址產生器134用以依據刷新信號REF產生自刷新位址REFADD，並提供至控制器120中的位址解碼器124。基此，動態記憶體陣列110可將記憶體區塊中對應自刷新位址REFADD的資料進行刷新。

在本實施例中，計時器132可以是習知具有計數功能而包括振盪器的計數電路(但不限於此)。控制邏輯電路122可以是利用多個邏輯閘所組成的邏輯電路(但不限於此)。動態記憶體陣列110可以是習知的動態隨機存取記憶體(DRAM)，但不限於此。位址解碼器124、狀態暫存器126_0~126_N、刷新位址產生器134、拉升電路140及輸入輸出電路150皆可以是在積體電路領域中，本領域通常知識者所熟知的應用記憶體電路的架構來執行。

圖2是依照本發明一實施例說明一種揮發性記憶體裝置的自刷新方法的波形示意圖。以下對本案的自刷新方法進行說明，請同時參照圖1與圖2。舉例來說，在未進入睡眠模式時，控制邏輯電路122可依據基礎時脈信號CLK以進行動態記憶體陣列110的一般讀寫操作。當控制邏輯電路122偵測到時脈致能信號CKE被禁能時，揮發性記憶體裝置100開始進入睡眠模式，控制邏輯電路122可傳送自刷新請求信號RQ至計時器132。

接收到自刷新請求信號RQ的計時器132可開始週期性地致能電壓拉升信號DC_EN，以讓動態記憶體陣列110週期性地進行自刷新動作。也就是說，在睡眠模式下電壓拉升信號DC_EN會在每次經過特定的時間間隔(例如10微秒至250微秒)後由邏輯低準位升高至邏輯高準位。如本案圖2所示，電壓拉升信號DC_EN分別週期性地在時刻t1及t4時由邏輯低準位升高至邏輯高準位，以通知拉升電路140開始拉升用於驅動自刷新動作的操作電壓VPP。

當拉升電路140偵測到電壓拉升信號DC_EN致能時，拉升電路140可將處於浮置狀態的操作電壓VPP開始拉升至自刷新準位RLV。自刷新準位RLV例如為2.6伏特，是例如用於驅動動態記憶體陣列110中字元線的電壓準位。

將操作電壓VPP拉升至自刷新準位RLV的時間間隔例如為100奈秒至200奈秒。拉升電路140可例如將拉升至自刷新準位RLV的操作電壓VPP傳送至動態記憶體陣列110中的字元線驅動器(未繪示)，以驅動動態記憶體陣列110進行自刷新動作。

在時刻t2時，在拉升電路140將操作電壓VPP拉升至自刷新準位RLV之後，拉升電路140可致能電壓就緒信號DC_RD，以通知刷新信號產生器130操作電壓VPP已達到自刷新準位RLV，能夠開始進行自刷新動作。因此，當計時器132偵測到電壓就緒信號DC_RD致能時，可產生刷新信號REF(由低邏輯準位上升至高邏輯準位)至刷新位址產生器134。

刷新位址產生器134可依據刷新信號REF產生自刷新位址REFADD，並將自刷新位址REFADD提供至控制器120中的位址解碼器124。位址解碼器124可依據自刷新位址REFADD(例如進行解碼)來產生位址信號ADD至動態記憶體陣列110。因此，動態記憶體陣列110就可經由操作電壓VPP的驅動將記憶體區塊中對應自刷新位址REFADD的資料進行刷新，進而完成自刷新動作。

在時刻t3時，在完成本次的自刷新動作後(刷新信號REF由高邏輯準位下降至低邏輯準位)，計時器132可禁能電壓拉升信號DC_EN。偵測到電壓拉升信號DC_EN禁能的拉升電路140則再度將操作電壓VPP進行浮接，並將電壓就緒信號DC_RD禁能，以等待下一次在自時刻t4開始的自刷新動作。

在時刻t3與時刻t4之間，處於浮置狀態的操作電壓VPP的準位會逐漸下降，從而達到減少功率消耗的效果。

需說明的是，如本案圖2所示，在本實施例中，電壓拉升信號DC_EN、電壓就緒信號DC_RD及刷新信號REF皆為高準位活動(high active)的信號，也就是說，當上述信號在致能狀態時，為邏輯高準位。當然，在本發明其他實施例中，上述信號也可以是低準位活動(low active)的信號，沒有一定的限制。

圖3是依照本發明一實施例說明一種揮發性記憶體裝置的自刷新方法的流程圖。請同時參照圖1以及圖3，在步驟S310 中，當進入省電模式時，控制器120傳送自刷新請求信號RQ。在步驟S320中，刷新信號產生器130依據自刷新請求信號RQ，週期性地致能電壓拉升信號DC_EN。在步驟S330中，當偵測到電壓拉升信號DC_EN致能時，拉升電路140將用於驅動自刷新動作的操作電壓VPP拉升至自刷新準位RLV。在步驟S340中，當操作電壓VPP被拉升至自刷新準位RLV後，控制器120對記憶體陣列110進行自刷新動作。在步驟S350中，當結束自刷新動作後，拉升電路140將操作電壓VPP進行浮接。關於各步驟的實施細節在前述的實施例及實施方式都有詳盡的說明，以下恕不多贅述。

綜上所述，本發明的自刷新方法在結束自刷新動作後會將操作電壓處於浮置狀態(浮接)而使其逐漸下降，等待到要開始進行下一次自刷新動作時才將操作電壓拉升至自刷新所需的準位。據此，在自刷新較為頻繁(刷新時間間隔較小)的操作方式下，可大為減少因頻繁地降低與升高操作電壓而導致的功率消耗，使其符合行動裝置節能的需求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種自刷新方法，適用於具有一動態記憶體陣列的一揮發性記憶體裝置，包括：當進入一省電模式時，傳送一自刷新請求信號；依據該自刷新請求信號，週期性地致能一電壓拉升信號；當偵測到該電壓拉升信號致能時，將用於驅動一自刷新動作的一操作電壓拉升至一自刷新準位；當該操作電壓被拉升至該自刷新準位後，對該動態記憶體陣列進行該自刷新動作；以及當結束該自刷新動作後，將該操作電壓進行浮接。
如申請專利範圍第1項所述的自刷新方法，其中在將用於驅動該自刷新動作的該操作電壓拉升至該自刷新準位的步驟之後，更包括：致能一電壓就緒信號，以通知能夠開始進行該自刷新動作。
如申請專利範圍第2項所述的自刷新方法，其中對該動態記憶體陣列進行該自刷新動作的步驟包括：當偵測到該電壓就緒信號致能時，產生一刷新信號；依據該刷新信號，產生一自刷新位址；以及將該動態記憶體陣列中對應該自刷新位址的資料進行刷新。
如申請專利範圍第1項至第3項中的任一項所述的自刷新方法，更包括：當完成該自刷新動作後，禁能該電壓拉升信號。
如申請專利範圍第1項至第3項中的任一項所述的自刷新方法，其中將處於浮置狀態的該操作電壓拉升至該自刷新準位的時間間隔為100奈秒至200奈秒。
一種揮發性記憶體裝置，包括：一動態記憶體陣列；一控制器，耦接該動態記憶體陣列，當進入一省電模式時，傳送一自刷新請求信號；一刷新信號產生器，耦接該控制器，依據該自刷新請求信號，週期性地致能一電壓拉升信號；一拉升電路，耦接該刷新信號產生器，當偵測到該電壓拉升信號致能時，將用於驅動一自刷新動作的一操作電壓拉升至一自刷新準位；以及一輸入輸出電路，耦接該動態記憶體陣列以及該控制器，其中，當該操作電壓被拉升至該自刷新準位後，該控制器對該動態記憶體陣列進行該自刷新動作，當結束該自刷新動作後，該拉升電路將該操作電壓進行浮接。
如申請專利範圍第6項所述的揮發性記憶體裝置，其中在該拉升電路將該操作電壓拉升至該自刷新準位之後，該拉升電路致能一電壓就緒信號，以通知該刷新信號產生器能夠開始進行該自刷新動作。
如申請專利範圍第7項所述的揮發性記憶體裝置，其中該刷新信號產生器包括：一計時器，當偵測到該電壓就緒信號致能時，產生一刷新信號；以及一刷新位址產生器，依據該刷新信號產生一自刷新位址，並提供至該控制器，以將該動態記憶體陣列中對應該自刷新位址的資料進行刷新。
如申請專利範圍第6項至第8項中的任一項所述的揮發性記憶體裝置，其中當該完成該自刷新動作後，該刷新信號產生器禁能該電壓拉升信號。
如申請專利範圍第6項至第8項中的任一項所述的揮發性記憶體裝置，其中該控制器包括：一控制邏輯電路，接收一基礎時脈信號以及一時脈致能信號；一位址解碼器，耦接該控制邏輯電路及該動態記憶體陣列，產生一位址信號；以及多數個狀態暫存器，耦接該位址解碼器以及該控制邏輯電路。