JP2007280587A - 温度感知装置を備えた半導体メモリ素子及びその駆動方法 - Google Patents

温度感知装置を備えた半導体メモリ素子及びその駆動方法 Download PDF

Info

Publication number
JP2007280587A
JP2007280587A JP2006355200A JP2006355200A JP2007280587A JP 2007280587 A JP2007280587 A JP 2007280587A JP 2006355200 A JP2006355200 A JP 2006355200A JP 2006355200 A JP2006355200 A JP 2006355200A JP 2007280587 A JP2007280587 A JP 2007280587A
Authority
JP
Japan
Prior art keywords
signal
temperature sensing
output
temperature
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006355200A
Other languages
English (en)
Other versions
JP4949013B2 (ja
Inventor
Kyung-Hoon Kim
敬▲ふん▼ 金
Patrick B Moran
パトリック・ビー・モーラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060049134A external-priority patent/KR100719181B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007280587A publication Critical patent/JP2007280587A/ja
Application granted granted Critical
Publication of JP4949013B2 publication Critical patent/JP4949013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】従来技術に係る温度感知装置は、実際には、半導体メモリ素子の温度変動を反映させることができないため、保存された温度値が有効か否かを知らせる半導体メモリ素子の温度感知装置を提供することを目的とする。
【解決方法】本発明の半導体メモリ素子の温度感知装置は、駆動信号に応答して温度を感知する温度感知手段と、該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と、前記駆動信号がアクティブになってから周期的に前記保存手段に保存された値が初期化されるように制御する初期化制御手段とを備える。
【選択図】図４

Description

本発明は、半導体設計技術に関し、特に、温度感知装置を備えた半導体メモリ素子に関する。
通常、半導体メモリ素子は、データを保存するセルとしてスイッチの役割を果すトランジスタ及び電荷（データ）を保存するキャパシタを備える。データの保存は、キャパシタに電荷が蓄積されていることを意味するため、原理的には電力消費がない。しかし、ＭＯＳトランジスタのＰＮ結合などにおいて漏れ電流があり、保存された初期の電荷量が消滅されるためにデータが消失され得る。これを防止するためにデータを失う前にメモリセル内のデータを読み出し、その読み出した情報に合わせて再び初期の電荷量に再充電しなければならない。
この動作を周期的に反復しなければデータの記憶を維持することができない。このようなセル電荷の再充電過程をリフレッシュ（ｒｅｆｒｅｓｈ）動作と称し、リフレッシュ制御は、ＤＲＡＭコントローラで行われる。そのようなリフレッシュ動作を必要とするため、ＤＲＡＭではリフレッシュ電力が消費される。より低電力が求められるバッテリーオペレイトシステム（ｂａｔｔｅｒｙ ｏｐｅｒａｔｅｄ ｓｙｓｔｅｍ）において、電力消費を低減させることは非常に重要、かつ、クリティカル（ｃｒｉｔｉｃａｌ）な課題である。
リフレッシュに必要な電力消費を低減させるための方法の１つは、リフレッシュ周期を温度に応じて変化させることである。ＤＲＡＭにおけるデータ保持時間は、温度が低くなるほど長くなる。したがって、温度領域を様々な領域に分割しておき、低い温度領域ではリフレッシュクロックの周波数を相対的に低くすれば、電力の消費は低減されるはずである。ここで、リフレッシュクロックとは、リフレッシュ動作の際、イネーブルされる信号である。したがって、ＤＲＡＭ内の温度を正確に感知し、感知した温度の情報を出力することのできる装置が必要である。
また、半導体メモリ装置は、その集積レベル及び動作速度が増加するにつれて、半導体メモリ装置自体から多くの熱を発生する。このように発生した熱は、半導体メモリ装置の内部温度を上昇させ、正常な動作を妨げ、ややもすれば半導体メモリ装置の不良をもたらしたり、半導体メモリ装置自体を破損させる原因として作用する。したがって、半導体メモリ装置の温度を正確に感知し、感知した温度の情報を出力することのできる装置が必要である。
図１は、従来技術に係る半導体メモリ素子内の温度感知装置を示すブロック構成図である。
同図に示すように、従来技術に係る温度感知装置は、駆動信号ＯＤＴＳ＿ＥＮに応答して温度を感知する温度感知部１０、温度感知部１０の出力値ＴＭ＿ＶＡＬ［０：Ｎ］を保存し、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答して保存された値を出力するＭＰＲレジスタ２０、及びＭＰＲレジスタ２０の出力値ＭＰＲ［０：Ｎ］を温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］としてドライブする出力ドライバー３０を備える。
図２は、図１のＭＰＲレジスタ２０の内部を示す回路図である。
図２に示すように、ＭＰＲレジスタ２０は、温度感知部１０の出力値ＴＭ＿ＶＡＬ［０：Ｎ］を各ビット単位で保存する複数の保存素子を備える。ここで、複数の保存素子は、同じ回路にて実現可能なため、そのうち１つを例として説明する。
第１保存素子は、温度感知部１０の出力信号ＴＭ＿ＶＡＬ［０］をラッチするラッチ素子２２、及び出力アクティブ信号ＲＤ＿ＯＤＴＳに応答してラッチ素子２２の出力データを伝達するトランスファーゲートＴＧ１を備える。
前述したＭＰＲレジスタ２０は、温度感知部１０の出力値ＴＭ＿ＶＡＬ［０：Ｎ］を各ビット単位で保存し、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答して保存したデータＭＰＲ［０：Ｎ］を出力する。
図３は、図１〜図２に示す温度感知装置の動作タイミングチャートであって、同図を参照して駆動及び問題点を説明する。参考に、ＴＥＭＰは、半導体メモリ素子の温度変化を示す。
まず、Ｎ番目に印加された駆動信号ＯＤＴＳ＿ＥＮ［Ｎ］がアクティブになると、温度感知部１０がこれに応答して現在の温度「Ｔ」を感知する。
続いて、ＭＰＲレジスタ２０は、Ｎ番目の温度値［Ｎ］ｔｈ ＯＤＴＳ Ｄａｔａとして温度感知部１０の出力値「Ｔ」を保存する。ここで、ＭＰＲレジスタ２０は、温度感知部１０による新たに値が印加されるまで、前の駆動による温度値［Ｎ−１］ｔｈ ＯＤＴＳ Ｄａｔａを持続的に保存して維持していることが分かる。
その後、Ｎ番目の駆動信号ＯＤＴＳ＿ＥＮ［Ｎ］の印加から一定時間が過ぎた後、出力アクティブ信号ＲＤ＿ＯＤＴＳが印加される。したがって、ＭＰＲレジスタ２０は、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答して保存された値ＭＰＲ［０：Ｎ］を出力し、出力ドライバー３０は、これを温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］「Ｔ」にドライブする。
一方、温度感知装置は、温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］として「Ｔ」を出力するが、出力アクティブ信号ＲＤ＿ＯＤＴＳが印加された時点で、半導体メモリ素子の現在の温度は、図示したように「Ｔ＋２」である。
すなわち、前述したように、温度感知装置は、現在の温度を反映していない。
具体的に、ＪＥＤＥＣスペックによれば、素子の温度が８５℃未満の場合は、６４ｍｓ周期でリフレッシュを行わなければならず、８５℃以上の場合は、３２ｍｓ周期でリフレッシュを行わなければならない。
しかし、Ｎ番目の温度感知部１０の駆動によってＭＰＲレジスタに８３℃が保存され、現在の温度が８５℃以上に上昇したと仮定する。この場合、チップセット（ｃｈｉｐｓｅｔ）は、出力アクティブ信号ＲＤ＿ＯＤＴＳを介して温度感知装置から８３℃という温度情報を得した後、６４ｍｓ周期でリフレッシュを行わなければならない。しかし、実際の温度は８５℃以上で、３４ｍｓ周期でリフレッシュを行わなければならない。このように、有効でない温度値によってリフレッシュを適切に行うことができなければ、データが削除される可能性がある。
上述したように、従来技術に係る温度感知装置は、実際には、半導体メモリ素子の温度変動を反映させることができない。これは、温度感知装置がＭＰＲレジスタに保存された温度値を新たに駆動信号が印加されるまで維持するからであり、チップセットは、温度感知装置の温度値が有効か否かを確認することができない。
特開２００５−１９６９３４
本発明は、前記のような従来技術の問題を解決するためになされたものであって、その目的は、保存された温度値が有効か否かを知らせる半導体メモリ素子の温度感知装置を提供することにある。
上記の技術的課題を達成するための本発明の半導体メモリ素子の温度感知装置は、駆動信号に応答して温度を感知する温度感知手段と、該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と、前記駆動信号がアクティブになってから周期的に前記保存手段に保存された値が初期化されるように制御する初期化制御手段とを備える。
本発明の他の側面に係る半導体メモリ素子の駆動方法は、温度感知回路を備えた半導体メモリ装置の駆動方法において、外部から駆動信号の印加を受けて前記温度感知回路を駆動する第１ステップと、該第１ステップの駆動時間後、周期的に前記温度感知回路を初期化する第２ステップと、前記温度感知装置の保存値を外部に出力する第３ステップとを含む。
より具体的には、（１）本発明は、駆動信号に応答して温度を感知する温度感知手段と、該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と、前記駆動信号がアクティブになってから周期的に前記保存手段に保存された値が初期化されるように制御する初期化制御手段とを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（２）本発明は、前記初期化制御手段が、前記駆動信号に応答して自体の出力信号をセットし、リセット信号に応答して前記自体の出力信号をリセットするラッチと、該ラッチの出力信号がアクティブになっている間、周期信号を生成する周期信号生成部と、該周期信号のアクティブ回数をカウントするカウンタと、該カウンタの出力信号に応答して初期化信号及び前記リセット信号をアクティブにする初期化信号生成部とを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（３）本発明は、前記ラッチが、前記駆動信号を反転させる第１インバータと、該第１インバータの出力信号を１入力とする第１ＮＡＮＤゲートと、前記リセット信号を１入力とする第２ＮＡＮＤゲートとがクロスカップリングされて実現されることを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（４）本発明は、前記周期信号生成部が、前記ラッチの出力信号と前記周期信号とを入力とする第３ＮＡＮＤゲートと、該第３ＮＡＮＤゲートの出力信号を遅延させて前記周期信号として出力する第１インバータチェーンとを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（５）本発明は、前記初期化信号生成部が、前記カウンタの複数の出力信号を入力とする第４ＮＡＮＤゲートと、該第４ＮＡＮＤゲートの出力信号を反転させ、前記初期化信号として出力する第２インバータと、前記第４ＮＡＮＤゲートの出力信号を反転させる第３インバータと、前記第４ＮＡＮＤゲートの出力信号を遅延させる第２インバータチェーンと、前記第３インバータ及び前記第２インバータチェーンの出力信号を入力として前記リセット信号を出力する第５ＮＡＮＤゲートとを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（６）本発明は、前記カウンタが、前記周期信号のアクティブ回数をカウントして該当出力信号をアクティブにし、反転された前記リセット信号に応答して前記該当出力信号を初期化させることを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（７）本発明は、前記保存手段が、前記温度感知部の出力値を保存して出力アクティブ信号に応答して保存した値を出力し、前記初期化制御手段の初期化信号に応答して前記保存された値を初期化させるレジスタと、該レジスタの出力値を前記温度値にドライブする出力ドライバーとを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（８）本発明は、前記レジスタが、前記温度感知手段の出力値を各ビット単位で保存する複数のラッチ部を備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（９）本発明は、前記ラッチ部が、前記温度感知手段の該当出力信号をラッチし、前記初期化信号に応答してリセットするラッチ素子と、前記出力アクティブ信号に応答して前記ラッチ素子の出力データを伝達するトランスファーゲートとを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（１０）本発明は、前記温度感知手段が、前記駆動信号に応答して温度を感知する温度センサと、上限電圧値及び下限電圧値を供給する電圧供給部と、前記駆動信号に応答して前記温度センサのアナログ出力値を前記上限電圧値及び前記下限電圧値を基準としてデジタル値に変換して出力するアナログ−デジタル変換部とを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。また、（１１）本発明は、前記アナログ−デジタル変換部が、ループを介して１ビット単位で前記温度センサの出力値をトラッキングして前記デジタル値に変換するトラッキングＡＤＣを備えたことを特徴とする半導体メモリ素子の温度感知装置を提供する。
さらに、（１２）本発明は、温度感知回路を備えた半導体メモリ装置の駆動方法において、外部から駆動信号の印加を受けて前記温度を感知する第１ステップと、該第１ステップの感知した温度値を保存する第２ステップと、該感知した温度値を出力アクティブ信号に応答して出力する第３ステップと、駆動信号がアクティブになった後、周期的に前記感知した温度値を初期化する第４ステップとを含むことを特徴とする半導体メモリ装置の駆動方法を提供する。また、（１３）本発明は、温度感知回路を備えた半導体メモリ装置の駆動方法において、外部から駆動信号の印加を受けて前記温度感知回路を駆動する第１ステップと、該第１ステップの駆動時間後、周期的に前記温度感知回路を初期化する第２ステップと、前記温度感知装置の保存値を外部に出力する第３ステップとを含むことを特徴とする半導体メモリ装置の駆動方法を提供する。
さらに、（１４）本発明は、駆動信号に応答して温度を感知して保存する温度感知手段と、前記駆動信号がアクティブになってから一定の時間がすぎた後、前記温度感知装置に保存された値が初期化されるように制御する初期化制御手段とを備えたことを特徴とする半導体メモリ素子を提供する。また、（１５）本発明は、前記温度感知装置が、駆動信号に応答して温度を感知して保存する温度感知手段と、該温度感知手段の出力を保存した後、これを温度値として出力する保存手段とを備えたことを特徴とする半導体メモリ素子を提供する。
本発明に係る温度感知装置は、駆動してから一定時間が過ぎると、温度値の代わりに再駆動要請信号を出力し、現在の温度が反映されていないことを伝える。言い換えれば、温度感知装置は、一定時間後、ＭＰＲレジスタ値を初期化する初期化制御部をさらに備え、温度値を初期化し、これを再駆動要請信号として出力する。
したがって、本発明に係る温度感知装置から現在の温度が反映された温度値の印加を受けた半導体メモリ素子は、リフレッシュなどのように温度に関する駆動を安定的に行うため、素子の信頼性が向上する。
以下、本発明の最も好ましい実施形態を添付した図面を参照しながら説明する。
図４は、本発明の実施形態に係る温度感知装置のブロック構成図である。
同図に示すように、本発明に係る温度感知装置は、駆動信号ＯＤＴＳ＿ＥＮに応答して温度を感知する温度感知部１００、温度感知部１００の出力ＴＭ＿ＶＡＬ［０：Ｎ］を保存した後、これを温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］として出力する保存部２００、３００、及び駆動信号ＯＤＴＳ＿ＥＮがアクティブになってから一定時間後、保存部２００、３００に保存された値が初期化されるように制御する初期化制御部４００を備える。
そして、保存部２００、３００は、温度感知部１００の出力値ＯＤＳＴ＿ＥＮを保存して出力アクティブ信号ＲＤ＿ＯＤＴＳに応答して出力し、初期化制御部４００の初期化信号ＲＳＴに応答して保存された値を初期化させるＭＰＲレジスタ２００、及びＭＰＲレジスタ２００の出力値ＭＰＲ［０：Ｎ］を温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］にドライブする出力ドライバー３００を備える。
したがって、本発明に係る温度感知装置は、初期化制御部４００をさらに備えることにより、温度感知部１００の駆動のための駆動信号ＯＤＴＳ＿ＥＮがアクティブになってから一定時間が経過すれば、保存された温度値が初期化されるようにする。このように、初期化された温度値を介して、チップセットに現在の温度が反映されていないことを伝え、新たな駆動信号を印加することができるようにする。言い換えれば、温度感知装置は、初期化された値を介してチップセットに再駆動を要請する。
次に各ブロックの回路的実現を説明する。
図５は、図４の温度感知部１００の内部を示す回路図である。
同図に示すように、温度感知部１００は、駆動信号ＯＤＴＳ＿ＥＮに応答して温度を感知する温度センサ１２０、上限電圧値ＶＵ＿ＬＭＴ及び下限電圧値ＶＬ＿ＬＭＴを供給する電圧供給部１４０、及び、駆動信号ＯＤＴＳ＿ＥＮに応答して温度センサ１２０のアナログ出力値Ｖｔｍｐを上限電圧値ＶＵ＿ＬＭＴ及び下限電圧値ＶＬ＿ＬＭＴを基準としてデジタル値ＴＭ＿ＶＡＬ［０：Ｎ］に変換して出力するアナログ−デジタル変換部１６０を備える。
ここで、アナログ−デジタル変換部１６０は、ループを介して１ビット単位に温度センサ１２０の出力値Ｖｔｍｐをトラッキングしてデジタル値ＴＭ＿ＶＡＬ［０：Ｎ］に変換するトラッキングＡＤＣを備える。
動作を簡略に説明すれば、駆動信号ＯＤＴＳ＿ＥＮのアクティブ化に応答して温度センサ１２０が現在の温度を感知する。続いて、アナログ−デジタル変換部１６０は、温度センサ１２０の出力値Ｖｔｍｐをデジタル値に変換し、上限電圧値ＶＵ＿ＬＭＴ及び下限電圧値ＶＬ＿ＬＭＴは、変換時の基準として用いられる。
図６は、図４の初期化制御部４００の内部を示す回路図である。
同図に示すように、初期化制御部４００は、駆動信号ＯＤＴＳ＿ＥＮに応答して出力信号Ａをセットして、リセット信号Ｅに応答して出力信号Ａをリセットするラッチ４２０、ラッチ４２０の出力信号Ａがアクティブになっている間に周期信号Ｂを生成する周期信号生成部４４０、周期信号Ｂのアクティブ回数をカウントするカウンタ４６０、及びカウンタ４６０の出力信号Ｃ［０：Ｎ］に応答して初期化信号ＲＳＴ及びリセット信号Ｅをアクティブにする初期化信号生成部４８０を備える。
そして、ラッチ４２０は、駆動信号ＯＤＴＳ＿ＥＮを反転させるインバータＩ２、インバータＩ２の出力信号を１入力とする第１ＮＡＮＤゲートＮＤ１、リセット信号Ｅを１入力とする第２ＮＡＮＤゲートＮＤ２がクロスカップリングされて実現される。
周期信号生成部４４０は、ラッチ４２０の出力信号Ａ及び周期信号Ｂを入力とするＮＡＮＤゲートＮＤ３、並びにＮＡＮＤゲートＮＤ３の出力信号を遅延させて周期信号Ｂとして出力するインバータチェーン４４２を備える。
カウンタ４６０は、周期信号Ｂのアクティブ回数をカウントして当該出力信号Ｃ［０：Ｎ］をアクティブにして、インバータＩ１によって反転されたリセット信号に応答して出力信号Ｃ［０：Ｎ］を初期化する。
初期化信号生成部４８０は、カウンタ４６０の複数の出力信号Ｃ［０：Ｎ］を入力とするＮＡＮＤゲートＮＤ４、ＮＡＮＤゲートＮＤ４の出力信号Ｄを反転させて初期化信号ＲＳＴとして出力するインバータＩ３、ＮＡＮＤゲートＮＤ４の出力信号Ｄを反転させるインバータＩ４、ＮＡＮＤゲートＮＤ４の出力信号Ｄを遅延させるインバータチェーン４８２、並びに、インバータＩ４及びインバータチェーン４８２の出力信号を入力としてリセット信号Ｅとして出力するＮＡＮＤゲートＮＤ５を備える。
図７は、図６に示した初期化制御部４００の動作タイミングチャートであって、同図を参照して動作を説明する。
まず、駆動信号ＯＤＴＳ＿ＥＮがアクティブになると、これをセット信号として受信するラッチ４２０が出力信号Ａをアクティブにする。
続いて、周期信号生成部４４０は、ラッチ４２０の出力信号Ａがアクティブになっている間に一定周期を有する周期信号Ｂを生成する。このとき、カウンタ４６０は、周期信号Ｂのアクティブ回数をカウントして当該出力信号Ｃ［０：Ｎ］をアクティブにする。そして、初期化信号生成部４８０内のＮＡＮＤゲートＮＤ４は、カウンタ４６０の全ての出力信号Ｃ［０：Ｎ］を入力として有するため、カウンタ４６０の出力信号Ｃ［０：Ｎ］が全てアクティブになるとき、自体の出力信号Ｄをアクティブにし、インバータＩ２は、これを反転させて初期化信号ＲＳＴをアクティブにする。また、ＮＡＮＤゲートＮＤ４の出力信号がアクティブになった時点からインバータチェーン４８２が有する遅延時間後、リセット信号Ｅがアクティブになる。
続いて、ラッチ４２０がリセット信号Ｅに応答して自体の出力信号Ａを非アクティブにさせるため、周期信号生成部４４０の駆動が終了する。また、カウンタ４６０は、反転されたリセット信号に応答して初期化される。
参考に、カウンタ４６０のＮ番目の出力信号Ｃ［Ｎ］がアクティブになるとき、初期化信号ＲＳＴがアクティブになるが、これは、カウンタ４６０内に設定された最大カウント回数を意味するものである。したがって、駆動信号ＯＤＴＳ＿ＥＮがアクティブになってから初期化信号ＲＳＴがアクティブになるまでの時間間隔は、周期信号Ｂの周期及びカウンタ４６０の最大カウント回数の設定を利用して調節することができる。
図８は、図４のＭＰＲレジスタ２００の内部を示した回路図である。
同図に示すように、ＭＰＲレジスタ２００は、温度感知部１００の出力値ＴＭ＿ＶＡＬ［０：Ｎ］を各ビット単位で保存する複数のラッチ部２１０〜２５０を備える。ここで、ラッチ部２１０〜２５０は、同じ回路にて実現可能なため、１つだけを例として説明する。
ラッチ部２１０は、温度感知部１００の出力信号ＴＭ＿ＶＡＬ［０］をラッチし、初期化信号ＲＳＴに応答してリセットするラッチ素子２１２及び、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答してラッチ素子２１２の出力データを伝達するトランスファーゲートＴＧ２を備える。
すなわち、ＭＰＲレジスタ２００は、温度感知部１００の出力信号ＴＭ＿ＶＡＬ［０：Ｎ］をラッチし、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答してラッチされた値ＭＰＲ［０：Ｎ］を出力する。また、初期化信号ＲＳＴがアクティブになる際にＭＰＲレジスタ２００内の全てのラッチ部２１０〜２５０は、保存された値をリセットする。
図９は、図４〜図８に示した温度感知装置の動作タイミングチャートであって、同図を参照して動作を説明する。
まず、Ｎ番目に印加された駆動信号ＯＤＴＳ＿ＥＮ［Ｎ］がアクティブになると、温度感知部１００が、これに応答して現在の温度「Ｔ」を感知する。
続いて、ＭＰＲレジスタ２００は、Ｎ番目の温度値［Ｎ］ｔｈ ＯＤＴＳ Ｄａｔａとして温度感知部１００の出力値「Ｔ」を保存する。
また、初期化制御部４００は、駆動信号ＯＤＴＳ＿ＥＮから一定時間後に初期化信号ＲＳＴ／ＳＴをアクティブにし、ＭＰＲレジスタ２００が初期化するようにする。したがって、データの有効区間は、ＭＰＲレジスタ２００が新たな温度値を保存した時点から初期化信号ＲＳＴ／ＳＴがアクティブになるまでとなる。
その後、出力アクティブ信号ＲＤ＿ＯＤＴＳが印加されると、ＭＰＲレジスタ２００及び出力ドライバー３００は、出力アクティブ信号ＲＤ＿ＯＤＴＳに応答して温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］として初期化された値、すなわち、再駆動要請信号を出力する。
したがって、温度値ＯＤＴＳ＿ＤＴ［０：Ｎ］でない再駆動要請信号が印加されたチップセットは、駆動信号ＯＤＴＳ＿ＥＮを再び印加することによって、温度感知装置が再駆動されてＭＰＲレジスタ２００に新たな温度値を保存する。その後、出力アクティブ信号ＲＤ＿ＯＤＴＳを印加して現在の温度が反映された新たな温度値が印加される。
上述のように、本発明に係る温度感知装置は、駆動してから一定時間が過ぎると、温度値の代わりに再駆動要請信号を出力し、現在の温度が反映されていないことを伝える。言い換えれば、温度感知装置は、一定時間後、ＭＰＲレジスタ値を初期化する初期化制御部をさらに備え、温度値を初期化し、これを再駆動要請信号として出力する。
したがって、本発明に係る温度感知装置から現在の温度が反映された温度値の印加を受けた半導体メモリ素子は、リフレッシュなどのように温度に関する駆動を安定的に行うため、素子の信頼性が向上する。
一方、上述の本発明では、ＭＰＲレジスタが出力アクティブ信号に応答して保存された値を出力する場合を例に挙げたが、出力ドライバーが出力アクティブ信号に応答してアクティブとなって、ＭＰＲレジスタに保存された値を温度値としてドライブすることもできるので、このため、本発明は上記実施形態に限定されない。
また、上述の本発明の初期化制御部は、駆動信号がアクティブになる時点を基準に初期化信号をアクティブにするが、駆動信号ばかりでなく、温度感知部駆動の開始又は終了時点を基準として一定時間後、初期化信号をアクティブにすることもでき、このため、本発明は上記実施形態に限定されない。
上述の本発明は、所定時間の経過後は、温度値の代わりに初期化した値を介して再駆動要請信号を出力することによって、現在の温度が反映されないことを防止し、素子の信頼性を向上させる効果がある。
尚、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲内から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来技術に係る温度感知装置を示すブロック構成図である。 図１のＭＰＲレジスタの内部を示す回路図である。 図１に示した温度感知装置の動作タイミングチャートである。 本発明の実施形態に係る温度感知装置のブロック構成図である。 図４の温度感知部の内部を示す回路図である。 図４の初期化制御部の内部を示す回路図。 図６に示した初期化制御部の動作タイミングチャートである。 図４のＭＰＲレジスタの内部を示す回路図である。 図４〜図８に示した温度感知装置の動作タイミングチャートである。
符号の説明
１００ 温度感知部
２００ ＭＰＲレジスタ
３００ 出力ドライバー
４００ 初期化制御部

Claims (15)

  1. 駆動信号に応答して温度を感知する温度感知手段と、
    該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と、
    前記駆動信号がアクティブになってから周期的に前記保存手段に保存された値が初期化されるように制御する初期化制御手段と
    を備えたことを特徴とする半導体メモリ素子の温度感知装置。
  2. 前記初期化制御手段が、
    前記駆動信号に応答して自体の出力信号をセットし、リセット信号に応答して前記自体の出力信号をリセットするラッチと、
    該ラッチの出力信号がアクティブになっている間、周期信号を生成する周期信号生成部と、
    該周期信号のアクティブ回数をカウントするカウンタと、
    該カウンタの出力信号に応答して初期化信号及び前記リセット信号をアクティブにする初期化信号生成部と
    を備えたことを特徴とする請求項１に記載の半導体メモリ素子の温度感知装置。
  3. 前記ラッチが、
    前記駆動信号を反転させる第１インバータと、
    該第１インバータの出力信号を１入力とする第１ＮＡＮＤゲートと、前記リセット信号を１入力とする第２ＮＡＮＤゲートとがクロスカップリングされて実現されることを特徴とする請求項２に記載の半導体メモリ素子の温度感知装置。
  4. 前記周期信号生成部が、
    前記ラッチの出力信号と前記周期信号とを入力とする第３ＮＡＮＤゲートと、
    該第３ＮＡＮＤゲートの出力信号を遅延させて前記周期信号として出力する第１インバータチェーンと
    を備えたことを特徴とする請求項３に記載の半導体メモリ素子の温度感知装置。
  5. 前記初期化信号生成部が、
    前記カウンタの複数の出力信号を入力とする第４ＮＡＮＤゲートと、
    該第４ＮＡＮＤゲートの出力信号を反転させ、前記初期化信号として出力する第２インバータと、
    前記第４ＮＡＮＤゲートの出力信号を反転させる第３インバータと、
    前記第４ＮＡＮＤゲートの出力信号を遅延させる第２インバータチェーンと、
    前記第３インバータ及び前記第２インバータチェーンの出力信号を入力として前記リセット信号を出力する第５ＮＡＮＤゲートと
    を備えたことを特徴とする請求項４に記載の半導体メモリ素子の温度感知装置。
  6. 前記カウンタが、前記周期信号のアクティブ回数をカウントして該当出力信号をアクティブにし、反転された前記リセット信号に応答して前記該当出力信号を初期化させることを特徴とする請求項５に記載の半導体メモリ素子の温度感知装置。
  7. 前記保存手段が、
    前記温度感知部の出力値を保存して出力アクティブ信号に応答して保存した値を出力し、前記初期化制御手段の初期化信号に応答して前記保存された値を初期化させるレジスタと、
    該レジスタの出力値を前記温度値にドライブする出力ドライバーと
    を備えたことを特徴とする請求項２〜６のいずれかに記載の半導体メモリ素子の温度感知装置。
  8. 前記レジスタが、前記温度感知手段の出力値を各ビット単位で保存する複数のラッチ部を備えたことを特徴とする請求項７に記載の半導体メモリ素子の温度感知装置。
  9. 前記ラッチ部が、
    前記温度感知手段の該当出力信号をラッチし、前記初期化信号に応答してリセットするラッチ素子と、
    前記出力アクティブ信号に応答して前記ラッチ素子の出力データを伝達するトランスファーゲートと
    を備えたことを特徴とする請求項８に記載の半導体メモリ素子の温度感知装置。
  10. 前記温度感知手段が、
    前記駆動信号に応答して温度を感知する温度センサと、
    上限電圧値及び下限電圧値を供給する電圧供給部と、
    前記駆動信号に応答して前記温度センサのアナログ出力値を前記上限電圧値及び前記下限電圧値を基準としてデジタル値に変換して出力するアナログ−デジタル変換部と
    を備えたことを特徴とする請求項９に記載の半導体メモリ素子の温度感知装置。
  11. 前記アナログ−デジタル変換部が、
    ループを介して１ビット単位で前記温度センサの出力値をトラッキングして前記デジタル値に変換するトラッキングＡＤＣを備えたことを特徴とする請求項１０に記載の半導体メモリ素子の温度感知装置。
  12. 温度感知回路を備えた半導体メモリ装置の駆動方法において、
    外部から駆動信号の印加を受けて前記温度を感知する第１ステップと、
    該第１ステップの感知した温度値を保存する第２ステップと、
    該感知した温度値を出力アクティブ信号に応答して出力する第３ステップと、
    駆動信号がアクティブになった後、周期的に前記感知した温度値を初期化する第４ステップと
    を含むことを特徴とする半導体メモリ装置の駆動方法。
  13. 温度感知回路を備えた半導体メモリ装置の駆動方法において、
    外部から駆動信号の印加を受けて前記温度感知回路を駆動する第１ステップと、
    該第１ステップの駆動時間後、周期的に前記温度感知回路を初期化する第２ステップと、
    前記温度感知装置の保存値を外部に出力する第３ステップと
    を含むことを特徴とする半導体メモリ装置の駆動方法。
  14. 駆動信号に応答して温度を感知して保存する温度感知手段と、
    前記駆動信号がアクティブになってから一定の時間がすぎた後、前記温度感知装置に保存された値が初期化されるように制御する初期化制御手段と
    を備えたことを特徴とする半導体メモリ素子。
  15. 前記温度感知装置が、
    駆動信号に応答して温度を感知して保存する温度感知手段と、
    該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と
    を備えたことを特徴とする請求項１４に記載の半導体メモリ素子。
JP2006355200A 2006-04-03 2006-12-28 温度感知装置を備えた半導体メモリ素子及びその駆動方法 Active JP4949013B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2006-0030289 2006-04-03
KR20060030289 2006-04-03
KR1020060049134A KR100719181B1 (ko) 2006-04-03 2006-05-31 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법
KR10-2006-0049134 2006-05-31

Publications (2)

Publication Number Publication Date
JP2007280587A true JP2007280587A (ja) 2007-10-25
JP4949013B2 JP4949013B2 (ja) 2012-06-06

Family

ID=38514740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355200A Active JP4949013B2 (ja) 2006-04-03 2006-12-28 温度感知装置を備えた半導体メモリ素子及びその駆動方法

Country Status (3)

Country Link
US (2) US7551501B2 (ja)
JP (1) JP4949013B2 (ja)
DE (1) DE102006061753B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100816150B1 (ko) * 2007-02-14 2008-03-21 주식회사 하이닉스반도체 온도 감지 장치
KR101053510B1 (ko) * 2008-06-30 2011-08-03 주식회사 하이닉스반도체 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법
DE102008047426A1 (de) * 2008-09-15 2010-04-15 Ennovatis Gmbh Temperatursensormodul; Verfahren zum Messen von Temperaturen
JP2011129237A (ja) * 2009-12-21 2011-06-30 Elpida Memory Inc 半導体装置及び半導体記憶装置
KR101948900B1 (ko) * 2012-05-25 2019-02-18 에스케이하이닉스 주식회사 주기신호생성회로
US9230616B2 (en) 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
CN113707203A (zh) * 2021-08-12 2021-11-26 长江存储科技有限责任公司 温度值输出控制电路、温度值输出控制方法以及电子系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235362A (ja) * 2004-02-19 2005-09-02 Hynix Semiconductor Inc 温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置
JP2006040527A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd セルフリフレッシュ周期制御回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6662278B1 (en) * 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
TW550567B (en) 2002-04-16 2003-09-01 Song Ho Sun Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US6661724B1 (en) * 2002-06-13 2003-12-09 Cypress Semiconductor Corporation Method and system for programming a memory device
US6775196B2 (en) * 2002-07-12 2004-08-10 Hewlett-Packard Development Company, L.P. Magnetic memory having a temperature compensated write circuit
US6974252B2 (en) * 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
TW200423131A (en) 2003-04-17 2004-11-01 Winbond Electronics Corp Method and system to adjust the refresh interval of DRAM by using temperature sensor
CN1567211A (zh) 2003-06-23 2005-01-19 华邦电子股份有限公司 利用温度检测调整动态随机存取存储器更新时间的方法与装置
US6958929B2 (en) * 2003-10-28 2005-10-25 International Business Machines Corporation Sensor compensation for environmental variations for magnetic random access memory
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US7064994B1 (en) * 2004-01-30 2006-06-20 Sun Microsystems, Inc. Dynamic memory throttling for power and thermal limitations
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
US7145823B2 (en) * 2004-06-30 2006-12-05 Intel Corporation Method and apparatus to implement a temperature control mechanism on a memory device
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100655076B1 (ko) 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7292488B2 (en) * 2005-07-06 2007-11-06 Infineon Technologies Ag Temperature dependent self-refresh module for a memory device
KR100652422B1 (ko) 2005-08-10 2006-12-01 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
KR100666178B1 (ko) 2005-11-16 2007-01-09 삼성전자주식회사 반도체 장치의 디지털 온도 검출회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235362A (ja) * 2004-02-19 2005-09-02 Hynix Semiconductor Inc 温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置
JP2006040527A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd セルフリフレッシュ周期制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102449776B1 (ko) 2016-01-28 2022-10-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20090245325A1 (en) 2009-10-01
US20070242540A1 (en) 2007-10-18
JP4949013B2 (ja) 2012-06-06
DE102006061753A1 (de) 2007-10-18
US7881139B2 (en) 2011-02-01
US7551501B2 (en) 2009-06-23
DE102006061753B4 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
JP4949013B2 (ja) 温度感知装置を備えた半導体メモリ素子及びその駆動方法
US8045411B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
TWI296804B (en) Voltage generation control circuit in semiconductor memory device and method thereof
US20090049455A1 (en) Command interface systems and methods
US8116161B2 (en) System and method for refreshing a DRAM device
JP2006040527A (ja) セルフリフレッシュ周期制御回路
KR100719181B1 (ko) 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법
KR100573831B1 (ko) 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자
JP4354284B2 (ja) メモリ制御装置およびメモリ制御システム
JP4167106B2 (ja) 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法
US8159885B2 (en) Refresh control circuit and semiconductor memory device and memory system including the same
TWI254945B (en) High voltage generator in semiconductor memory device
US8520466B2 (en) Internal command generation circuit
US7710158B2 (en) Command decoder and command signal generating circuit
JP2009151903A (ja) 半導体記憶装置
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
KR101215647B1 (ko) 반도체메모리장치
JP6357576B1 (ja) 揮発性メモリデバイス及びそのセルフリフレッシュ方法
TWI637387B (zh) 揮發性記憶體裝置及其自刷新方法
US7830201B2 (en) Internal voltage control device capable of reducing current consumption and semiconductor memory device using the same
TWI449042B (zh) 半導體記憶元件之自我更新電路及其方法
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법
JP2009266286A (ja) 半導体メモリおよびメモリコントローラ
KR20060066422A (ko) 반도체 칩의 저전력 기능을 위한 클록 신호 스위칭 장치
TW201624475A (zh) 記憶裝置和其電力控制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4949013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250