KR20170090269A - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170090269A
KR20170090269A KR1020160010906A KR20160010906A KR20170090269A KR 20170090269 A KR20170090269 A KR 20170090269A KR 1020160010906 A KR1020160010906 A KR 1020160010906A KR 20160010906 A KR20160010906 A KR 20160010906A KR 20170090269 A KR20170090269 A KR 20170090269A
Authority
KR
South Korea
Prior art keywords
memory cells
memory device
semiconductor memory
temperature
read
Prior art date
Application number
KR1020160010906A
Other languages
English (en)
Other versions
KR102449776B1 (ko
Inventor
주병인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160010906A priority Critical patent/KR102449776B1/ko
Priority to US15/214,631 priority patent/US10388332B2/en
Publication of KR20170090269A publication Critical patent/KR20170090269A/ko
Priority to US16/503,989 priority patent/US10777237B2/en
Application granted granted Critical
Publication of KR102449776B1 publication Critical patent/KR102449776B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다. 본 기술에 따른 향상된 동작 시간을 갖는 반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이 및 컨트롤러가 요청한 상기 메모리 셀들에 대한 목표 동작을 수행하고, 상기 목표 동작의 완료시 상기 복수의 메모리 셀들의 온도를 측정하는 주변 회로를 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 향상된 동작 속도를 갖는 반도체 메모리 장치 및 그것의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예로서, 복수의 메모리 셀들을 포함하는 반도체 메모리 장치의 동작 방법은, 상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 목표 동작의 수행을 위한 요청을 수신하는 단계, 상기 목표 동작의 수행을 위한 동기 신호를 생성하는 단계 및 상기 동기 신호에 응답하여, 상기 반도체 메모리 장치에 포함된 메모리 셀들의 온도를 측정하는 단계를 포함한다.
실시 예로써, 본 발명의 반도체 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 컨트롤러로부터 목표 동작의 수행을 위한 요청을 수신하고, 상기 목표 동작의 수행을 위한 동기 신호를 생성하는 동작 제어 신호 생성부 및 상기 동기 신호를 응답하여 상기 복수의 메모리 셀들의 온도를 측정하는 온도 측정부를 포함한다.
본 발명의 실시 예에 따르면, 향상된 동작속도를 갖는 반도체 메모리 장치 및 그것의 동작방법이 제공된다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이 구조를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이 구조의 다른 실시 예를 나타낸 도면이다.
도 5는 도 2의 메모리 셀 어레이 구조의 다른 실시 예를 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치의 온도 측정부(130)의 구조를 나타낸 블록도이다.
도 7은 도 6의 인에이블 회로의 구조를 나타낸 블록도이다.
도 8은 도 2의 동작 제어 신호 생성부의 동작을 설명하기 위한 도면이다.
도 9는 반도체 메모리 장치가 온도 측정 인에이블 신호를 출력하는 방법을 나타낸 순서도이다.
도 10은 반도체 메모리 장치의 인에이블 회로의 입출력 신호의 타이밍을 나타낸 도면이다.
도 11은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 12는 도 11의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 13은 도 12를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
도 1을 참조하면, 메모리 시스템(50)은 반도체 메모리 장치(100) 및 컨트롤러(200)를 포함한다.
반도체 메모리 장치(100)는 컨트롤러(200)의 제어에 응답하여 동작한다. 반도체 메모리 장치(100)는 복수의 메모리 블록들을 갖는 메모리 셀 어레이를 포함한다.
반도체 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 반도체 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
빈도체 메모리 장치(100)는 컨트롤러(200)로부터 채널을 통해 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 내부 동작을 수행한다.
예를 들면, 반도체 메모리 장치(100)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
반도체 메모리 장치(100)에 포함된 메모리 셀들의 문턱 전압들은 온도, 습도, 압력 또는 전자기력 등의 외부 환경에 따라 달라질 수 있다. 예를 들면, 메모리 셀들은 고온에서 프로그램 하는 경우와 저온에서 프로그램 하는 경우 또는 고온에서 읽기를 하는 경우와 저온에서 읽기를 하는 경우 그 문턱 전압이 달라 질 수 있다. 따라서, 온도에 따른 메모리 셀의 특성 변화를 보상하거나, 메모리 셀의 제어에 활용하기 위해서 반도체 메모리 장치는 메모리 셀들의 온도를 꾸준히 모니터링 할 필요가 있다.
반도체 메모리 장치(100)는 온도 측정부(130)를 포함한다. 온도 측정부(130)는 반도체 메모리 장치(100)의 메모리 셀 어레이의 온도를 측정한다. 온도 측정부(130)는 반도체 메모리 장치(100)의 메모리 셀들의 온도를 측정하기 위한 온도 센서 회로를 포함할 수 있다. 온도 측정부(130)는 컨트롤러(200)로부터 입력되는 신호 또는 반도체 메모리 장치(100)의 내부 신호에 응답하여 메모리 셀들의 온도를 측정할 수 있다. 온도 측정부(130)는 메모리 셀들의 온도를 측정한 온도 정보를 저장하는 휘발성 메모리 또는 온도 정보가 필요한 곳으로 온도 정보를 출력한다.
다양한 실시 예에서, 하나의 컨트롤러(200)는 복수의 반도체 메모리 장치(100)들과 연결될 수 있다. 이 경우, 컨트롤러(200)는 사용하고자 하는 반도체 메모리 장치(100)를 선택하기 위해 칩 인에이블 신호(chip enable signal)를 전송할 수 있다. 칩 인에이블 신호가 입력되면 반도체 메모리 장치는 컨트롤러(200)에 의해 선택된다. 칩 인에이블 신호는 반도체 메모리 장치(100)의 칩 인에이블(Chip Enable, CE) 핀(pin)으로 입력될 수 있다. 실시 예에서 온도 측정부(130)는 칩 인에이블 신호와 내부 신호들 중 적어도 어느 하나에 응답하여 메모리 셀들의 온도를 측정할 수 있다.
실시 예로서, 컨트롤러(200)는 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 프로그램 동작 시, 컨트롤러(200)는 프로그램 커맨드, 어드레스 및 데이터를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다. 읽기 동작 시, 컨트롤러(200)는 읽기 커맨드 및 어드레스를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다. 소거 동작 시, 컨트롤러(200)는 소거 커맨드 및 어드레스를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다.
실시 예로서, 컨트롤러(200)는 램(Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface) 및 메모리 인터페이스(memory interface)와 같은 구성 요소들을 포함할 수 있다. 램은 프로세싱 유닛의 동작 메모리, 반도체 메모리 장치(100) 및 호스트 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러의 제반 동작을 제어한다.
호스트 인터페이스는 호스트 및 컨트롤러(200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 것이다. 실시 예로서, 컨트롤러(200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성된다.
메모리 인터페이스는 반도체 메모리 장치(100)과 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이 구조를 나타낸 도면이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110) 및 주변 회로(120, peripheral circuit)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다. 여기서 복수의 블록들은 메인 블록(main block)과 기타 블록(extra block)으로 구분될 수 있고, 기타 블록에는 메모리 셀들의 동작에 관한 다양한 설정정보들이 저장되어 있을 수 있다.
도 3을 참조하면, 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제 1 내지 제 m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 2에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제 1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m)을 포함한다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다.
제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m) 각각은 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 1의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(140)에 의해 제어된다.
다시 도 2를 참조하면, 주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124), 제어 로직(125) 및 온도 측정부(130)를 포함한다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 반도체 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다.
프로그램 및 읽기 동작 시에, 제어 로직(125)이 수신한 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 펄스를 인가하고 비선택된 워드 라인들에 프로그램 펄스보다 낮은 패스 펄스를 인가할 것이다. 읽기 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 리드전압을 인가하고 비선택된 워드 비선택된 워드라인들에 리드 전압보다 높은 패스 전압을 인가할 것이다.
실시 예로서, 반도체 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)은 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다.
실시 예로서, 어드레스 디코더(121)은 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 반도체 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 반도체 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
프로그램 동작 시에, 전압 발생기(122)는 고전압의 프로그램 펄스 및 프로그램 펄스보다 낮은 패스 펄스를 생성할 것이다. 읽기 동작 시에, 전압 발생기(130)는 리드 전압 및 리드 전압보다 높은 패스 전압을 생성할 것이다. 소거 동작 시에, 전압 발생기(130)는 소거 전압을 생성할 것이다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 입출력 회로(124)로 출력한다. 소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 반도체 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다. 제어 로직(125)은 어드레스(ADDR)를 어드레스 디코더(121)에 전달한다.
본 발명의 실시 예에 따르면, 제어 로직(125)는 외부 컨트롤러로부터 수신한 커맨드(CMD)의 수행 동작을 위해 동작 제어 신호 생성부(126)를 더 포함할 수 있다.
동작 제어 신호 생성부(126)는 외부 컨트롤러로부터 수신한 커맨드(CMD)의 수행을 위한 동기 신호를 생성할 수 있다. 실시 예에서, 생성된 동기 신호는 동작의 시작에 대한 동작 시작 펄스(operation start pulse)와 동작이 종료함을 알리는 동작 종료 펄스(operation end pulse)일 수 있다.
동작 제어 신호 생성부(126)는 외부 컨트롤러로부터 수신되는 쓰기 인에이블(write enable, WE) 신호와 읽기 인에이블(read enable, RE) 신호에 따라 주변 회로(120)의 동작의 시작을 나타내는 동기 신호인 동작 시작 펄스(operation start pulse)와 동작의 종료를 나타내는 동기 신호인 동작 종료 펄스(operation end pulse)를 생성하고, 생성된 신호를 주변 회로(120)로 전달할 수 있다.
온도 측정부(130)는 메모리 셀 어레이(110)의 온도를 측정한다. 온도 측정부(130)는 메모리 셀들의 온도를 측정하기 위한 온도 센서 회로를 포함할 수 있다. 온도 측정부(130)는 외부에서 입력되는 신호 또는 반도체 메모리 장치(100)의 내부 신호에 응답하여 메모리 셀들의 온도를 측정할 수 있다. 실시 예에서, 온도 측정부(130)는 동작 제어 신호 생성부(126)가 생성한 동작 시작 펄스(operation start pulse)와 동작 종료 펄스(operation end pulse)를 수신할 수 있다. 온도 측정부(130)는 메모리 셀들의 온도를 측정한 온도 정보를 저장하는 휘발성 메모리 또는 온도 정보가 필요한 곳으로 온도 정보를 출력할 수 있다. 실시 예에서, 온도 측정부(130)는 측정한 온도 정보를 제어 로직(125)에 전달할 수 있다. 또는 온도 측정부(130)는 온도 정보를 임의의 레지스터에 저장하도록 전달할 수 있다. 온도 측정부(130)의 동작과 구조에 대해서는 후술하는 도 6 내지 9에 대한 설명에서 보다 상세하게 설명한다.
도 4는 도 2의 메모리 셀 어레이(110) 구조의 다른 실시 예를 나타낸 도면이다.
도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 도 4에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1)의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2~BLKz)의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2~BLKz)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
도 4를 참조하면 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라, 메모리 블록(BLK1)에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 도 2의 메모리 셀 어레이(110) 구조의 다른 실시 예를 나타낸 도면이다.
도 5를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1'~BLKz')을 포함한다. 도 5에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1')의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2'~BLKz')의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2'~BLKz')도 제 1 메모리 블록(BLK1')과 마찬가지로 구성됨이 이해될 것이다.
제 1 메모리 블록(BLK1')은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 제 1 메모리 블록(BLK1') 내에서, +X 방향으로 m개의 셀 스트링들이 배열된다. 도 5에서, +Y 방향으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(BLK1')에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLK1')은 도 4의 메모리 블록(BLK1)과 유사한 등가 회로를 갖는다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치의 온도 측정부(130)의 구조를 나타낸 블록도이다.
도 6을 참조하면, 온도 측정부(130)는 인에이블 회로(131), 측정부(132) 및 출력부(133)를 포함할 수 있다. 도 6에서는 온도 측정부(130)가 인에이블 회로(131), 측정부(132) 및 출력부(133) 만을 포함하는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로 온도 측정부(130)는 그 동작에 따라 다양한 모듈 또는 회로들을 더 포함할 수 있다.
인에이블 회로(131)는 측정부(132)가 메모리 셀들의 온도를 측정 하는 온도 측정 동작을 수행하도록 온도 측정 인에이블 신호를 발생시킨다. 인에이블 회로(131)가 발생 시킨 온도 측정 인에이블 신호는 측정부(132)로 전달된다. 인에이블 회로(131)는 칩 인에이블 신호(CE) 또는 동작 종료 신호(Operation End Pulse) 중 적어도 어느 하나 이상의 신호에 응답하여 온도 측정 인에이블 신호를 생성한다. 인에이블 회로(131)의 상세한 구조는 후술하는 도 9에 대한 설명에서 보다 상세하게 설명한다.
측정부(132)는 인에이블 회로(131)가 칩 인에이블 신호(CE) 또는 동작 종료 신호(Operation End Pulse) 중 적어도 어느 하나 이상의 신호에 응답하여 생성한 온도 측정 인에이블 신호를 수신한다. 측정부(132)는 메모리 셀들의 온도를 측정하기 위한 온도 센서를 포함할 수 있다. 측정부(132)가 메모리 셀들의 온도를 측정하는 방법이나 원리는 본 발명에서 한정되는 것이 아니므로 여기서는 자세한 설명을 생략한다.
실시 예에서, 측정부(132)는 온도 측정 인에이블 신호가 입력되는 동안 계속해서 온도를 측정할 수 있다. 또는 측정부(132)는 온도 측정 인에이블 신호가 감지되면 기 설정된 횟수 또는 시간만큼 온도를 측정할 수도 있다.
출력부(133)는 측정부(132)가 측정한 온도 정보를 온도 측정부(130) 이외의 모듈이나 장치로 출력한다.
도 7은 도 6의 인에이블 회로의 구조를 나타낸 블록도이다.
도 7을 참조하면 인에이블 회로(131)는 반전 출력부(101), 선택 출력부(102) 및 플립플롭(103)을 포함할 수 있다.
반전 출력부(101)는 칩 인에이블 신호를 수신하여 이를 반전시켜 선택 출력부(102)로 출력한다. 반전 출력부(101)는 칩 인에이블 신호가 논리 값 “하이” 이면, “로우”를 출력하고, 논리 값 “로우” 이면 “하이”를 출력할 수 있다. 반전 출력부(101)의 출력에 따라, 반도체 메모리 장치가 컨트롤러에 의해 선택된 상태 즉, 칩 인에이블 신호가 입력되는 상태에서는 반전 출력부(101)의 출력은 논리 값 “로우”를 가질 수 있다. 반도체 메모리 장치가 선택되지 않은 경우에는 칩 인에이블 신호가 비활성 상태이므로 반전 출력부(101)의 출력은 논리값 “하이”일 수 있다. 실시 예에서, 반전 출력부(101)는 입력되는 칩 인에이블 신호을 계속해서 반전 시켜 전달할 수도 있고, 상승(rising) 또는 하강(falling) 엣지(edge)를 검출하여, 검출시에만 선택 출력부(102)로 신호를 전달할 수 있다. 실시 예에서 반전 출력부(101)는 인버터 게이트(inverter gate)일 수 있다.
선택 출력부(102)는 반전 출력부(101)의 출력과 반도체 메모리 장치의 내부 신호인 동작 종료 신호(Operation End Pulse)를 입력 받는다. 선택 출력부(102)는 반전 출력부(101)의 출력과 동작 종료 신호 중 어느 한 신호가 활성 상태인 경우에 임의의 출력 값을 갖는다. 여기서 선택 출력부(102)의 출력은 논리값 “하이” 또는 “로우” 중 어느 하나일 수 있다.
동작 종료 신호는 반도체 메모리 장치가 컨트롤러에 의해 요청된 동작의 수행을 종료한 경우 발생하는 내부 신호일 수 있다. 실시 예에서, 동작 종료 신호는 도 2의 동작 제어 신호 생성부(126)에 의해 생성될 수 있다. 동작 종료 신호가 활성 상태이면 반도체 메모리 장치의 메모리 셀들은 동작하지 않고 대기 상태(idle)를 유지한다. 선택 출력부(102)의 입력 중 어느 하나가 반전 출력부(101)의 출력이므로, 선택 출력부(102)는 반도체 메모리 장치가 컨트롤러에 의해 선택되었으나, 동작이 종료하여 동작 종료 신호가 활성 상태인 경우 출력을 내보낸다. 실시 예에서, 선택 출력부(102)는 입력되는 신호들 중 어느 한 신호가 입력되는 경우, 계속해서 출력을 유지할 수도 있고, 입력되는 신호들 중 어느 한 신호의 상승(rising) 또는 하강(falling) 엣지(edge)를 검출하여, 검출시에만 출력을 가질 수도 있다.
플립플롭(103)은 선택 출력부(102)의 출력을 입력받아 온도 측정 인에이블 신호(Temp Detection Enable Signal)을 출력한다. 플립플롭은 임의의 출력을 유지하다가 입력되는 신호가 변경되면, 이를 출력에 반영할 수 있다. 플립플롭(103)의 리셋(reset)입력은 반도체 메모리 장치에 파워가 오프(off)되거나 기존의 온도 측정 동작이 완료되면 이를 초기화 하기 위한 입력이다.
도 7에서는 플립플롭(103)으로 명명하였으나, 이는 설명의 편의를 위한 것으로 본 발명의 실시 예에서는 온도 측정 인에이블 신호를 출력할 수 있는 래치(latch) 기능을 갖는 모든 전자회로를 포함한다.
또한, 본 발명의 실시 예에서는 온도 측정 인에이블 신호를 출력하기 위해 플립플롭(103)에 입력되는 신호의 위상을 고정하지 않는다. 즉, 상승 및/또는 하강 엣지 모두 동작이 가능하며, 도 7의 회로는 칩 인에이블 신호와 동작 종료 신호를 위상에 맞도록 제어하는 다양한 조합회로들로 변경이 가능할 것이다.
또한 칩 인에이블 신호와 동작 종료 신호는 그 기능을 대변 할 수 있는 모든 신호를 포함한다.
도 8은 도 2의 동작 제어 신호 생성부(126)의 동작을 설명하기 위한 도면이다.
반도체 메모리 장치는 외부 컨트롤러로부터 호스트가 요청한 동작들을 수행하기 위해서 해당 동작들에 대응하는 커맨드들을 수신할 수 있다. 구체적으로, 반도체 메모리 장치는 외부 컨트롤러로부터 특정 동작을 나타내는 커맨드, 해당 동작을 수행하는 메모리 셀의 주소를 나타내는 어드레스 및 커맨드에 사용되는 데이터를 수신할 수 있다. 반도체 메모리 장치는 컨트롤러로부터 커맨드, 어드레스 및 데이터를 수신하면, 해당 동작을 수행한다. 반도체 메모리 장치는 해당 동작을 수행하기 위해, 동작 제어 신호 생성부(126)는 반도체 메모리 장치에 포함된 주변 회로들을 구동하기 위한 동기 신호를 생성하고, 이를 주변 회로로 전달 할 수 있다.
동작 제어 신호 생성부(126)는 시작 인에이블(start enable) 신호와 종료 인에이블(end enable) 신호를 수신한다. 여기서 시작 인에이블(start enable) 신호는 외부 컨트롤러로부터 직접 수신되거나, 제어 로직이 외부 컨트롤러로부터 수신한 신호를 전달 받는 방식으로 수신될 수 있다.
실시 예에서, 시작 인에이블(start enable) 신호는 외부 컨트롤러가 전송하는 쓰기 인에이블(WE) 또는 읽기 인에이블(RE) 신호 중 어느 하나일 수 있다. 프로그램 동작 또는 소거 동작시 시작 인에이블(start enable) 신호는 쓰기 인에이블(WE) 신호일 수 있다. 읽기 동작시 시작 인에이블(start enable) 신호는 읽기 인에이블(RE) 신호 일 수 있다.
동작 제어 신호 생성부(126)는 시작 인에이블(start enable)신호가 입력되면, 동작 시작 펄스(operation start pulse)를 생성한다. 본 발명의 실시 예에서, 동작 시작 펄스(operation start pulse)는 도 2의 온도 측정부(130)에 전달될 수 있다.
동작 제어 신호 생성부(126)는 외부 컨트롤러가 요청한 동작의 수행이 종료하면, 동작 종료 펄스(operation end pulse)를 생성하고, 이를 주변 회로(120)로 전달할 수 있다. 동작 제어 신호 생성부(126)는 종료 인에이블(end enable) 신호가 수신되면, 동작 종료 펄스(operation end pulse)를 생성하고, 이를 주변 회로(120)로 전달할 수 있다.
실시 예에서, 종료 인에이블(end enable) 신호는 주변 회로(120)로부터 입력될 수 있다. 구체적으로 프로그램 동작 또는 소거 동작의 경우 패스 또는 페일을 나타내는 상태 레지스터에 데이터가 입력되면 그에 대응하여 종료 인에이블(end enable) 신호가 동작 제어 신호 생성부(126)에 입력될 수 있다. 읽기 동작시 외부 컨트롤러에 전달할 데이터가 데이터 레지스터에 입력되면, 종료 인에이블(end enable) 신호가 입력될 수 있다.
동작 제어 신호 생성부(126)는 종료 인에이블(end enable)신호가 입력되면, 동작 종료 펄스(operation end pulse)를 생성한다. 본 발명의 실시 예에서, 동작 종료 펄스(operation end pulse)는 도 2의 온도 측정부(130)에 전달될 수 있다.
도 9 및 도 10은 본 발명의 실시 예인 반도체 메모리 장치의 동작을 설명하기 위한 도면이다.
구체적으로 도 9는 반도체 메모리 장치가 온도 측정 인에이블 신호를 출력하는 방법을 나타낸 순서도이다. 도 10은 반도체 메모리 장치의 인에이블 회로의 입출력 신호의 타이밍을 나타낸 도면이다.
도 9 및 도 10을 참조하면, 반도체 메모리 장치는 칩 인에이블(CE) 신호가 활성 상태(enable)인지를 판단할 수 있다(801). 칩 인에이블 신호가 활성 상태이면 반도체 메모리 장치는 컨트롤러에 의해 선택되었음을 알 수 있다.
반도체 메모리 장치는 칩 인에이블 신호가 비활성 상태에서 활성 상태로 변경되면 온도 측정 인에이블 신호를 출력한다(803).
구체적으로 t1 시점에서 반도체 메모리 장치의 칩 인에이블 신호가 활성화된다. 칩 인에이블 신호가 활성화 된다는 것은 컨트롤러가 반도체 메모리 장치에 대한 동작의 요청이 예상될 수 있다. 그러나, 칩 인에이블 신호가 활성 상태로 변경된 시점과 컨트롤러가 요청한 동작이 개시되는 시기(t2) 간에 딜레이가 있을 수 있다. 이는 컨트롤러와 반도체 메모리간의 신호 처리에 따른 딜레이 일 수도 있다 또는 컨트롤러가 반도체 메모리에 커맨드, 어드레스 및 데이터를 전달하는 시간 동안 반도체 메모리 장치의 메모리 셀은 대기 상태를 유지함에 따른 딜레이 일 수 있다. 반도체 메모리 장치의 온도 측정부의 인에이블 회로는 칩 인에이블 신호에 응답하여 온도 측정 인에이블 신호를 출력한다(t1~t2). 본 발명의 실시 예에서는 칩 인에이블 신호에 응답하여 온도 측정 동작을 수행함으로써 초기에 반도체 메모리 장치의 메모리 셀들이 대기상태에 있는 동안 온도를 측정함으로써 온도 측정에 사용되는 시간을 줄일 수 있다(initial time save).
t2~t3구간에서, 반도체 메모리 장치는 목표 동작(target operation)을 수행한다. 여기서 목표 동작은 컨트롤러가 반도체 메모리 장치에 요청한 동작들 중 온도 측정 동작의 수행이 요구되는 동작들일 수 있다. 실시 예에서, 목표 동작은 프로그램 관련 동작, 읽기 관련 동작 및 소거 관련 동작일 수 있다.
805 단계에서, 반도체 메모리 장치는 동작 종료 신호가 발생하는 지 판단할 수 있다. 즉, 목표 동작의 수행이 완료되면, 반도체 메모리 장치는 내부적으로 동작이 종료하였음을 나타내는 동작 종료 신호를 온도 측정부에 전달한다. 동작 종료 신호가 발생하고 나면, 반도체 메모리 장치는 컨트롤러로부터 입력되는 새로운 요청들을 기다린다(idle). 반도체 메모리 장치는 805 단계에서 판단한 결과 동작 종료 신호가 입력되면, 807 단계로 진행하여 온도 측정 인에이블 신호를 출력한다. 즉, 반도체 메모리 장치는 t3시점에서 동작 종료 신호의 하강 엣지를 검출하고 온도 측정 동작을 수행한다. 따라서 뒤이은 동작 시작 펄스(Operation Start Pulse)가 인가되기 전에 메모리 셀들이 대기 상태에 있는 시간 동안 온도 측정 동작을 수행한다. 따라서 초기에 수행하는 온도 측정 동작 이후에도 매 동작 종료 펄스가 인가되는 동안 메모리 셀들의 온도를 측정함으로써 온도 측정에 사용되는 시간을 줄일 수 있다(Next Time Save).
809 단계에서, 반도체 메모리 장치는 칩 인에이블 신호가 비활성 상태인지를 판단하여 비활성 상태가 아닌 경우 805 단계로 진행하여 동작 종료 신호에 응답하여 온도 측정 인에이블 신호를 출력한다.
도 11은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 11을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(1300) 및 컨트롤러(1200)를 포함한다.
반도체 메모리 장치(1300)는 도 2를 참조하여 설명된 반도체 메모리 장치(100)와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1200)는 호스트(Host) 및 반도체 메모리 장치(1300)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 반도체 메모리 장치(1300)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 반도체 메모리 장치(1300)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 램(1210, Random Access Memory), 프로세싱 유닛(1220, processing unit), 호스트 인터페이스(1230, host interface), 메모리 인터페이스(1240, memory interface) 및 에러 정정 블록(1250)을 포함한다.
램(1210)은 프로세싱 유닛(1220)의 동작 메모리, 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다.
프로세싱 유닛(1220)은 컨트롤러(1200)의 제반 동작을 제어한다.
프로세싱 유닛(1220)은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터(DATA, 도 1 참조)로서 반도체 메모리 장치(1300)에 제공되어 메모리 셀 어레이(110, 도 1 참조)에 프로그램된다.
프로세싱 유닛(1220)은 리드 동작 시 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세싱 유닛(1220)은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스(1230)는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1240)는 반도체 메모리 장치(1300)과 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1250)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(1300) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(1300) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 도 11의 메모리 시스템(1000)의 응용 예(2000)를 보여주는 블록도이다.
도 12를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 12에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 11을 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 12에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 13은 도 12를 참조하여 설명된 메모리 시스템(2000)을 포함하는 컴퓨팅 시스템(3000)을 보여주는 블록도이다.
도 13을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 13에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 13에서, 도 12를 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 12를 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 11 및 도 12를 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 주변 회로
121: 어드레스 디코더
122: 전압 발생기
123: 읽기 및 쓰기 회로
124: 데이터 입출력 회로
125: 제어 로직
126: 동작 제어 신호 생성부

Claims (18)

  1. 복수의 메모리 셀들을 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
    상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 목표 동작의 수행을 위한 요청을 수신하는 단계;
    상기 목표 동작의 수행을 위한 동기 신호를 생성하는 단계; 및
    상기 동기 신호에 응답하여, 상기 반도체 메모리 장치에 포함된 메모리 셀들의 온도를 측정하는 단계;를 포함하는 동작 방법.
  2. 제 1항에 있어서, 상기 동기 신호는,
    상기 목표 동작의 수행이 완료됨에 따라 생성된 동작 종료 펄스인 동작 방법.
  3. 제 2항에 있어서, 상기 동작 종료 펄스는,
    상기 목표 동작이 프로그램 또는 소거 동작인 경우, 상기 프로그램 또는 소거 동작의 패스 또는 페일이 결정되면 생성되는 동작 방법.
  4. 제 2항에 있어서, 상기 동작 동료 펄스는,
    상기 목표 동작이 읽기 동작이면, 상기 읽기 동작의 페일이 결정되거나, 상기 일기 동작에 따라 독출된 데이터가 저장되면 생성되는 동작 방법.
  5. 제 1항에 있어서, 상기 목표 동작은,
    상기 복수의 메모리 셀들에 대한 프로그램 관련 동작, 읽기 관련 동작 또는 소거 관련 동작 중 적어도 어느 하나를 포함하는 동작 방법.
  6. 제 1항에 있어서, 상기 온도를 측정하는 단계는,
    상기 동기 신호에 응답하여 상기 메모리 셀들에 대한 온도 측정 동작을 제어하는 온도 측정 인에이블 신호를 생성하는 단계; 및
    상기 온도 측정 인에이블 신호에 따라 상기 메모리 셀들의 온도를 측정하는 단계;를 포함하는 동작 방법.
  7. 제 1항에 있어서,
    측정된 상기 메모리 셀들의 온도를 상기 컨트롤러로 출력하는 단계를 더 포함하는 동작 방법.
  8. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    컨트롤러로부터 목표 동작의 수행을 위한 요청을 수신하고, 상기 목표 동작의 수행을 위한 동기 신호를 생성하는 동작 제어 신호 생성부; 및
    상기 동기 신호를 응답하여 상기 복수의 메모리 셀들의 온도를 측정하는 온도 측정부;를 포함하는 반도체 메모리 장치.
  9. 제 8항에 있어서, 상기 동작 제어 신호 생성부는,
    상기 목표 동작의 시작을 나타내는 동작 시작 펄스 및 상기 목표 동작의 수행이 완료되었음을 나타내는 동작 종료 펄스를 생성하는 반도체 메모리 장치.
  10. 제 9항에 있어서, 온도 측정부는,
    상기 동작 종료 펄스에 응답하여 상기 복수의 메모리 셀들의 온도를 측정하는 반도체 메모리 장치.
  11. 제 9항에 있어서, 상기 동작 신호 생성부는,
    상기 목표 동작이 프로그램 또는 소거 동작인 경우, 상기 컨트롤러가 전송한 쓰기 인에이블 (write enable, WE) 신호에 응답하여 상기 동작 시작 펄스를 생성하는 반도체 메모리 장치.
  12. 제 9항에 있어서, 상기 동작 신호 생성부는,
    상기 목표 동작이 읽기 동작인 경우, 상기 컨트롤러가 전송한 읽기 인에이블 (read enable, RE) 신호에 응답하여 상기 동작 시작 펄스를 생성하는 반도체 메모리 장치.
  13. 제 9항에 있어서, 상기 동작 제어 신호 생성부는,
    상기 목표 동작이 프로그램 또는 소거 동작인 경우, 상기 프로그램 또는 소거 동작의 패스 또는 페일이 결정되면 상기 동작 종료 펄스를 생성하는 반도체 메모리 장치.
  14. 제 9항에 있어서, 상기 동작 제어 신호 생성부는,
    상기 목표 동작이 읽기 동작이면, 상기 읽기 동작의 페일이 결정되거나, 상기 읽기 동작에 따라 데이터가 독출되면 상기 동작 종료 펄스를 생성하는 반도체 메모리 장치.
  15. 제 9항에 있어서, 상기 동작 제어 신호 생성부는,
    상기 동작 종료 펄스를 상기 동기 신호로 상기 온도 측정부에 전송하는 반도체 메모리 장치.
  16. 제 8항에 있어서, 상기 목표 동작은,
    상기 복수의 메모리 셀들에 대한 프로그램 관련 동작, 읽기 관련 동작 또는 소거 관련 동작 중 적어도 어느 하나를 포함하는 반도체 메모리 장치.
  17. 제 8항에 있어서, 상기 온도 측정부는,
    상기 동기 신호에 응답하여 상기 메모리 셀들에 대한 온도 측정 동작을 제어하는 온도 측정 인에이블 신호를 생성하는 인에이블회로; 및
    상기 온도 측정 인에이블 신호에 따라 상기 메모리 셀들의 온도를 측정하는 측정부;를 포함하는 반도체 메모리 장치.
  18. 제 17항에 있어서, 상기 온도 측정부는,
    측정된 상기 메모리 셀들의 온도를 상기 컨트롤러로 출력하는 출력부;를 더 포함하는 반도체 메모리 장치.
KR1020160010906A 2016-01-28 2016-01-28 반도체 메모리 장치 및 그것의 동작 방법 KR102449776B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160010906A KR102449776B1 (ko) 2016-01-28 2016-01-28 반도체 메모리 장치 및 그것의 동작 방법
US15/214,631 US10388332B2 (en) 2016-01-28 2016-07-20 Semiconductor memory device and method with temperature detection
US16/503,989 US10777237B2 (en) 2016-01-28 2019-07-05 Semiconductor memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010906A KR102449776B1 (ko) 2016-01-28 2016-01-28 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170090269A true KR20170090269A (ko) 2017-08-07
KR102449776B1 KR102449776B1 (ko) 2022-10-04

Family

ID=59387621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010906A KR102449776B1 (ko) 2016-01-28 2016-01-28 반도체 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (2) US10388332B2 (ko)
KR (1) KR102449776B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626048B1 (ko) * 2018-03-21 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20210092060A (ko) * 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11605427B2 (en) 2021-01-04 2023-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with write pulse trimming

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055749A (ko) 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 온도 검출회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP2007280587A (ja) * 2006-04-03 2007-10-25 Hynix Semiconductor Inc 温度感知装置を備えた半導体メモリ素子及びその駆動方法
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
US20110066798A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device having calibration circuit that adjusts an impedance of output buffer and data processing system including the same
KR20120086036A (ko) 2011-01-25 2012-08-02 에스케이하이닉스 주식회사 온도 감지 회로
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001580A (ko) 2009-06-30 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
JP5554974B2 (ja) * 2009-12-11 2014-07-23 ルネサスエレクトロニクス株式会社 データ処理用半導体装置
JP2011129237A (ja) * 2009-12-21 2011-06-30 Elpida Memory Inc 半導体装置及び半導体記憶装置
US8437171B1 (en) * 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
KR101702356B1 (ko) * 2010-08-09 2017-02-03 삼성전자주식회사 전하 트랩형 플래시 메모리 장치 및 그것의 소거 방법
KR20120125791A (ko) 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
US9129700B2 (en) * 2013-01-22 2015-09-08 Freescale Semiconductor, Inc. Systems and methods for adaptive soft programming for non-volatile memory using temperature sensor
US9406368B2 (en) * 2014-01-21 2016-08-02 International Business Machines Corporation Dynamic temperature adjustments in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
KR102282947B1 (ko) * 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055749A (ko) 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 온도 검출회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP2007280587A (ja) * 2006-04-03 2007-10-25 Hynix Semiconductor Inc 温度感知装置を備えた半導体メモリ素子及びその駆動方法
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device
US20110066798A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device having calibration circuit that adjusts an impedance of output buffer and data processing system including the same
KR20120086036A (ko) 2011-01-25 2012-08-02 에스케이하이닉스 주식회사 온도 감지 회로

Also Published As

Publication number Publication date
US20190325922A1 (en) 2019-10-24
US10777237B2 (en) 2020-09-15
US20170221571A1 (en) 2017-08-03
US10388332B2 (en) 2019-08-20
KR102449776B1 (ko) 2022-10-04

Similar Documents

Publication Publication Date Title
US10748633B2 (en) Semiconductor memory device
US9165662B2 (en) Semiconductor memory device and programming method thereof
TWI633559B (zh) 包含三維記憶胞陣列結構的半導體記憶體裝置及操作其之方法
US9293211B2 (en) Semiconductor device and method of operating the same
KR20180054315A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170092006A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102395724B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR20180028292A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US11062742B2 (en) Memory system capable of improving stability of a data read operation of interface circuit, and method of operating the memory system
KR102624606B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102603243B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180062836A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20160029506A (ko) 삼차원 메모리 셀 어레이를 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR20190088293A (ko) 메모리 장치 및 그 동작 방법
KR20190106282A (ko) 저전압 감지 회로 및 이를 포함하는 메모리 장치
KR20180073885A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190007928A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160059747A (ko) 반도체 메모리 장치 그것의 동작 방법
KR20170052026A (ko) 반도체 메모리 장치 및 그 동작 방법
US10777237B2 (en) Semiconductor memory device and method of operating the same
KR20170100875A (ko) 메모리 시스템 및 이의 동작 방법
KR20170104839A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180032911A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180001407A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant