KR101053510B1 - 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법 - Google Patents

반도체 집적회로의 온도/전압 변동 검출 장치 및 방법 Download PDF

Info

Publication number
KR101053510B1
KR101053510B1 KR1020080062609A KR20080062609A KR101053510B1 KR 101053510 B1 KR101053510 B1 KR 101053510B1 KR 1020080062609 A KR1020080062609 A KR 1020080062609A KR 20080062609 A KR20080062609 A KR 20080062609A KR 101053510 B1 KR101053510 B1 KR 101053510B1
Authority
KR
South Korea
Prior art keywords
code
signal
flip
clock
timing control
Prior art date
Application number
KR1020080062609A
Other languages
English (en)
Other versions
KR20100002642A (ko
Inventor
송청기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080062609A priority Critical patent/KR101053510B1/ko
Priority to US12/346,547 priority patent/US20090326843A1/en
Publication of KR20100002642A publication Critical patent/KR20100002642A/ko
Application granted granted Critical
Publication of KR101053510B1 publication Critical patent/KR101053510B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2219/00—Thermometers with dedicated analog to digital converters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 온도/전압 변동에 따라 주파수가 가변되는 발진 신호를 생성하도록 구성된 오실레이터; 및 발진 신호를 카운트하여 코드 신호를 생성하도록 구성된 코드 생성부를 구비한다.
Figure R1020080062609
온도, 전압

Description

반도체 집적회로의 온도/전압 변동 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING TEMPERATURE/VOLTAGE VARIATION OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법에 관한 것이다.
종래의 기술에 따른 반도체 집적회로는 온도/전압의 변동을 검출할 수 있는 장치가 구비되어 있지 않다.
따라서 종래의 기술에 따른 반도체 집적회로는 온도/전압의 변동을 고려하여 회로설계가 이루어졌다. 즉, 반도체 집적회로의 안정적인 동작이 가능하도록 하기 위해서는 온도/전압의 최대 변동 범위를 기준으로 충분한 동작 타이밍 마진(Margin)을 갖도록 반도체 집적회로의 설계가 이루어졌다.
상술한 바와 같이, 종래의 기술에 따른 반도체 집적회로는 온도/전압의 변동을 검출할 수 없으므로 실제 동작 타이밍에 비해 충분한 동작 타이밍 마진(Margin)을 갖도록 회로 설계가 이루어졌다.
종래의 기술에 따른 반도체 집적회로의 설계시 동작 타이밍 마진을 크게 하 는 것은 반도체 집적회로의 고속동작을 저해하는 요소로 작용하고 있다. 더욱이 외부 클럭이 점차적으로 고속화됨에 따라 반도체 집적회로의 고속 동작을 더욱 어렵게 하고 있다.
본 발명은 온도/전압의 변동을 검출할 수 있도록 한 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치는 온도/전압 변동에 따라 주파수가 가변되는 발진 신호를 생성하도록 구성된 오실레이터; 및 발진 신호를 카운트하여 코드 신호를 생성하도록 구성된 코드 생성부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치는 인에이블 신호와 타이밍 제어 클럭에 따라 구동 신호를 생성하도록 구성된 구동부; 상기 구동 신호의 활성화 구간 동안 발진 신호를 생성하도록 구성된 오실레이터; 상기 발진 신호를 카운트한 값을 예비 코드로 출력하도록 구성된 코드 생성부; 및 상기 타이밍 제어 클럭에 따라 상기 예비 코드의 모든 비트 또는 일부 비트를 래치하여 온도/전압 변동 검출 코드로서 출력하도록 구성된 코드 출력부를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 방법은 발진 신호를 생성하는 단계; 상기 발진 신호를 카운트한 카운트 값을 코드 신호로서 생성하는 단계; 및 상기 생성된 코드 신호를 출력하는 단계를 구비함을 특징으로 한다.
종래의 기술에서는 온도/전압 변동을 검출할 수 없으므로 실제 동작 타이밍에 비해 충분한 동작 타이밍 마진(Margin)을 갖도록 회로 설계가 이루어졌다. 그러나 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법은 온도/전압의 변동을 검출하여 디지털 정보 형태로 생성할 수 있다. 따라서 타이밍 마진을 작게 하여 고속 동작에 유리하도록 반도체 집적회로를 설계할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치의 블록도이다.
본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치는 도 1에 도시된 바와 같이, 구동부(100), 오실레이터(200), 코드 생성부(300), 분주부(400), 타이밍 제어 클럭 생성부(500), 코드 출력부(600) 및 코드 유효신호 생성부(700)를 구비한다.
상기 구동부(100)는 타이밍 제어 클럭(SP_CLK)에 따라 인에이블 신호(ENABLE)를 외부 클럭(EXT_CLK)에 동기시켜 구동 신호(RO_EN)를 생성하도록 구성된다.
상기 오실레이터(200)는 상기 구동 신호(RO_EN)에 따라 동작하여 발진 신 호(RO_OUT)을 생성하도록 구성된다.
상기 코드 생성부(300)는 상기 발진 신호(RO_OUT)를 카운트하여 예비 코드(RCODE)를 생성하고, 상기 타이밍 제어 클럭(SP_CLK)에 따라 상기 예비 코드(RCODE)를 초기화시키도록 구성된다.
상기 분주부(400)는 상기 외부 클럭(EXT_CLK)을 정해진 분주비로 분주하여 분주 클럭(FD_CLK)을 생성하고, 상기 인에이블 신호(ENABLE)에 따라 상기 분주 클럭(FD_CLK)을 초기화시키도록 구성된다.
상기 타이밍 제어 클럭 생성부(500)는 상기 분주 클럭(FD_CLK)의 특정 엣지 예를 들어, 폴링 엣지(Falling Edge)에 상기 타이밍 제어 클럭(SP_CLK)을 생성하도록 구성된다.
상기 코드 출력부(600)는 상기 타이밍 제어 클럭(SP_CLK)에 따라 상기 예비 코드(RCODE) 중에서 특정 비트를 제외한 나머지 비트를 온도/전압 변동 검출 코드(VOLTE)로서 출력하고, 상기 인에이블 신호(ENABLE)에 따라 상기 온도/전압 변동 검출 코드(VOLTE)를 초기화시키도록 구성된다. 상기 예비 코드(RCODE)의 모든 비트를 온도/전압 변동 검출 코드(VOLTE)로 사용할 수도 있다. 그러나 온도/전압 변동 검출 코드(VOLTE)의 비트수가 많을 수록 이를 사용하는 회로 블록의 사이즈 및 신호 로딩을 증가시키고, 회로 구성이 복잡해질 수 있다. 따라서 온도/전압 변동 검출 동작에 적합하다고 판단되는 비트 예를 들어, 하위 2 비트를 제외한 나머지 비트를 온도/전압 변동 검출 코드(VOLTE)로 사용하는 것이다.
상기 온도/전압 변동 검출 코드(VOLTE)는 반도체 집적회로 내부의 각종 신호 처리 관련 구성에서 사용될 수 있다.
상기 코드 유효신호 생성부(700)는 상기 인에이블 신호(ENABLE)와 상기 타이밍 제어 클럭(SP_CLK)에 따라 코드 유효신호(VOLTE_EN)를 생성하도록 구성된다.
상기 코드 유효신호(VOLTE_EN)는 상기 온도/전압 변동 검출 코드(VOLTE)의 유효성을 상기 반도체 집적회로 내부의 각종 신호 처리 관련 구성에 알리기 위한 신호이다. 즉, 코드 유효신호(VOLTE_EN)가 활성화되어 있는 시점에서 출력되는 온도/전압 변동 검출 코드(VOLTE)는 유효한 것이며, 코드 유효신호(VOLTE_EN)가 비활성화되어 있는 시점에서 출력되는 온도/전압 변동 검출 코드(VOLTE)는 유효하지 않은 것을 의미한다.
도 2a 및 도 2b는 도 1의 구동부의 실시예를 나타낸 회로도이다.
상기 구동부(100)는 도 2a 또는 도 2b와 같이, 두 가지 형태(100a 또는 100b)로 구성할 수 있다. 상기 인에이블 신호(ENABLE)가 반도체 집적회로 내부 예를 들어, MRS(Mode Register Set)에 의해 발생된 경우 도 2a와 같이 구성할 수 있으며, 상기 인에이블 신호(ENABLE)가 반도체 집적회로 외부에서 입력된 경우 도 2b와 같이 구성할 수 있다.
구동부(100a)는 도 2a에 도시된 바와 같이, 플립플롭(110), 인버터(IV1) 및 앤드 게이트(AND1)로 구성할 수 있다.
상기 구동부(100a)는 상기 타이밍 제어 클럭(SP_CLK)이 비활성화된 경우, 상기 인에이블 신호(ENABLE)를 외부 클럭(EXT_CLK)에 동기시켜 상기 구동 신호(RO_EN)로서 출력한다. 상기 타이밍 제어 클럭(SP_CLK)이 활성화된 경우에는 상 기 인에이블 신호(ENABLE)와 상관없이 상기 구동 신호(RO_EN)를 비활성화시킨다. 상기 타이밍 제어 클럭(SP_CLK)이 활성화된 구간은 상기 예비 코드(RCODE)가 초기화되는 구간이므로 상기 오실레이터(200)를 동작시킬 필요가 없다. 따라서 상기 타이밍 제어 클럭(SP_CLK)이 활성화된 경우에는 상기 인에이블 신호(ENABLE)와 상관없이 상기 구동 신호(RO_EN)를 비활성화시킬 수 있도록 구동부(100a)를 구성한 것이다.
구동부(100b)는 복수개의 플립플롭(120 ~ 140), 인버터(IV11) 및 앤드 게이트(AND11)로 구성할 수 있다. 구동부(100b)는 상기 구동부(100a)와 동일한 방식으로 동작하도록 구성된다. 다만, 인에이블 신호(ENABLE)가 외부에서 입력되므로 내부에서 생성되는 인에이블 신호(ENABLE)와의 타이밍 오차를 보상하기 위하여 플립플롭의 단수를 증가시킨 것이다.
도 3은 도 1의 오실레이터의 회로도이다.
상기 오실레이터(200)는 도 3에 도시된 바와 같이, 복수개의 인버터(IV21-1 ~ IV21-N) 및 낸드 게이트(ND11)로 구성할 수 있다.
상기 오실레이터(200)는 구동 신호(RO_EN)가 활성화되면 발진 신호(RO_OUT)를 생성하고, 상기 구동 신호(RO_EN)가 비활성화되면 상기 발진 신호(RO_OUT)를 비활성화 레벨 예를 들어, 로우 레벨로 유지시킨다.
도 4는 도 1의 코드 생성부의 회로도이다.
상기 코드 생성부(300)는 도 4에 도시된 바와 같이, 복수개의 플립플롭(310-1 ~ 310-N) 및 지연 소자(DLY)를 구비한 카운터로 구성할 수 있다. 복수개의 플립 플롭(310-1 ~ 310-N)의 출력단(Q)을 통해 예비 코드(RCODE)가 출력된다. 플립플롭(310-1)은 발진 신호(RO_OUT)를 클럭 단자에 입력받는다. 복수개의 플립플롭(310-2 ~ 310-N)은 전단 플립플롭의 출력단(Q)이 클럭 단자에 연결된다. 복수개의 플립플롭(310-1 ~ 310-N)은 공통적으로 자신의 반전 출력단(/Q)이 자신의 입력 단자(D)과 연결된다. 상기 지연 소자(DLY)를 통해 지연된 타이밍 제어 클럭(SP_CLK)에 따라 상기 예비 코드(RCODE)가 초기화된다. 상기 지연 소자(DLY)를 사용하는 이유는 상기 코드 출력부(600)에 상기 타이밍 제어 클럭(SP_CLK)에 따라 상기 예비 코드(RCODE)가 래치되기 이전에 상기 예비 코드(RCODE)가 초기화되는 것을 방지하기 위함이다.
도 5는 도 1의 분주부의 회로도이다.
상기 분주부(400)는 도 5에 도시된 바와 같이, 복수개의 플립플롭(410-1 ~ 410-N)으로 구성할 수 있다.
상기 복수개의 플립플롭(410-1 ~ 410-N) 중 마지막 플립플롭(410-N)의 출력단(Q)을 통해 정해진 분주비 만큼 분주된 분주 클럭(FD_CLK)이 출력된다. 플립플롭(410-1)은 외부 클럭(EXT_CLK)을 클럭 단자에 입력받는다. 복수개의 플립플롭(410-2 ~ 410-N)은 전단 플립플롭의 출력단(Q)이 클럭 단자에 연결된다. 복수개의 플립플롭(310-1 ~ 310-N)은 공통적으로 자신의 반전 출력단(/Q)이 자신의 입력 단자(D)과 연결된다. 상기 인에이블 신호(ENABLE)의 비활성화에 따라 상기 분주 클럭(FD_CLK)의 생성이 중지된다. 상기 분주비는 복수개의 플립플롭(410-1 ~ 410-N)의 수에 따라 정해진다. 예를 들어, 플립플롭이 2개이면 외부 클럭(EXT_CLK)을 4분 주시킬 수 있고, 플립플롭이 4개이면 외부 클럭(EXT_CLK)을 16분주 시킬 수 있다.
도 6은 도 1의 타이밍 제어 클럭 생성부의 회로도이다.
상기 타이밍 제어 클럭 생성부(500)는 인버터(IV31), 앤드 게이트(AND31) 및 지연 소자(DLY)로 구성할 수 있다.
상기 타이밍 제어 클럭 생성부(500)는 상기 분주 클럭(FD_CLK)이 하이 레벨에서 로우 레벨로 천이하면 상기 지연 소자(DLY)의 지연시간에 해당하는 폭을 갖는 타이밍 제어 클럭(SP_CLK)을 생성한다.
도 7은 도 1의 코드 출력부의 회로도이다.
상기 코드 출력부(600)는 도 7에 도시된 바와 같이, 복수개의 플립플롭(610 ~ 650)으로 구성할 수 있다. 상기 복수개의 플립플롭(610 ~ 650)은 입력 단자(D)에 예비 코드(RCODE)를 한 비트씩 입력 받고, 클럭 단자에 공통적으로 외부 클럭(EXT_CLK)을 입력 받는다. 상기 복수개의 플립플롭(610 ~ 650)을 모두 사용할 수도 있다. 그러나 상술한 바와 같이, 온도/전압 변동 검출 코드(VOLTE)를 입력 받는 회로 블록의 사이즈 및 신호 로딩을 증가시키고, 회로 구성이 복잡해지는 것을 방지하기 위하여 상기 예비 코드(RCODE) 중에서 하위 2 비트를 입력 받는 플립플롭(610, 620)을 제거하는 것을 본 발명에 따른 코드 출력부(600)의 바람직한 실시예로 한다.
도 8은 도 1의 코드 유효신호 생성부의 회로도이다.
상기 코드 유효신호 생성부(700)는 도 8에 도시된 바와 같이, 복수개의 인버터(IV41, IV42) 및 복수개의 낸드 게이트(ND41, ND42)로 구성할 수 있다.
상기 코드 유효신호 생성부(700)는 인에이블 신호(ENABLE)와 타이밍 제어 클럭(SP_CLK)이 활성화되면 코드 유효신호(VOLTE_EN)를 활성화시키고, 상기 인에이블 신호(ENABLE)가 비활성화되면 상기 코드 유효신호(VOLTE_EN)를 비활성화시킨다.
도 9는 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치의 출력 파형도이다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치의 동작을 도 9를 참조하여 설명하면 다음과 같다.
도 2a의 구동부(100a) 또는 도 2b의 구동부(200b)가 인에이블 신호(ENABLE)를 외부 클럭(EXT_CLK)에 동기시켜 구동 신호(RO_EN)를 활성화시킨다. 초기 동작시 타이밍 제어 클럭(SP_CLK)은 비활성화 상태이다.
도 3의 오실레이터(200)가 상기 구동 신호(RO_EN)에 응답하여 발진 신호(RO_OUT)를 생성한다.
도 4의 코드 생성부(300)가 상기 발진 신호(RO_OUT)의 펄스를 카운트하여 예비 코드(RCODE)를 출력한다.
한편, 도 5의 분주부(400)는 상기 인에이블 신호(ENABLE)의 활성화 구간동안 상기 외부 클럭(EXT_CLK)을 분주하여 분주 클럭(FD_CLK)을 생성하고, 도 6의 타이밍 제어 클럭 생성부(500)가 상기 분주 클럭(FD_CLK)의 폴링 엣지에 타이밍 제어 클럭(SP_CLK)을 발생시킨다.
도 7의 코드 출력부(600)가 상기 타이밍 제어 클럭(SP_CLK)이 발생될 때 마다 상기 예비 코드(RCODE)를 래치하고, 래치된 예비 코드(RCODE) 중에서 하위 2 비 트를 제외한 나머지 비트를 온도/전압 변동 검출 코드(VOLTE)로서 출력한다.
상기 타이밍 제어 클럭(SP_CLK)이 발생될 때 마다 상기 예비 코드(RCODE)가 초기화된다. 또한 상기 타이밍 제어 클럭(SP_CLK)의 하이 레벨 구간 동안 도 2a의 구동부(100a) 또는 도 2b의 구동부(200b)가 구동 신호(RO_EN)를 비활성화시킨다.
상기 구동 신호(RO_EN)가 비활성화됨에 따라 도 3의 오실레이터(200)의 발진 동작이 중지된다. 즉, 인에이블 신호(ENABLE)가 비활성화된 구간 또는 상기 예비 코드(RCODE)가 초기화되는 구간 동안은 상기 오실레이터(200)의 동작이 필요 없다. 따라서 전력 소비를 최소화하기 위해 상기 오실레이터(200)의 발진 동작을 중지시키는 것이다.
도 8의 코드 유효신호 생성부(700)가 상기 타이밍 제어 클럭(SP_CLK)이 발생된 시점부터 상기 인에이블 신호(ENABLE)가 비활성화된 시점에 해당하는 구간 동안 상기 코드 유효신호(VOLTE_EN)를 활성화시킨다.
상기 온도/전압 변동 검출 코드(VOLTE)는 상기 타이밍 제어 클럭(SP_CLK)의 발생되기 이전에 즉, 발진 신호(RO_OUT)의 카운트가 완료되기 이전에 이미 소정 전압 레벨 예를 들어, 로우 레벨을 갖게 된다. 즉, 온도/전압 변동 검출 코드(VOLTE)의 모든 비트는 '0'의 논리값을 갖게 된다.
그러나 유효한 온도/전압 변동 검출 코드(VOLTE) 즉, 발진 신호(RO_OUT)의 카운트가 완료되어 생성된 온도/전압 변동 검출 코드(VOLTE)는 타이밍 제어 클럭(SP_CLK)이 발생된 시점부터 코드 출력부(600)를 통해 출력된다.
따라서 상기 코드 유효신호(VOLTE_EN)를 상기 타이밍 제어 클럭(SP_CLK)이 발생된 시점부터 활성화시켜 출력함으로써, 상기 온도/전압 변동 검출 코드(VOLTE)를 입력 받는 회로 블록에서 상기 코드 유효신호(VOLTE_EN)에 따라 상기 온도/전압 변동 검출 코드(VOLTE)의 유효성을 판단할 수 있도록 한 것이다.
도 9에 도시된 바와 같이, 제 1 조건(Case. 1) 즉, 저전압 및 고온 환경의 경우, 오실레이터(200)의 천이 지연(Transition Delay)이 증가하므로 저주파의 발진 신호(RO_OUT)를 출력하게 된다. 그에 따라 코드 생성부(300)에서 7개의 발진 신호(RO_OUT) 펄스를 카운트하여 예비 코드(RCODE)를 '00111'을 출력하고, 코드 출력부(600)에서 상기 예비 코드(RCODE) 중 하위 2 비트를 제외한 나머지 '001'을 온도/전압 변동 검출 코드(VOLTE)로서 출력한다.
한편, 제 2 조건(Case. 2) 즉, 고전압 및 저온 환경의 경우, 오실레이터(200)의 천이 지연(Transition Delay)이 감소하므로 상기 제 1 조건에 비해 고주파의 발진 신호(RO_OUT)를 출력하게 된다. 그에 따라 코드 생성부(300)에서 15개의 발진 신호(RO_OUT) 펄스를 카운트하여 예비 코드(RCODE)를 ‘01111’을 출력하고, 코드 출력부(600)에서 상기 예비 코드(RCODE) 중 하위 2 비트를 제외한 나머지 '011'을 온도/전압 변동 검출 코드(VOLTE)로서 출력한다.
결국, 제 1 조건에 비해 제 2 조건에서의 온도/전압 변동 검출 코드(VOLTE)의 코드값이 더 크다. 따라서 시뮬레이션을 통해 상기 제 1 조건과 제 2 조건에 해당하는 온도/전압 변동 검출 코드(VOLTE)의 코드값 범위를 정하고, 실제 사용환경에서 출력된 온도/전압 변동 검출 코드(VOLTE)의 코드값이 속하는 범위에 따라 반도체 집적회로의 온도 및 전압 변동을 판단할 수 있다. 또는 시뮬레이션을 통해 온 도/전압 변동 검출 코드(VOLTE)를 동작 조건별로 코드 테이블을 만들고, 상기 코드 테이블을 통해 반도체 집적회로의 온도 및 전압 변동을 판단하는 것도 가능하다.
상기 온도/전압 변동 검출 코드(VOLTE) 및 코드 유효신호(VOLTE_EN)는 반도체 집적회로 내부의 회로 블록으로 출력되어, 신호 타이밍 보상을 위한 기준으로 사용될 수 있다. 예를 들어, 상기 온도/전압 변동 검출 코드(VOLTE)의 코드값에 상응하도록 신호 지연시간을 조정할 수 있다.
상기 온도/전압 변동 검출 코드(VOLTE) 및 코드 유효신호(VOLTE_EN)는 반도체 집적회로 외부로 출력되어, 반도체 집적회로와의 신호 입출력 제어 타이밍을 보상하기 위한 기준으로 사용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치의 블록도,
도 2a 및 도 2b는 도 1의 구동부의 실시예를 나타낸 회로도,
도 3은 도 1의 오실레이터의 회로도,
도 4는 도 1의 코드 생성부의 회로도,
도 5는 도 1의 분주부의 회로도,
도 6은 도 1의 타이밍 제어 클럭 생성부의 회로도,
도 7은 도 1의 코드 출력부의 회로도,
도 8은 도 1의 코드 유효신호 생성부의 회로도이고,
도 9는 본 발명에 따른 반도체 집적회로의 온도/전압 변동 검출 장치의 출력 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 구동부 200: 오실레이터
300: 코드 생성부 400: 분주부
500: 타이밍 제어 클럭 생성부 600: 코드 출력부
700: 코드 유효신호 생성부

Claims (26)

  1. 온도/전압 변동에 따라 주파수가 가변되는 발진 신호를 생성하도록 구성된 오실레이터; 및
    상기 발진 신호를 카운트하여 코드 신호를 생성하도록 구성된 코드 생성부를 구비하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    외부 클럭을 기설정된 분주비로 분주하여 분주 클럭을 생성하도록 구성된 분주부,
    상기 분주 클럭의 한 주기마다 타이밍 제어 클럭을 생성하도록 구성된 타이밍 제어 클럭 생성부, 및
    상기 타이밍 제어 클럭에 따라 상기 코드 신호를 래치하여 출력하도록 구성 된 코드 출력부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  4. 제 3 항에 있어서,
    상기 코드 생성부는
    상기 타이밍 제어 클럭이 발생된 시점부터 기설정된 지연시간 이후에 상기 코드 신호를 초기화시키도록 구성됨을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  5. 제 3 항에 있어서,
    상기 코드 생성부는
    복수개의 플립플롭을 구비하며, 상기 복수개의 플립플롭은 지연 소자를 통해 지연된 상기 타이밍 제어 클럭을 리셋 신호로 입력 받고, 상기 복수개의 플립플롭 중에서 최초의 플립플롭은 상기 발진 신호를 클럭 단자에 입력 받으며, 상기 최초의 플립플롭을 제외한 나머지 플립플롭들은 이전 플립플롭의 출력신호를 클럭 단자에 입력 받도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  6. 제 3 항에 있어서,
    상기 분주부는
    복수개의 플립플롭을 구비하며, 상기 복수개의 플립플롭 중에서 최초의 플립플롭은 상기 외부 클럭을 클럭 단자에 입력 받고, 상기 최초의 플립플롭을 제외한 나머지 플립플롭들은 이전 플립플롭의 출력신호를 클럭 단자에 입력 받으며, 최후의 플립플롭의 출력단을 통해 상기 분주 클럭이 출력되도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  7. 제 3 항에 있어서,
    상기 타이밍 제어 클럭 생성부는
    상기 분주 클럭의 폴링 엣지가 발생되는 타이밍에 지연 소자의 지연시간에 해당하는 펄스 폭을 갖는 상기 타이밍 제어 클럭을 생성하도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  8. 제 3 항에 있어서,
    상기 코드 출력부는
    입력 단자에 상기 코드 신호 중에서 일부의 신호 비트를 제외한 나머지 신호 비트를 입력 받고, 클럭 단자에 상기 타이밍 제어 클럭을 입력 받는 복수개의 플립플롭을 구비하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  9. 인에이블 신호와 타이밍 제어 클럭에 따라 구동 신호를 생성하도록 구성된 구동부;
    상기 구동 신호의 활성화 구간 동안 발진 신호를 생성하도록 구성된 오실레이터;
    상기 발진 신호를 카운트한 값을 예비 코드로 출력하도록 구성된 코드 생성부; 및
    상기 타이밍 제어 클럭에 따라 상기 예비 코드의 모든 비트 또는 일부 비트를 래치하여 온도/전압 변동 검출 코드로서 출력하도록 구성된 코드 출력부를 구비하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  10. 제 9 항에 있어서,
    상기 구동부는
    상기 인에이블 신호가 활성화된 시점부터 상기 타이밍 제어 클럭이 발생된 시점까지 상기 구동 신호를 활성화시키도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  11. 제 9 항에 있어서,
    상기 구동부는
    상기 타이밍 제어 클럭이 비활성화된 구간 동안 상기 인에이블 신호를 외부 클럭에 동기시켜 상기 구동 신호로서 출력하도록 구성됨을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  12. 제 9 항에 있어서,
    상기 코드 생성부는
    상기 타이밍 제어 클럭이 발생되기 이전 시점까지 상기 발진 신호를 카운트한 값을 상기 예비 코드로서 생성하고, 상기 타이밍 제어 클럭이 발생된 시점부터 기설정된 지연시간 이후에 상기 예비 코드를 초기화시키도록 구성됨을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  13. 제 9 항에 있어서,
    상기 코드 생성부는
    출력단을 통해 상기 예비 코드를 출력하는 복수개의 플립플롭을 구비하며, 상기 복수개의 플립플롭은 지연 소자를 통해 지연된 상기 타이밍 제어 클럭을 리셋 신호로 입력 받고, 상기 복수개의 플립플롭 중에서 최초의 플립플롭은 상기 발진 신호를 클럭 단자에 입력 받으며, 상기 최초의 플립플롭을 제외한 나머지 플립플롭들은 이전 플립플롭의 출력신호를 클럭 단자에 입력 받도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  14. 제 9 항에 있어서,
    상기 코드 출력부는
    상기 예비 코드의 모든 비트 수에 해당하는 복수개의 플립플롭을 구비하며, 상기 복수개의 플립플롭은 입력 단자에 상기 예비 코드를 입력 받고, 클럭 단자에 상기 타이밍 제어 클럭을 입력 받도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  15. 제 9 항에 있어서,
    상기 코드 출력부는
    입력 단자에 상기 예비 코드의 모든 비트 중에서 일부 하위 비트를 제외한 나머지 비트를 입력 받고, 클럭 단자에 상기 타이밍 제어 클럭을 입력 받는 복수개의 플립플롭을 구비하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  16. 제 9 항에 있어서,
    외부 클럭을 기설정된 분주비로 분주하여 분주 클럭을 생성하도록 구성된 분주부,
    상기 분주 클럭의 한 주기마다 상기 타이밍 제어 클럭을 생성하도록 구성된 타이밍 제어 클럭 생성부, 및
    상기 인에이블 신호와 상기 타이밍 제어 클럭을 이용하여 상기 온도/전압 변동 검출 코드의 유효성 여부를 정의하기 위한 코드 유효신호를 생성하도록 구성된 코드 유효신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  17. 제 16 항에 있어서,
    상기 분주부는
    복수개의 플립플롭을 구비하며, 상기 복수개의 플립플롭 중에서 최초의 플립플롭은 상기 외부 클럭을 클럭 단자에 입력 받고, 상기 최초의 플립플롭을 제외한 나머지 플립플롭들은 이전 플립플롭의 출력신호를 클럭 단자에 입력 받으며, 최후의 플립플롭의 출력단을 통해 상기 분주 클럭이 출력되도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  18. 제 16 항에 있어서,
    상기 타이밍 제어 클럭 생성부는
    상기 분주 클럭의 폴링 엣지가 발생되는 타이밍에 지연 소자의 지연시간에 해당하는 펄스 폭을 갖는 상기 타이밍 제어 클럭을 생성하도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  19. 제 16 항에 있어서,
    상기 코드 유효신호 생성부는
    상기 타이밍 제어 클럭의 발생 시점부터 상기 인에이블 신호의 비활성화 시점까지 활성화되는 상기 코드 유효신호를 생성하도록 구성된 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 장치.
  20. 발진 신호를 생성하는 단계;
    상기 발진 신호를 카운트한 카운트 값을 코드 신호로서 생성하는 단계; 및
    상기 생성된 코드 신호를 출력하는 단계를 구비하는 반도체 집적회로의 온도/전압 변동 검출 방법.
  21. 삭제
  22. 제 20 항에 있어서,
    상기 코드 신호를 생성하는 단계는
    기설정된 주기로 발생되는 타이밍 제어 클럭에 따라 상기 카운트 값을 저장하여 상기 코드 신호를 생성하는 단계, 및
    기설정된 시간만큼 지연된 상기 타이밍 제어 클럭에 따라 상기 카운트 값을 초기화시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 방법.
  23. 제 22 항에 있어서,
    상기 발진 신호를 생성하는 단계는
    온도/전압 변동 검출 구간을 정의하는 인에이블 신호의 비활성화 구간과 상기 타이밍 제어 클럭의 활성화 구간 동안 중지되는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 방법.
  24. 제 20 항에 있어서,
    상기 코드 신호를 출력하는 단계는
    상기 코드 신호의 모든 비트 또는 일부 비트를 제외한 나머지 비트를 출력하는 단계인 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 방법.
  25. 제 23 항에 있어서,
    상기 코드 신호를 출력하는 단계는
    상기 코드 신호의 유효성 여부를 정의하기 위한 코드 유효신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 방법.
  26. 제 25 항에 있어서,
    상기 코드 유효신호는 상기 인에이블 신호의 활성화 구간 중에서 상기 타이밍 제어 클럭의 발생 시점 이후의 구간 동안 활성화되는 것을 특징으로 하는 반도체 집적회로의 온도/전압 변동 검출 방법.
KR1020080062609A 2008-06-30 2008-06-30 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법 KR101053510B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080062609A KR101053510B1 (ko) 2008-06-30 2008-06-30 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법
US12/346,547 US20090326843A1 (en) 2008-06-30 2008-12-30 Apparatus and method for detecting temperature/voltage variation of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062609A KR101053510B1 (ko) 2008-06-30 2008-06-30 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100002642A KR20100002642A (ko) 2010-01-07
KR101053510B1 true KR101053510B1 (ko) 2011-08-03

Family

ID=41448458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062609A KR101053510B1 (ko) 2008-06-30 2008-06-30 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법

Country Status (2)

Country Link
US (1) US20090326843A1 (ko)
KR (1) KR101053510B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053522B1 (ko) * 2009-03-13 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
WO2011021313A1 (ja) * 2009-08-18 2011-02-24 パナソニック株式会社 半導体集積回路
KR20150043122A (ko) * 2013-10-14 2015-04-22 에스케이하이닉스 주식회사 반도체 장치
KR20160105103A (ko) 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 내부 전압 생성 회로
KR102546646B1 (ko) * 2018-08-28 2023-06-23 매그나칩 반도체 유한회사 오실레이터 주파수 컨트롤러를 포함하는 디스플레이 구동 ic

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006339A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 반도체 메모리 장치
KR20050066205A (ko) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 온도 센서용 오실레이터 회로
KR20070003047A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 디지털 온도검출기 및 이를 이용한 오실레이터 회로
KR20080033588A (ko) * 2006-10-12 2008-04-17 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3088099A (en) * 1960-09-19 1963-04-30 W W Henry Company Data communication system
JP2001339244A (ja) * 2000-05-29 2001-12-07 Nippon Precision Circuits Inc 温度補償型発振器とその製造方法および温度補償型発振用集積回路
KR100484252B1 (ko) * 2002-11-27 2005-04-22 주식회사 하이닉스반도체 지연 고정 루프 회로
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
JP4887075B2 (ja) * 2006-05-19 2012-02-29 ルネサスエレクトロニクス株式会社 半導体集積回路
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006339A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 반도체 메모리 장치
KR20050066205A (ko) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 온도 센서용 오실레이터 회로
KR20070003047A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 디지털 온도검출기 및 이를 이용한 오실레이터 회로
KR20080033588A (ko) * 2006-10-12 2008-04-17 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법

Also Published As

Publication number Publication date
KR20100002642A (ko) 2010-01-07
US20090326843A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP5084118B2 (ja) 半導体装置のクロック発振器
KR101053510B1 (ko) 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법
US6788120B1 (en) Counter-based duty cycle correction systems and methods
KR101069671B1 (ko) 신호 주파수 변경 회로 및 그 주파수 변경 방법
Yan et al. Phase calibrated ring oscillator PUF design and implementation on FPGAs
US8453043B2 (en) Built-in bit error rate test circuit
US8395454B2 (en) Synchronized output of multiple ring oscillators
US8786347B1 (en) Delay circuits for simulating delays based on a single cycle of a clock signal
US9774317B1 (en) Bistable-element for random number generation
CN107565936B (zh) 一种输入时钟稳定电路的逻辑实现装置
US8878616B2 (en) Inverting difference oscillator
KR101406087B1 (ko) 분주기 및 분주기의 분주 방법
US20190107999A1 (en) Random number generating system and random number generating method thereof
US10095263B1 (en) Apparatus and method for calibrating signal synchronization
US6879201B1 (en) Glitchless pulse generator
CN112532209B (zh) 时钟发生电路
KR20160018098A (ko) 반도체 장치의 테스트 회로 및 테스트 방법
US11906581B2 (en) Hardware component and a method for implementing a camouflage of current traces generated by a digital system
WO2022110235A1 (zh) 芯片及时钟检测方法
KR100863533B1 (ko) 반도체 장치 및 그 구동방법
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
US7977995B2 (en) Configurable pulse generator
US10911035B1 (en) Fixed-width pulse generator
EP4357878A1 (en) Clock control in a system on a chip (soc)
US8559246B2 (en) Digital retention voltage generation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee