KR100573831B1 - 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자 - Google Patents

안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자 Download PDF

Info

Publication number
KR100573831B1
KR100573831B1 KR1020040014420A KR20040014420A KR100573831B1 KR 100573831 B1 KR100573831 B1 KR 100573831B1 KR 1020040014420 A KR1020040014420 A KR 1020040014420A KR 20040014420 A KR20040014420 A KR 20040014420A KR 100573831 B1 KR100573831 B1 KR 100573831B1
Authority
KR
South Korea
Prior art keywords
signal
clock
cell refresh
cke
output
Prior art date
Application number
KR1020040014420A
Other languages
English (en)
Other versions
KR20050088863A (ko
Inventor
장은정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040014420A priority Critical patent/KR100573831B1/ko
Priority to US10/814,675 priority patent/US6990032B2/en
Priority to TW093108856A priority patent/TWI244651B/zh
Publication of KR20050088863A publication Critical patent/KR20050088863A/ko
Application granted granted Critical
Publication of KR100573831B1 publication Critical patent/KR100573831B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

본 발명은 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 노말모드에서 외부클럭을 입력받기 위한 클럭 노말버퍼; 노말모드에서 클럭인에이블신호를 입력받기 위한 CKE 노말버퍼; 셀프리프레쉬모드에서 클럭인에이블신호를 입력받아 셀프리프레쉬-클럭인에이블신호를 생성하기 위한 CKE 셀프리프레쉬-버퍼; 상기 클럭노말버퍼의 출력클럭으로 내부클럭을 생성하기 위한 내부클럭 생성수단; 입력된 클럭인에이블신호를 클럭신호에 동기시켜 내부-클럭인에이블신호로 출력하기 위한 CKE 클럭동기화수단; 내부에서 생성된 클럭인에이블신호의 레벨을 감지하여 CKE-레벨신호를 생성하기 위한 CKE 레벨 감지수단; 셀프리프레쉬모드 동안 상기 CKE-레벨신호에 제어받아 외부클럭을 입력받기 위한 클럭 셀프리프레쉬-버퍼; 및 상기 CKE-레벨신호에 응답하여 셀프리프레쉬커맨드를 활성화시키고, 상기 CKE-레벨신호 및 상기 클럭 셀프리프레쉬-버퍼의 출력신호에 응답하여 셀프리프레쉬커맨드를 비활성화시키는 셀프리프레쉬커맨드생성수단을 구비하는 반도체메모리소자를 제공한다.
셀프리프레쉬, 클럭인에이블, Synchronous, noise, DLL

Description

안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE HAVING SAFELY ENTERY AND EXIT FOR SELF-REFRESH MODE}
도 1은 종래기술에 따른 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체메모리소자의 블록 구성도.
도 2는 도 1의 동작 파형도.
도 3은 본 발명에 따른 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체메모리소자의 블록구성도.
도 4는 도 3의 동작 파형도.
도 5는 도 3의 클럭 셀프리프레쉬-버퍼의 내부 회로도.
도 6는 도 3의 CKE 클럭동기화부의 내부회로도.
도 7은 도 3의 CKE 레벨감지부의 내부 회로도.
도 8은 도 3의 셀프리프레쉬커맨드생성부의 내부회로도.
도 9는 도 3의 시뮬레이션 파형도로써, 셀프리프레쉬모드의 진입 및 탈출 시의 반도체메모리소자의 동작을 나타냄.
도 10a 및 도 10b는 도 3의 시뮬레이션 파형도로써, 셀프리프레쉬모드에서 유효하지 않은 클럭인에이블신호가 활성화되는 경우를 도시함.
도 11은 도 3의 CKE 클럭동기화부의 제2 실시예에 따른 내부 회로도.
도 12는 도 11의 카운팅부의 내부 블록구성도.
도 13은 도 12의 쉬프팅부의 내부 회로구성도.
도 14는 제2 실시예에 따른 CKE 클럭동기화부를 구비한 경우 셀프리프레쉬 진입 및 탈출에 대한 시뮬레이션 결과도.
도 15는 제2 실시예에 따른 CKE 클럭동기화부를 구비한 경우 셀프리프레쉬 모드 중 DLL이 업데이트되는 과정에 대한 시뮬레이션 결과도.
* 도면의 주요 부분에 대한 부호의 설명
400 : 클럭 셀프리프레쉬-버퍼
600 : CKE 레벨감지부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체메모리소자에 관한 것이다.
일반적으로, DRAM에서 데이터는 셀 커패시터에 전하의 형태로 저장되는데 누설전류 등의 이유에 의해 저장된 전하는 유실된다. 따라서 데이터가 완전히 소멸되 기 전에 일정주기 마다 저장된 데이터를 꺼내서 증폭시켜 다시 써넣는 반복된 과정이 필요하며, 이를 리프레쉬(Refresh) 동작이라 한다.
또한, 상기와 같이 리프레쉬모드의 종료 후에는 DLL를 설정하기 위해 200 싸이클(cycle)의 시간이 요구되는데, 이는 리프레쉬 모드의 기간 중에 입력버퍼 및 출력드라이버 등을 모두 디-액티브(deactivate)하여 파워다운시키므로 DLL의 설정값이 소멸되기 때문이다.
도 1은 셀프리프레쉬모드의 진입 및 탈출을 수행하는데 관련된, 종래기술에 따른 반도체메모리소자의 블록 구성도이다.
도 1를 참조하면, 반도체 메모리 소자는 노말모드에서 외부클럭(CLK)을 입력받기 위한 클럭 노말버퍼(10)와, 노말모드에서 클럭인에이블신호(CKE)를 입력받기 위한 CKE 노말버퍼(20)와, 셀프리프레쉬모드에서 클럭인에이블신호(CKE)를 입력받아 셀프리프레쉬-클럭인에이블신호(ckel_s)를 생성하기 위한 CKE 셀프리프레쉬-버퍼(30)와, 클럭 노말버퍼(20)의 출력클럭(intCLKl)을 내부클럭(intCLKp)으로 생성하기 위한 내부클럭 생성부(40)와, CKE 노말버퍼(20)의 출력신호(ckel)를 내부클럭(intCLKp)에 동기시켜 내부-클럭인에이블신호(ckes)로 출력하기 위한 CKE 클럭동기화부(50)와, 내부-클럭인에이블신호(ckes)와 셀프리프레쉬-클럭인에이블신호(ckel_s)의 레벨을 감지하여 셀프리프레쉬커맨드(sref)를 생성하기 위한 셀프리프레쉬커맨드생성부(60)를 구비한다.
참고적으로, 상술한 버퍼(10, 20, 30)들은 셀프리프레쉬커맨드(sref)에 의해 인에이블 또는 디스에이블된다.
도 2는 도 1의 동작 파형도로써, 이를 참조하여 반도체 메모리 소자의 셀프리프레쉬 모드의 진입 및 탈출에 대해서 살펴보도록 한다.
도 2를 참조하면, 먼저 반도체메모리소자에 클럭인에이블신호(CKE)가 논리레벨 '로우'로 천이되고 오토리프레쉬신호(AREFP6)가 입력되어 셀프리프레쉬 모드로의 진입에 대한 명령이 인가된다. 이어 CKE 클럭동기화부(50)는 CKE 노말버퍼(20)를 통해 입력된 클럭인에이블신호(ckel)를 내부클럭(intCLKp)에 동기시켜 내부-클럭인에이블신호(ckes)로 출력한다. 셀프리프레쉬커맨드생성부(60)는 내부-클럭인에이블신호(ckes)의 활성화 시 오토리프레쉬커맨드(AREFP6)가 감지되면 셀프리프레쉬커맨드(sref)를 활성화시킴으로써, 반도체 메모리 소자가 셀프리프레쉬모드에 진입되도록 한다.
이어 셀프리프레쉬커맨드(sref)에 응답하여 CKE 셀프리프레쉬-버퍼(30)는 구동을 시작하며, 클럭 노말버퍼(10) 및 CKE 노말버퍼(20)가 구동을 종료한다.
이후, 소자에 클럭인에이블신호(CKE)의 논리레벨 '하이'로의 천이가 인가되어, 셀프리프레쉬 모드의 탈출에 대한 명령이 인가된다. 셀프리프레쉬커맨드생성부(60)는 CKE 셀프리프레쉬-버퍼(30)에 의해서 입력된 셀프리프레쉬-클럭인에이블신호(ckel_s)의 활성화에 응답하여 셀프리프레쉬 커맨드(sref)를 비활성화시킴으로써, 소자가 셀프리프레쉬모드를 탈출하도록 한다.
이어, 셀프리프레쉬커맨드(sref)에 응답하여 클럭 노말버퍼(10) 및 CKE 노말버퍼(20)가 구동되므로, 클럭인에이블신호(CKE)에 응답하여 CKE 노말버퍼(20)의 출력신호(ckel)가 논리레벨 '로우'로 천이되며, 클럭 노말버퍼(10)의 출력클럭(intCLKl)에 응답하여 내부클럭 생성부(40)가 내부클럭(intCLKp)을 생성한다. 따라서, CKE 클럭동기화부(50)는 CKE 노말버퍼(20)의 출력신호(ckel)를 내부클럭(intCLKp)에 동기시켜 내부-클럭인에이블신호(ckes)를 논리레벨 '로우'로 천이시키므로써, 다음 셀프리프레쉬 모드 진입을 준비한다. 또한, 셀프리프레쉬커맨드(sref)에 응답하여 CKE 셀프리프레쉬-버퍼(30)가 구동을 종료한다.
종래의 기술에서 DRAM의 셀프리프레쉬모드에 진입하게 되면, DRAM은 동작 전류를 줄이기 위하여 입력버퍼 등의 구동을 종료시키며, 내부클럭의 발생을 중지한다. 그리고 셀프리프레쉬모드의 종료를 위한 클럭인에이블신호의 논리레벨 '하이'로의 천이를 감지하기 위한 CKE 셀프리프리프레쉬-버퍼만을 구동시킨다. 따라서, 내부클럭이 발생되지 않으므로 셀프리프레쉬모드의 종료는 외부클럭과는 무관하게 어신크로너스(asynchronous)하게 이뤄진다.
또한, DRAM에서 셀프리프레쉬모드는 대개의 경우 Deep Power Down Mode와 같이 극도로 소자의 전력소모를 줄이기 위해 사용되기 때문에, DRAM에 인가되는 커맨드들을 입력받기 위한 버퍼들도 구동이 종료되며, 기준전압 발생원에 대한 전원의 인가도 중지된다. 이러한 상황에서 셀프리프레쉬 모드를 유지하기 위해서는 클럭인에이블신호의 입력레벨이 LVCMOS 로우레벨을 유지하여나 하나, 상술한 바와 같이 전원이 꺼지는 과정에서 보드 배선간에 커플 노이즈(coupling noise)에 의해 클럭인에이블신호가 논리레벨 '로우'를 유지하지 못하고 글리치성의 노이즈가 발생된다.
그러므로, 상술한 바와 같이 셀프리프레쉬모드에서 클럭인에이블신호를 감지하는 CKE 셀프리프레쉬-버퍼가 클럭에 동기되지 않고 동작되기 때문에, 상기 글리치성 노이즈인 클럭인에이블신호에 의해 셀프리프레쉬모드가 종료되어 DRAM이 오동작하는 문제가 발생된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 셀프리프레쉬모드의 진입 및 탈출을 안정적으로 수행하는 반도체 메모리 소자 및 그를 위한 구동방법을 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 반도체 메모리 소자는 노말모드에서 외부클럭을 입력받기 위한 클럭 노말버퍼; 노말모드에서 클럭인에이블신호를 입력받기 위한 CKE 노말버퍼; 셀프리프레쉬모드에서 클럭인에이블신호를 입력받아 셀프리프레쉬-클럭인에이블신호를 생성하기 위한 CKE 셀프리프레쉬-버퍼; 상기 클럭노말버퍼의 출력클럭으로 내부클럭을 생성하기 위한 내부클럭 생성수단; 입력된 클럭인에이블신호를 클럭신호에 동기시켜 내부-클럭인에이블신호로 출력하기 위한 CKE 클럭동기화수단; 내부에서 생성된 클럭인에이블신호의 레벨을 감지하여 CKE-레벨신호를 생성하기 위한 CKE 레벨 감지수단; 셀프리프레쉬모드 동안 상기 CKE-레벨신호에 제어받아 외부클럭을 입력받기 위한 클럭 셀프리프레쉬-버퍼; 및 상기 CKE-레벨신호에 응답하여 셀프리프레쉬커맨드를 활성화시키고, 상기 CKE-레벨신호 및 상기 클럭 셀프리프레쉬-버퍼의 출력신호에 응답하여 셀프리프레쉬커맨드를 비활성화시키는 셀프리프레쉬커맨드생성수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는 반도체메모리소자의 블록구성도이다.
도 3를 참조하면, 반도체메모리소자는 노말모드에서 외부클럭(CLK)을 입력받기 위한 클럭 노말버퍼(100)와, 노말모드에서 클럭인에이블신호(CKE)를 입력받기 위한 CKE 노말버퍼(200)와, 셀프리프레쉬모드에서 클럭인에이블신호(CKE)를 입력받아 셀프리프레쉬-클럭인에이블신호(ckel_s)를 생성하기 위한 CKE 셀프리프레쉬-버퍼(300)와, 클럭 노말버퍼(100)의 출력클럭(intCLKl)으로 내부클럭(intCLKp)을 생성하기 위한 내부클럭 생성부(500)와, 입력된 클럭인에이블신호를 클럭에 동기시켜 내부-클럭인에이블신호(ckes)로 출력하기 위한 CKE 클럭동기화부(600)와, 클럭인에이블신호(CKE)의 레벨을 감지하여 CKE-레벨신호(clk_sw)를 생성하기 위한 CKE 레벨 감지부(700)와, 셀프리프레쉬모드 동안 상기 CKE-레벨신호(clk_sw)에 제어받아 외부클럭(CLK)을 입력받기 위한 클럭 셀프리프레쉬-버퍼(400)와, CKE-레벨신호(clk_sw)에 응답하여 셀프리프레쉬커맨드(sref)를 활성화시키고, CKE-레벨신호(clk_sw) 및 클럭 셀프리프레쉬-버퍼(400)의 출력신호(clk_sref)에 응답하 여 셀프리프레쉬커맨드(sref)를 비활성화시키는 셀프리프레쉬커맨드생성부(800)를 구비한다.
참고적으로, CKE 클럭동기화부(600)에 CKE 레벨감지부(700)의 CKE-레벨신호(clk_sw) 및 클럭 셀프리프레쉬-버퍼(400)의 클럭스트로빙신호(clk_sref)를 추가로 입력하므로, 셀프리프레쉬 모드 중 DLL의 업데이트를 수행하도록 하는데 이에 대해서 후술하도록 한다.
또한, CKE 셀프리프레쉬-버퍼(300)와 클럭 셀프리프레쉬-버퍼(400)는 CKE 노말버퍼(100) 및 클럭 노말버퍼(200)에 비해 사이즈가 작기 때문에 소모하는 전력이 상대적으로 매우 작다.
도 4는 도 3의 동작파형도로써, 이를 참조하여 셀프리프레쉬모드의 진입 및 탈출에 대한 반도체 메모리 소자의 동작을 살펴보도록 한다.
먼저 반도체메모리소자에 클럭인에이블신호(CKE)가 논리레벨 '로우'로 천이되고 오토리프레쉬신호(AREF)가 입력되어 셀프리프레쉬 모드로의 진입에 대한 명령이 인가된다. 이어 CKE 클럭동기화부(600)는 CKE 노말버퍼(200)를 통해 입력된 클럭인에이블신호(ckel)를 내부클럭(intCLKp)에 동기시켜 내부-클럭인에이블신호(ckes)로 출력한다. CKE 레벨감지부(700)는 내부-클럭인에이블신호(ckes)의 활성화 시 오토리프레쉬커맨드(AREFP6)가 감지되면 CKE-레벨신호(clk_sw)를 활성화시키고, 셀프리프레쉬커맨드 생성부(800)는 CKE-레벨신호(clk_sw)에 응답하여 셀프리프레쉬커맨드(sref)를 생성시킴으로써, 반도체 메모리 소자가 셀프리프레쉬모드에 진입되도록 한다.
이어 셀프리프레쉬커맨드(sref)에 응답하여 클럭 셀프리프레쉬-버퍼(400)는 대기상태로 진입하고 CKE 셀프리프레쉬-버퍼(300)는 구동을 시작하며, 클럭 노말버퍼(100) 및 CKE 노말버퍼(200)는 구동을 종료한다.
이후, 소자에 클럭인에이블신호(CKE)의 논리레벨 '하이'로의 천이가 인가되어, 셀프리프레쉬 모드의 탈출에 대한 명령이 인가된다. 따라서, CKE 셀프리프레쉬-버퍼를 통해 입력된 셀프리프레쉬-클럭인에이블신호(ckel_s)가 논리레벨 '하이'로 천이되므로, CKE 레벨감지부(700)가 CKE-레벨신호(clk_sw)를 비활성화시킨다. 이어, CKE-레벨신호(clk_sw)에 제어받는 클럭 셀프리프레쉬-버퍼(400)가 구동되어 외부클럭(CLK)의 라이징에지를 감지하여 반전된 클럭스트로빙신호(sref_clkz) 및 클럭스트로빙신호(clk_sref)를 출력하며, CKE 클럭동기화부(600)는 반전된 클럭스트로빙신호(sref_clkz)에 응답하여 내부-클럭인에이블신호(ckes)를 비활성화시킨다. 셀프리프레쉬커맨드생성부(800)는 클럭스트로빙신호(clk_sref)의 로우 액티브 시 CKE-레벨신호(clk_sw)와 내부-클럭인에이블신호(ckes)이 논리레벨 '로우'를 유지하므로, 셀프리프레쉬커맨드(sref)를 비활성화시킴으로써, 소자가 셀프리프레쉬모드를 탈출하도록 한다.
이어, 셀프리프레쉬커맨드(sref)에 응답하여 클럭 노말버퍼(100) 및 CKE 노말버퍼(200)가 구동되므로, 클럭인에이블신호(CKE)에 응답하여 CKE 노말버퍼(200)의 출력신호(ckel)가 논리레벨 '로우'로 천이되며, 클럭 노말버퍼(100)의 출력클럭(intCLKl)에 응답하여 내부클럭 생성부(500)가 내부클럭(intCLKp)을 생성한다. 또한, 셀프리프레쉬커맨드(sref)에 응답하여 CKE 셀프리프레쉬-버퍼(300) 및 클럭 셀프리프레쉬-버퍼(400)가 구동을 종료한다.
이를 도 2에 제시된 종래기술의 동작과 비교하여 보면, 본 발명에서는 클럭인에이블신호가 활성화되면, 이를 감지하여 셀프리프레쉬 모드 중 사용되는 클럭 셀프리프레쉬-버퍼를 구동시켜 외부클럭의 라이징에지를 감지하고, 감지된 클럭의 에지에서 상기 감지된 클럭인에이블신호의 논리레벨이 셋업과 홀드타임을 만족하는 경우에 비로소 셀프리프레쉬모드를 종료한다.
따라서, 본 발명에서는 셀프리프레쉬 모드에서 클럭인에이블신호에만 의존하여 셀프리프레쉬모드를 종료하지 않고, 인가된 클럭인에이블신호의 유효여부를 이때 감지되는 클럭의 라이징에지를 통해 판별하므로, 유효하지 않은 클럭인에이블신호로 인해 야기되었던 칩의 오동작을 방지할 수 있다.
도 5는 도 3의 클럭 셀프리프레쉬-버퍼의 내부 회로도이다.
도 5를 참조하면, 클럭 셀프리프레쉬-버퍼(400)는 외부클럭(CLK)을 스트로빙하기 위한 신호생성부(440)와, 셀프리프레쉬신호(sref) 및 CKE-레벨신호(clk_sw)의 활성화 시 신호생성부(440)를 구동시키기 위한 구동제어부(420)와, 셀프리프레쉬신호(sref) 및 CKE-레벨신호(clk_sw)에 응답하여 신호생성부(420)의 출력신호를 출력하기 위한 출력제어부(460)를 구비한다.
그리고 신호생성부(440)는 구동제어부(420)에 제어받아 외부클럭(CLK)의 에지를 감지하기 위한 에지감지부(442)와, 에지감지부(442)의 출력신호의 펄스폭을 확장하기 위한 펄스폭확장부(444)를 구비한다. 펄스폭확장부(444)는 에지감지부(442)의 출력신호를 지연시키기 위한 지연부(444a)와, 지연부(444a)의 출력신호와 에지감지부(442)의 출력신호를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시키기 위한 인버터(I2)와, 인버터(I2) 및 에지감지부(442)의 출력신호를 입력으로 가져 반전된 클럭스트로빙신호(sref_clkz)를 출력하기 위한 낸드게이트(ND2)를 구비한다.
출력제어부(460)는 반전된 셀프리프레쉬신호(srefdz)와 CKE-레벨신호(clk_sw)를 입력으로 갖는 노어게이트(NR2)와, 노어게이트(NR2)의 출력신호와 신호생성부(440)의 출력신호를 입력으로 가져 클럭스트로빙신호(clk_sref)를 출력하기 위한 낸드게이트(ND3)를 구비한다.
구동제어부(420)는 셀프리프레쉬신호(sref)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호(srefdz)와 CKE-레벨신호(clk_sw)를 입력으로 가져 신호생성부(440)를 구동하는 신호를 생성하기 위한 노어게이트(NR1)를 구비한다.
다음으로 셀프리프레쉬 클럭버퍼(400)의 동작을 살펴보도록 하면, 먼저 노말모드에서 셀프리프레쉬 클럭버퍼(400)는 반전된 셀프리프레쉬신호(srefdz)와 CKE-레벨신호(clk_sw)를 입력으로 갖는 출력제어부(460)에 의해서 클럭스트로빙신호(clk_sref)가 논리레벨 '하이'로 유지된다.
또한, 셀프리프레쉬 클럭버퍼(400)는 셀프리프레쉬신호(sref)가 활성화되면 동작 대기상태가 된다. 이후, CKE-레벨신호가(clk_sw)가 활성화되면 구동제어부(420)가 이에 응답하여 에지감지부(442)를 구동시켜 이때 인가되는 외부클럭(CLK)의 라이징에지를 감지하여 출력신호를 논리레벨 '로우'로 출력한다. 이어, 펄스폭확장부(444)에 의해서 상기 에지감지부(442) 출력신호의 활성활구간이 확장되어 반전된 클럭스트로빙신호(sref_clkz)로 출력되며, 이는 출력제어부(462)를 통해서 클럭스트로빙신호(clk_sref)로 출력된다.
따라서, 클럭 셀프리프레쉬-버퍼(400)는 상술한 바와 같이 노말모드에서 구동되는 버퍼(100)에 비해 상대적으로 매우 작은 사이즈를 가질 뿐 아니라, 셀프리프레쉬 모드에서 CKE-레벨신호(clk_sw)가 비활성화된 이후에 비로소 구동되므로 이로 인한 전력소모는 소량이다.
도 6는 도 3의 CKE 클럭동기화부(600)의 내부회로도이다.
도 6를 참조하면, CKE 클럭동기화부(600)는 입력신호(in, inz)를 스트로빙하기 위한 출력신호 스트로빙부(620)와, 반전된 클럭스트로빙신호(sref_clkz)와 셀프리프레쉬신호(sref)에 응답하여 출력신호 스트로빙부(620)의 구동을 제어하기 위한 구동제어부(630)와, 출력신호 스트로빙부(620)의 출력신호(out, outz)를 입력받아 내부-클럭인에이블신호(ckes)를 생성하기 위한 출력신호생성부(640)와, 셀프리프레쉬신호(sref) 및 셀프리프레쉬-클럭인에이블신호(ckel_s)에 제어받아 상기 CKE 노말버퍼(ckel)의 출력신호를 입력신호(in, inz)로 생성하기 위한 입력신호 생성부(610)를 구비한다.
그리고 구동제어부(630)는 셀프리프레쉬신호(sref)와 반전된 클럭스트로빙신호(sref_clkz)를 입력을 갖는 낸드게이트(ND6)와, 낸드게이트(ND6)의 출력신호와 반전된 내부클럭(I6)을 입력으로 하여 출력신호 스트로빙부(620)의 구동를 제어하기 위한 신호를 출력하기 위한 낸드게이트(ND7)를 구비한다.
입력신호 생성부(610)는 셀프리프레쉬신호(sref)와 셀프리프레쉬-클럭인에이 블신호(ckel_s)를 입력으로 갖는 낸드게이트(ND4)와, 낸드게이트(ND4)의 출력신호와 클럭 노말버퍼(ckel)의 출력신호를 입력으로 갖는 낸드게이트(ND5)와, 낸드게이트(ND5)의 출력신호를 전달시키기 위한 트랜스퍼게이트(TR1)와, 트랜스퍼게이트(TR1)의 출력신호를 반전시켜 입력신호 inz로 출력하기 위한 인버터(I3)와, 낸드게이트(ND5)의 출력신호를 지연시켜 입력신호 in로 출력시키기 위한 인버터(I4, I5)를 구비한다.
다음으로 CKE 클럭동기화부(600)의 동작을 간략히 살펴보도록 한다.
먼저, 출력신호 스트로빙부(620)는 구동제어부(630)의 출력신호(clkp2ct)가 논리레벨 '로우'인 경우에는 내부-클럭인에이블신호(ckes)를 논리레벨 '로우'로 출력한다. 그리고 구동제어부(630)의 출력신호가 논리레벨 '하이'인 경우에는 입력신호 생성부(610)로 부터 인가되는 신호(in, inz)의 논리레벨에 따라 내부-클럭인에이블신호(ckes)의 논리레벨을 결정하게 된다.
노말모드에서 구동제어부(630)는 인가된 내부클럭(intCLKp)을 출력신호 스트로빙부(620)를 구동하기 위한 신호(clkp2CT)로 출력하며, 입력신호 생성부(610)는 CKE 노말버퍼(200)의 출력신호(ckel)의 레벨과 동일한 레벨의 신호를 출력신호 inz로 출력하고 이와 반대되는 레벨의 in를 출력한다. 따라서, 출력신호 스트로빙부(620)는 출력신호 out를 논리레벨 '하이'로 출력하며, 출력신호 생성부(640)는 이에 응답하여 내부-클럭인에이블신호(ckes)를 논리레벨 '로우'로 출력한다.
셀프리프레쉬 모드에서 구동제어부(630)는 반전된 클럭스트로빙신호(sref_clkz)를 구동하기 위한 신호(clkp2CT)로 출력하며, 입력신호생성부(610)는 셀프리프레쉬-클럭인에이블신호(ckel_s)의 레벨과 동일한 레벨의 신호 in를 출력한다. 따라서, 출력신호 스트로빙부(620)는 반전된 클럭스트로빙신호(sref_clkz)에 응답하여 셀프리프레쉬-클럭인에이블신호(ckel_s)가 활성화되면 이에 응답하여 출력신호 out를 논리레벨 '하이'로 출력하며, 출력신호 생성부(640)는 이에 응답하여 내부-클럭인에이블신호(ckes)를 논리레벨 '로우'로 출력시킨다.
도 7은 도 3의 CKE 레벨감지부의 내부 회로도이다.
도 7를 참조하면, CKE 레벨감지부(700)는 오토리프레쉬신호(AREFP6)와 내부-클럭인에이블신호(ckes)를 입력으로 하여 셋신호를 생성하기 위한 셋신호생성부(720)와, 셋신호에 응답하여 CKE-레벨신호(clk_sw)를 활성화시키고, 셀프리프레쉬-클럭인에이블신호(ckel_s)에 응답하여 CKE-레벨신호(clk_sw)를 비활성화시키는 신호생성부(740)를 구비한다.
그리고 셋신호생성부(720)는 오토리프레쉬신호(AREFP6)의 펄스폭을 확장시키고 반전시켜 출력하기 위한 펄스폭확장부(722)와, 내부-클럭인에이블신호(ckes)와 파워업신호(pwrup)를 입력으로 갖는 노어게이트(NR3)와, 펄스폭확장부(722)와 노어게이트(NR3)의 출력신호와 셀프리프레쉬-클럭인에이블신호(ckel_s)를 입력으로 하여 신호생성부(740)의 하나의 셋신호를 출력하기 위한 노어게이트(NR4)와, 셀프리프레쉬-클럭인에이블신호(ckel_s)와 반전된 셀프리프레쉬신호(I7)를 입력으로하여 신호생성부(740)의 다른 하나의 셋신호를 출력하기 위한 노어게이트(NR5)를 구비한다.
신호생성부(740)는 셋신호생성부(720)의 출력신호인 셋신호에 응답하여 출력신호를 활성화시키고, 셀프리프레쉬-클럭인에이블신호(ckel_s)에 응답하여 출력신호를 비활성화시키기 위한 RS플립플롭(744)과, 파워업신호(pwrup)에 응답하여 RS플립플롭(744)의 출력노드를 초기화시키기 위한 초기화부(742)와, RS플립플롭(744)의 출력신호를 반전시켜 CKE-레벨신호(clk_sw)로 출력하기 위한 인버터(I8)를 구비한다.
동작을 간략히 살펴보면, CKE 레벨감지부(700)는 셋신호생성부(720)의 입력신호인 오토리프레쉬신호(AREFP6)와 내부-클럭인에이블신호(ckes)가 활성화되고 셀프리프레쉬-클럭인에이블신호(ckel_s)가 논리레벨 '로우'를 가질 때만, 신호생성부(740)에 래치하여 CKE-레벨신호(clk_sw)를 출력한다.
그리고 셀프리프레쉬모드에서는 셋신호생성부(720) 내 노어게이트(NR5)에 의해서 CKE-레벨신호(clk_sw)가 홀딩되며, 이후 셀프리프레쉬-클럭인에이블신호(ckel_s)가 활성화되면 신호생성부(740)에 의해서 CKE-레벨신호(clk_sw)가 비활성화 된다.
도 8은 도 3의 셀프리프레쉬커맨드생성부의 내부회로도이다.
도 8를 참조하면, 셀프리프레쉬커맨드생성부(800)는 내부-클럭인에이블신호(ckes)와 클럭스트로빙신호(clk_sref)를 입력으로 갖는 노어게이트(NR6)와, 노어게이트(NR6)의 출력신호와 파워업신호(pwrup)를 리셋신호로 가지며, CKE-레벨신호(clk_sw)를 셋신호로 갖는 RS플립플롭(820)과, RS플립플롭(820)의 출력노드를 초기화시키기 위한 초기화부(840)와, RS플립플롭(820)의 출력노드의 신호를 반전시켜 셀프리프레쉬커맨드(sref)로 출력하고, 셀프리프레쉬신호(sref)를 지연시켜 셀프리프레쉬지연신호(srefd)로 출력하기 위한 출력부(860)를 구비한다.
동작을 간략히 살펴보면, 셀프리프레쉬 커맨드 생성부(800)는 CKE-레벨신호(clk_sw)의 활성화 시 상기 셀프리프레쉬커맨드(sref)를 활성화시키고, 내부-클럭인에이블신호(ckes)와 클럭스트로빙신호(clk_sref)의 비활성화 시 셀프리프레쉬커맨드(sref)를 비활성화시킨다.
즉, 셀프리프레쉬 모드에서는 클럭인에이블신호(CKE)가 활성화되면 이에 응답하여 외부클럭(CLK)의 라이징에지를 감지하고, 감지된 라이징에지의 클럭(clk_sref)을 통해 클럭인에이블신호가 셋업타임 및 홀드타임을 만족하는지 여부를 판단한 뒤 셀프리프레쉬커맨드(sref)를 생성하여 모드를 종료한다.
따라서, 종래와 같이 유효하지 않은 클럭인에이블신호의 발생으로 인한 소자의 오동작이 방지된다.
도 9는 도 3의 시뮬레이션 파형도로써, 셀프리프레쉬모드의 진입 및 탈출 시의 반도체메모리소자의 동작을 나타낸다.
이를 살펴보면, 셀프리프레쉬모드의 탈출 시 클럭인에이블신호(CKE)의 활성화 시 외부클럭(CLK)의 라이징에지를 감지한 클럭스트로빙신호(clk_sref)가 로우 액티브 된 이후에 셀프리프레쉬커맨드(sref)가 비활성화되어 종료되는 것을 확인할 수 있다.
도 10a은 도 3의 시뮬레이션 파형도로써, 셀프리프레쉬모드에서 유효하지 않은 클럭인에이블신호가 활성화되는 경우이다.
살펴보면, 상술한 바와 같이 유효하지 않은 클럭인에이블신호(CKE)가 인가되어도 이후 외부클럭(CLK)의 라이징에지를 감지한 클럭스트로빙신호(clk_sref)에 대해 상기 클럭인에이블신호가 셋업타임 및 홀드타임을 만족시키지 못하기 때문에 셀프리프레쉬모드가 종료되지 않는 것을 확인할 수 있다.
도 10b은 도 3의 시뮬레이션 파형도로써, 셀프리프레쉬모드 중 외부클럭이 인가되지 않는 동안 유효하지 않은 클럭인에이블신호가 활성화되는 경우이다.
이를 참조하여 보면, 외부클럭이 인가되지 않기 때문에 클럭스트로빙신호가 액티브되지 않으므로 클럭인에이블신호가 활성화되어도 셀프리프레쉬모드가 종료되지 않는 것을 확인할 수 있다.
도 11은 도 3의 CKE 클럭동기화부의 제2 실시예에 따른 내부 회로도이다.
도 11을 참조하면, 제2 실시예 따른 CKE 클럭동기화부(600)는 입력신호(in, inz)를 스트로빙하기 위한 출력신호 스트로빙부(670)와, 셀프리프레쉬 구간에서 발생된 클럭스트로빙신호(clk_sref)를 카운팅하기 위한 카운팅부(660)와, 반전된 클럭스트로빙신호(sref_clkz)와 셀프리프레쉬신호(sref)에 응답하여 출력신호 스트로빙부(670)의 구동을 제어하기 위한 구동제어부(680)와, 출력신호 스트로빙부(670)의 출력신호(out, outz)를 입력받아 내부-클럭인에이블신호(ckes)를 생성하기 위한 출력신호생성부(690)와, 카운팅부(660)의 출력신호 및 셀프리프레쉬-클럭인에이블신호(sref)에 제어받아 CKE 노말버퍼(ckel)의 출력신호를 입력신호(in, inz)로 생성하기 위한 입력신호 생성부(650)를 구비한다.
한편, 이를 도 6의 제1 실시예에 따른 CKE 클럭동기화부와 비교하여 보면, 카운팅부(660)가 추가되어 이에 의한 출력신호가 입력신호생성부(650)에 인가되기 전까지는 내부-클럭인에이블신호(ckes)가 논리레벨 '로우'로 천이되지 않는 것을 알 수 있다.
도 12는 도 11의 카운팅부의 내부 블록구성도이다.
도 12를 참조하면, 카운팅부(660)는 반전(I10)된 클럭스트로빙신호를 클럭신호(clk)로 가지며, 반전된 셀프리프레쉬신호(srefz)를 리셋신호(rst)로 가지며, 셀프리프레쉬-클럭인에이블신호(ckel_s)를 입력(in)으로 갖는 쉬프팅부 662와, 반전(I10)된 클럭스트로빙신호를 반전시키기 위한 인버터(I11)와, 인버터(I11)의 출력신호와 반전(I12)된 CKE-레벨신호를 입력으로 갖는 낸드게이트(ND8)와, 낸드게이트(ND8)를 클럭신호(clk)가 가지며, 반전된 셀프리프레쉬신호(srefz)를 리셋신호(rst)로 가지며, 쉬프팅부 662의 출력신호를 입력(in)으로 갖는 쉬프팅부 664와, 인버터(I11)의 출력신호와 반전(I13)된 CKE-레벨신호를 입력으로 갖는 낸드게이트(ND9)와, 낸드게이트(ND9)의 출력신호를 클럭신호(clk)로 가지며, 반전된 셀프리프레쉬신호(srefz)를 리셋신호(rst)로 가지며, 쉬프팅부 664의 출력신호를 입력(in)으로 갖는 쉬프팅부 666를 구비한다.
상술한 쉬프팅부는 동일한 회로적 구현을 가지므로, 다음에서는 쉬프팅부 662를 예로써 살펴보도록 한다.
도 13은 도 12의 쉬프팅부의 내부 회로구성도이다.
도 13을 참조하면, 쉬프팅부(662)는 클럭신호(clk)의 비활성화 시 입력신호(in)를 전달하기 위한 트랜스퍼게이트 TR2와, 리셋신호(rst)에 제어받아 트랜스퍼게이트 TR2의 출력신호(r_lat)를 래치하기 위한 래치(662a)와, 클럭신호(clk)의 활성화 시 래치(662a)의 출력신호를 전달하기 위한 트랜스퍼게이트(TR3)와, 트랜스퍼게이트(TR3)의 출력신호를 래치하여 출력시키기 위한 래치(662b)를 구비한다.
도 11 내지 도 13를 참조하여, CKE 클럭동기화부(600)의 동작을 살펴보도록 한다.
셀프리프레쉬모드에서 CKE 클럭동기화부(600)는 클럭인에이블신호(CKE)가 활성화되어도 바로 출력되지 않고, 클럭인에이블신호(CKE)의 활성화 상태가 적어도 3클럭이상 유지된 경우에 한해 내부-클럭인에이블신호(ckes)를 비활성화시키므로써 셀프리프레쉬모드를 종료한다.
따라서, 클럭인에이블신호(CKE)가 3클럭 이상 유지되지 않는 경우에는 셀프리프레쉬모드가 종료되지 않으며, 대신 클럭인에이블신호(CKE)의 활성화 동안 DLL의 업데이트가 수행된다.
이와같이 셀프리프레쉬 모드 중 활성화된 클럭인에이블신호(CKE)를 통해 DLL을 업데이트하여 그 설정된 값을 잃어버리지 않기때문에, 종래에는 셀프리프레쉬모드 종료 후 필요했던 200 싸이클의 DLL의 설정타임이 필요하지 않다.
도 14는 제2 실시예에 따른 CKE 클럭동기화부를 구비한 경우 셀프리프레쉬 모드 중 DLL이 업데이트되는 과정에 대한 시뮬레이션 결과도이다.
도 14를 참조하면, 상술한 바와 같이 클럭 셀프리프레쉬-버퍼의 출력신호인 클럭스트로빙신호가 3개 '로우' 액티브된 이후에 내부-클럭인에이블신호(ckes)가 ‘로우’로 천이되고 그 바로 뒤에오는 클럭스트로빙신호(clk_sref)의 폴링 에지에 동기화되어 셀프리프레쉬 커맨드(sref)가 비활성화되어 셀프리프레쉬모드가 종료되는 것을 확인할 수 있다.
도 15또한 제2 실시예에 따른 CKE 내부클럭동기화부를 구비한 경우, 셀프리프레쉬 모드 중에 DLL이 업데이트되는 과정에 따른 시뮬레이션 결과도이다.
이를 도 14와 비교하여 보면, 셀프리프레쉬 모드 중 클럭인에이블신호(CKE)를 '하이'로 하여주므로 DLL이 업데이트되도록 하고, 이후 업데이트가 완료되면 다시 클럭인에이블신호(CKE)를 '로우'로 주어 셀프리프레쉬가 종료되지 않는 것을 알 수 있다. 즉, 클럭스트로빙신호의 로우 액티브가 3개 이상 감지되지 않으므로, 셀프리프레쉬 커맨드가 생성되지 않아 모드가 종료되지 않는 것을 알 수 있다.
전술한 본 발명은 셀프리프레쉬 모드 중 클럭인에이블신호의 활성화가 감지되면 외부클럭을 감지하여, 클럭인에이블신호가 외부클럭의 라이징에지에 대해 셋업타임 및 홀드타임이 유지되는 경우에 한해 셀프리프레쉬모드를 종료하므로써, 유효하지 않은 클럭인에이블신호의 발생 시 오동작이 발생되지 않도록 한다.
또한, 고주파수 동작에서 높은 효율을 구현하기 위해 셀프리프레쉬모드 동안 소정의 전류소모를 허용하는 경우, 셀프리프레쉬 모드 동안 DLL를 오프시키지 않고 온상태를 유지할 수 있다. 따라서, 본 발명은 필요에 따라 셀프리프레쉬모드의 종료를 클럭인에이블신호의 활성화 이후 소정의 클럭동안 신호의 레벨이 유지된 경우에 한정하여, 상기 클럭인에이블신호의 활성화 동안 DLL를 업데이트할 수 있다.
한편, 전술한 본 발명에서는 DLL의 업데이트를 위한 시간을 3클럭으로 가정 하여 구현하였으나, 본 발명은 이에 제한받지 않는다.
상술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 셀프리프레쉬모드의 종료 시 클럭인에이블신호가 클럭의 셋업타임 및 홀드타임을 만족시키는 경우에 셀프리프레쉬모드를 종료하므로써, 유효하지 않은 클럭인에이블신호의 발생으로 인한 반도체메모리소자의 오동작을 방지한다.
또한, 필요에 따라 셀프리프레쉬 모드 중 DLL를 업데이트할 수 있어, 셀프리르레쉬 모드 종료 후 필요했던 DLL 설정시간이 필요하지 않다.

Claims (21)

  1. 노말모드에서 외부클럭을 입력받기 위한 클럭 노말버퍼;
    노말모드에서 클럭인에이블신호를 입력받기 위한 CKE 노말버퍼;
    셀프리프레쉬모드에서 클럭인에이블신호를 입력받아 셀프리프레쉬-클럭인에이블신호를 생성하기 위한 CKE 셀프리프레쉬-버퍼;
    상기 클럭노말버퍼의 출력클럭으로 내부클럭을 생성하기 위한 내부클럭 생성수단;
    입력된 클럭인에이블신호를 클럭신호에 동기시켜 내부-클럭인에이블신호로 출력하기 위한 CKE 클럭동기화수단;
    내부에서 생성된 클럭인에이블신호의 레벨을 감지하여 CKE-레벨신호를 생성하기 위한 CKE 레벨 감지수단;
    셀프리프레쉬모드 동안 상기 CKE-레벨신호에 제어받아 외부클럭을 입력받기 위한 클럭 셀프리프레쉬-버퍼; 및
    상기 CKE-레벨신호에 응답하여 셀프리프레쉬커맨드를 활성화시키고, 상기 CKE-레벨신호 및 상기 클럭 셀프리프레쉬-버퍼의 출력신호에 응답하여 셀프리프레쉬커맨드를 비활성화시키는 셀프리프레쉬커맨드생성수단
    을 구비하는 반도체메모리소자.
  2. 제1항에 있어서,
    상기 클럭 셀프리프레쉬-버퍼는,
    상기 외부클럭을 스트로빙하기 위한 신호생성부와,
    셀프리프레쉬신호 및 상기 CKE-레벨신호의 활성화 시 상기 신호생성부를 구동시키기 위한 구동제어부와,
    셀프리프레쉬신호 및 상기 CKE-레벨신호에 응답하여 상기 신호생성부의 출력신호를 제어하여 클럭스트로빙신호로 출력시키기 위한 출력제어부
    를 구비하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 신호생성부는,
    상기 구동제어부에 제어받아 상기 외부클럭의 에지를 감지하기 위한 에지감지부와,
    상기 에지감지부의 출력신호의 펄스폭을 확장하여 제1 클럭스트로빙신호를 출력하기 위한 펄스폭확장부를 구비하는 것을 특징으로 하는 반도체메모리소자.
  4. 제2항에 있어서,
    상기 출력제어부는
    상기 셀프리프레쉬신호의 반전신호와 CKE-레벨신호를 입력으로 갖는 노어게이트와, 노어게이트의 출력신호와 상기 신호생성부의 출력신호를 입력으로 하여 제2 클럭스트로빙신호를 출력하기 위한 낸드게이트로 구현되는 것을 특징으로 하는 반도체메모리소자.
  5. 제2항에 있어서,
    상기 구동제어부는 셀프리프레쉬신호를 반전시키기 위한 인버터와, 상기 인버터의 출력신호와 CKE-레벨신호를 입력으로 가져 상기 신호생성부를 구동하는 신호를 생성하기 위한 노어게이트로 구현되는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제3항에 있어서,
    상기 펄스폭확장부는,
    상기 에지감지부의 출력신호를 지연시키기 위한 지연부와, 지연부의 출력신호와 에지감지부의 출력신호를 입력으로 갖는 제1낸드게이트와, 상기 제1낸드게이트의 출력신호를 반전시키기 위한 인버터와, 상기 인버터 및 에지감지부의 출력신호를 입력으로 가져 상기 제1 클럭스트로빙신호를 출력하기 위한 제2낸드게이트로 구현되는 것을 특징으로 하는 반도체메모리소자.
  7. 제2항에 있어서,
    상기 CKE 클럭동기화수단은,
    입력신호를 스트로빙하기 위한 출력신호 스트로빙부와,
    상기 클럭스트로빙신호와 상기 셀프리프레쉬신호에 응답하여 상기 출력신호 스트로빙부의 구동을 제어하기 위한 구동제어부와,
    상기 출력신호 스트로빙부의 출력신호를 상기 내부-클럭인에이블신호로 출력하기 위한 출력신호 생성부와,
    상기 셀프리프레쉬신호 및 셀프리프레쉬-클럭인에이블신호에 제어받아 상기 CKE 노말버퍼의 출력신호를 입력신호로 생성하기 위한 입력신호 생성부
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 구동제어부는 상기 셀프리프레쉬신호와 클럭스트로빙신호를 입력을 갖는 제1 낸드게이트와, 상기 제1 낸드게이트의 출력신호와 상기 내부클럭을 입력으로 하여 상기 출력신호 스트로빙부의 구동를 제어하기 위한 신호를 출력하기 위한 제2낸드게이트로 구현되는 것을 특징으로 하는 반도체 메모리 소자.
  9. 제7항에 있어서,
    상기 입력신호 생성부는 셀프리프레쉬신호와 셀프리프레쉬-클럭인에이블신호를 입력으로 갖는 제1 낸드게이트와, 상기 제1 낸드게이트의 출력신호와 상기 CKE 노말버퍼의 출력신호를 입력으로 갖는 제2낸드게이트와, 상기 제2낸드게이트의 출력신호를 반전시켜 제1입력신호로 출력하기 위한 제1인버터와, 상기 제2낸드게이트의 출력신호를 지연시켜 제2입력신호를 출력시키기 위한 제2 및 제3인버터로 구현되는 것을 특징으로 하는 반도체메모리소자.
  10. 제9항에 있어서,
    상기 출력신호 스트로빙부는 상기 구동제어부에 제어받아 상기 제1입력신호를 상기 내부-클럭인에이블신호로 출력하는 것을 특징으로 하는 반도체메모리소자.
  11. 제1항 또는 제2항에 있어서,
    상기 CKE 레벨감지수단은,
    오토리프레쉬신호와 내부-클럭인에이블신호를 입력으로 하여 셋신호를 생성하기 위한 셋신호생성부와,
    상기 셋신호에 응답하여 상기 CKE-레벨신호를 활성화시키고, 상기 셀프리프레쉬-클럭인에이블신호에 응답하여 CKE-레벨신호를 비활성화시키는 신호생성부를 구비하는 것을 특징으로 하는 반도체메모리소자.
  12. 제11항에 있어서,
    상기 셋신호생성부는,
    상기 오토리프레쉬신호의 펄스폭을 확장시키기 위한 펄스폭확장부와, 상기 내부-클럭인에이블신호와 파워업신호를 입력으로 갖는 제1노어게이트와, 상기 펄스폭확장부와 상기 제1노어게이트의 출력신호와 셀프리프레쉬-클럭인에이블신호를 입력으로 하여 상기 신호생성부의 제1셋신호를 출력하기 위한 제2노어게이트와, 상기 셀프리프레쉬-클럭인에이블신호와 반전된 셀프리프레쉬신호를 입력으로하여 상기 신호생성부의 제2셋신호를 출력하기 위한 제3노어게이트를 구비하는 것을 특징으로 하는 반도체메모리소자.
  13. 제12항에 있어서,
    상기 신호생성부는,
    상기 제1셋신호 및 상기 제2셋신호에 응답하여 출력신호를 활성화시키고, 상기 셀프리프레쉬-클럭인에이블신호에 응답하여 출력신호를 비활성화시키기 위한 RS플립플롭과, 상기 파워업신호에 응답하여 상기 RS플립플롭의 출력노드를 초기화시키기 위한 초기화부와, 상기 RS플립플롭의 출력신호를 반전시켜 CKE-레벨신호로 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  14. 제1항 또는 제2항에 있어서,
    상기 셀프리프레쉬커맨드생성수단은,
    상기 CKE-레벨신호의 활성화에 응답하여 상기 셀프리프레쉬커맨드를 활성화시키고,
    상기 내부-클럭인에이블신호와 클럭스트로빙신호에 응답하여 셀프리프레쉬커맨드를 비활성화시키는 것을 특징으로 하는 반도체메모리소자.
  15. 제14항에 있어서,
    상기 셀프리프레쉬커맨드생성수단은,
    상기 내부-클럭인에이블신호와 클럭스트로빙신호를 입력으로 갖는 제1노어게이트와, 제1노어게이트의 출력신호와 파워업신호를 리셋신호로 가지며, 상기 CKE-레벨신호를 셋신호로 갖는 RS플립플롭;
    상기 RS플립플롭의 출력노드를 초기화시키기 위한 초기화부;
    상기 RS플립플롭의 출력노드의 신호를 반전시켜 셀프리프레쉬커맨드로 출력하고, 셀프리프레쉬신호를 지연시켜 셀프리프레쉬지연신호로 출력하기 위한 출력부
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  16. 제1항 또는 제2항에 있어서,
    상기 CKE 클럭동기화수단은,
    입력신호를 스트로빙하기 위한 출력신호 스트로빙부와,
    셀프리프레쉬 구간에서 발생된 클럭스트로빙신호를 카운팅하기 위한 카운팅부와,
    상기 클럭스트로빙신호와 셀프리프레쉬신호에 응답하여 상기 출력신호 스트로빙부의 구동을 제어하기 위한 구동제어부와,
    상기 출력신호 스트로빙부의 출력신호를 상기 내부-클럭인에이블신호로 출력하기 위한 출력신호 생성부와,
    상기 카운팅부의 출력신호 및 셀프리프레쉬-클럭인에이블신호에 제어받아 상기 CKE 노말버퍼의 출력신호를 입력신호로 생성하기 위한 입력신호 생성부
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  17. 제16항에 있어서,
    상기 카운팅부는,
    상기 클럭스트로빙신호의 반전신호를 클럭신호로 가지며, 상기 셀프리프레쉬신호의 반전신호를 리셋신호로 가지며, 상기 셀프리프레쉬-클럭인에이블신호를 입력으로 갖는 제1쉬프팅부와, 상기 클럭스트로빙신호의 반전신호를 반전시키기 위한 제1인버터와, 상기 제1인버터의 출력신호와 상기 CKE-레벨신호의 반전신호를 입력으로 갖는 제1 낸드게이트와, 상기 제1낸드게이트의 출력을 클럭신호로 가지며, 상기 셀프리프레쉬신호의 반전신호를 리셋신호로 가지며, 상기 제1쉬프팅부의 출력신호를 입력으로 갖는 제2쉬프팅부와, 상기 제1인버터의 출력신호와 상기 CKE-레벨신호의 반전신호를 입력으로 갖는 제2낸드게이트와, 상기 제2낸드게이트의 출력신호를 클럭신호로 가지며, 상기 셀프리프레쉬신호의 반전신호를 리셋신호로 가지며, 상기 제2쉬프팅부의 출력신호를 입력으로 갖는 제3쉬프팅부를 구비하는 것을 특징으로 하는 반도체메모리소자.
  18. 제17항에 있어서,
    상기 제1 내지 제3쉬프팅부에 있어서,
    상기 클럭신호의 비활성화 시 입력신호를 전달하기 위한 제1트랜스퍼게이트와, 상기 리셋신호에 제어받아 상기 제1트랜스퍼게이트의 출력신호를 래치하기 위한 제1래치와, 상기 클럭신호의 활성화 시 상기 제1래치의 출력신호를 전달하기 위한 제2트랜스퍼게이트와, 상기 제2트랜스퍼게이트의 출력신호를 래치하여 출력시키기 위한 제2래치를 구비하는 것을 특징으로 하는 반도체메모리소자.
  19. 클럭인에이블신호가 비활성화되고, 외부-오토리프레쉬신호가 인가되는 단계;
    상기 클럭인에이블신호를 클럭에 동기시켜 입력받아 이를 통해 셀프리프레쉬모드에 진입하는 단계;
    상기 셀프리프레쉬모드에서 상기 클럭인에이블신호만 인가받는 단계;
    상기 클럭인에이블신호가 활성화되는 단계;
    상기 클럭인에이블신호를 클럭에 동기시켜 입력받아 이를 통해 셀프리프레쉬모드를 탈출하는 단계
    를 갖는 반도체메모리소자의 셀프리프레쉬방법.
  20. 제19항에 있어서,
    상기 셀프리프레쉬모드의 탈출단계에서,
    상기 클럭인에이블신호의 활성화에 응답하여 클럭에 동기된 신호를 활성화시키는 단계;
    상기 클럭에 동기된 신호의 활성화 시 상기 클럭인에이블신호의 활성화 여부를 감지하는 단계; 및
    상기 감지단계의 결과에 따라 셀프리프레쉬모드를 탈출하는 단계
    를 갖는 것을 특징으로 하는 반도체메모리소자의 셀프리프레쉬방법.
  21. 클럭인에이블신호가 비활성화되고, 외부-오토리프레쉬신호가 인가되는 단계;
    상기 클럭인에이블신호를 내부클럭에 동기시켜 입력받아 이를 통해 셀프리프레쉬모드에 진입하는 단계;
    상기 셀프리프레쉬모드에서 상기 클럭인에이블신호만 인가받는 단계;
    셀프리프레쉬 구간 중에 상기 클럭인에이블신호가 활성화되고 외부클럭을 입력받아 DLL이 업데이트되는 단계;
    상기 클럭인에이블신호가 상기 외부클럭를 기준으로 소정시간 이상 동안 유지된 후 셀프리프레쉬모드를 탈출하는 단계
    를 갖는 반도체메모리소자의 셀프리프레쉬방법.
KR1020040014420A 2004-03-03 2004-03-03 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자 KR100573831B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040014420A KR100573831B1 (ko) 2004-03-03 2004-03-03 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자
US10/814,675 US6990032B2 (en) 2004-03-03 2004-03-30 Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof
TW093108856A TWI244651B (en) 2004-03-03 2004-03-31 Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040014420A KR100573831B1 (ko) 2004-03-03 2004-03-03 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20050088863A KR20050088863A (ko) 2005-09-07
KR100573831B1 true KR100573831B1 (ko) 2006-04-26

Family

ID=34910008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014420A KR100573831B1 (ko) 2004-03-03 2004-03-03 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자

Country Status (3)

Country Link
US (1) US6990032B2 (ko)
KR (1) KR100573831B1 (ko)
TW (1) TWI244651B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587077B1 (ko) * 2004-04-28 2006-06-08 주식회사 하이닉스반도체 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치
KR100623601B1 (ko) * 2005-03-31 2006-09-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100646941B1 (ko) * 2005-07-25 2006-11-23 주식회사 하이닉스반도체 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
KR100838375B1 (ko) * 2006-04-28 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100748460B1 (ko) * 2006-08-16 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 및 그 제어방법
KR100802074B1 (ko) * 2006-09-08 2008-02-12 주식회사 하이닉스반도체 리프레쉬명령 생성회로를 포함하는 메모리장치 및리프레쉬명령 생성방법.
US7613064B1 (en) * 2006-12-19 2009-11-03 Nvidia Corporation Power management modes for memory devices
US7922509B2 (en) * 2007-06-15 2011-04-12 Tyco Electronics Corporation Surface mount electrical connector having insulated pin
KR100945802B1 (ko) 2008-06-24 2010-03-08 주식회사 하이닉스반도체 클럭을 생성하는 반도체 집적 회로
KR101020284B1 (ko) * 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101094915B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
US8446793B2 (en) * 2010-03-31 2013-05-21 Hynix Semiconductor Inc. Semiconductor memory device including clock control circuit and method for operating the same
US9053812B2 (en) 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US9292426B2 (en) * 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
JP2017027204A (ja) * 2015-07-17 2017-02-02 富士通株式会社 半導体装置および半導体装置の制御方法
US9959921B2 (en) 2016-04-01 2018-05-01 Micron Technology, Inc. Apparatuses and methods for refresh control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328556B1 (ko) * 1999-12-23 2002-03-15 박종섭 셀프 리프레쉬 제어장치
KR100529033B1 (ko) * 2003-05-23 2005-11-17 주식회사 하이닉스반도체 동기식 반도체 메모리 소자
KR100605606B1 (ko) * 2003-05-29 2006-07-28 주식회사 하이닉스반도체 반도체 메모리 장치의 동기식 셀프 리프레쉬 제어 방법 및제어 회로

Also Published As

Publication number Publication date
TW200531064A (en) 2005-09-16
TWI244651B (en) 2005-12-01
US6990032B2 (en) 2006-01-24
KR20050088863A (ko) 2005-09-07
US20050195674A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
KR100573831B1 (ko) 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자
US6525988B2 (en) Clock generating circuits controlling activation of a delay locked loop circuit on transition to a standby mode of a semiconductor memory device and methods for operating the same
JP4178225B2 (ja) 集積回路装置
KR100989287B1 (ko) 혼합 비동기식 동기식 메모리 동작용 검출 회로
KR101319761B1 (ko) 다이나믹 랜덤 액세스 메모리 장치 및 메모리 셀을셀프-리프레쉬하는 방법
US7340632B2 (en) Domain crossing device
US7606105B2 (en) Deep power down mode control circuit
JP2002358231A (ja) メモリ制御システム
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
KR100311044B1 (ko) 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법
KR101921248B1 (ko) 셀프 리프레쉬 제어회로 및 이를 포함하는 메모리
KR100333708B1 (ko) 전력 소모를 감소시킨 지연고정루프
JP2007134031A (ja) 温度検出装置
JP2004005933A (ja) 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
KR20060075011A (ko) 데이터 스트로브 신호 생성 회로 및 데이터 스트로브 신호생성 방법
KR100450070B1 (ko) 셀프 리프레시 모드를 갖는 반도체 메모리 장치 및 방법
JP3880206B2 (ja) 集積回路装置
US8653866B2 (en) Semiconductor device and operating method thereof
KR100652365B1 (ko) 지연동기회로의 위상 락킹 정보를 저장하는데 필요한시간을 확보하는 반도체 집적회로 및 그 위상 락킹 정보저장방법
KR101026378B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100543933B1 (ko) 반도체 메모리 소자의 초기화 신호 발생 회로
JP4276112B2 (ja) 遅延同期ループ回路及び遅延同期ループ制御回路を備える半導体装置並びに前記遅延同期ループ回路を制御する方法
KR100834399B1 (ko) 반도체 메모리 장치 및 그의 구동방법
KR100437607B1 (ko) 반도체 메모리 장치의 리프레쉬 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee