KR101735082B1 - 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법 - Google Patents

메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법 Download PDF

Info

Publication number
KR101735082B1
KR101735082B1 KR1020100083857A KR20100083857A KR101735082B1 KR 101735082 B1 KR101735082 B1 KR 101735082B1 KR 1020100083857 A KR1020100083857 A KR 1020100083857A KR 20100083857 A KR20100083857 A KR 20100083857A KR 101735082 B1 KR101735082 B1 KR 101735082B1
Authority
KR
South Korea
Prior art keywords
signal
internal
write
latency
clock
Prior art date
Application number
KR1020100083857A
Other languages
English (en)
Other versions
KR20120020311A (ko
Inventor
황정태
이상희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100083857A priority Critical patent/KR101735082B1/ko
Publication of KR20120020311A publication Critical patent/KR20120020311A/ko
Application granted granted Critical
Publication of KR101735082B1 publication Critical patent/KR101735082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

내부 라이트 신호 지연회로가 개시된다. 내부 라이트 신호 지연회로는, 컬럼 어드레스 스트로브 신호에 의해 활성화되는 라이트 신호를 라이트 레이턴시만큼 지연시켜 레이턴시 신호를 생성하는 레이턴시 제어부, 상기 라이트 신호의 활성화 시점부터 상기 레이턴시 신호의 활성화 시점까지 내부클럭을 활성화하는 내부클럭 생성부 및 상기 내부클럭에 동기하여, 상기 라이트 신호에 의해 활성화되는 내부 라이트 신호를 지연시켜 출력하는 지연 출력부를 포함한다.

Description

메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법{CIRCUIT AND METHOD FOR DELAYING INTERNAL WRITE SIGNAL OF MEMORY DEVICE}
본 발명은 반도체 메모리 장치의 전력 소모 감소를 위한 내부 라이트 신호 지연회로 및 지연 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 시스템으로부터의 명령에 따라 메모리 장치의 내부 신호들을 활성화하는 커맨드 디코더(Command Decoder)와, 데이터를 저장하기 위한 메모리 셀 어레이들을 포함하는 코어(Core) 영역, 그리고 실제 데이터의 입출력이 이루어지는 DQ 영역을 포함한다.
커맨드 디코더에 인가되는 컬럼 어드레스 스트로브 신호(Column Address Strobe, CAS)는 메모리 장치에서 데이터를 입출력하기 위한 리드(Read) 또는 라이트(Write) 명령을 생성할 수 있다. 구체적으로, 컬럼 어드레스 스트로브 신호(CAS)가 '하이(high)'로 활성화되고 라이트 인에이블 신호(Write Enable, WE)가 '로우(low)'로 비활성화되면 코어 영역으로부터 데이터를 읽어들여 메모리 외부로 출력하기 위한 리드 신호(CASRD)가 '하이'로 활성화되고, 컬럼 어드레스 스트로브(CAS) 신호와 라이트 인에이블 신호(WE)가 동시에 '하이'로 활성화되면 메모리 외부로부터 데이터를 입력받아 코어 영역에 저장하기 위한 라이트 신호(CASWT)가 '하이'로 활성화된다. 또한, 라이트 신호(CASWT)가 활성화되면 DQ 영역에서 실제 데이터를 입력받도록 하기 위해 DQ 영역으로 인가되는 내부 라이트 신호(WTDQ)가 '하이'로 활성화된다.
여기에서 DQ 영역으로의 실제 데이터 입력은 라이트 신호(CASWT)가 활성화된 시점으로부터 일정 시간이 지난 이후에 이루어지는데, 이러한 시간을 라이트 레이턴시(Write Latency, WL)라고 한다.
도 1은 종래의 내부 라이트 신호 지연회로의 구성도이다.
도 1을 참조하면, 종래의 내부 라이트 신호 지연회로는, 컬럼 어드레스 스트로브 신호(CAS)의 활성화 시점부터 아이들 신호(IDLE)의 활성화 시점까지 내부클럭(ICLK)을 생성하는 내부클럭 생성부(101) 및 생성된 내부클럭(ICLK)에 동기되어 동작하는 지연 출력부(103)를 포함한다. 본 실시예에서 WL=4클럭이다.
먼저 지연 출력부(103)로 실제 DQ 영역에서 라이트 동작이 개시되는 시점(데이터 입력 시점)보다 3.5클럭이 앞서는 시점에서 내부 라이트 신호(WTDQ)가 입력되고, 지연 출력부(103)를 통해 2클럭이 지연되어 지연된 내부 라이트 신호(WTDQ_15)로 출력된다. 이를 위해 지연 출력부(103)는 내부클럭(ICLK)에 동기되어 동작하는 2개의 D플립플롭(도면에 미도시)을 포함할 수 있다. 지연된 내부 라이트 신호(WTDQ_15)는 실제 라이트 개시 시점보다 1.5클럭 앞서는 상태로 DQ 영역으로 전달되는데, 이는 DQ 영역에서 입력되는 데이터를 받아들일 준비를 할 수 있도록 시간적인 여유를 제공하기 위함이다.
도 2는 도 1의 내부클럭 생성부(101)의 내부 구성도이다.
도 2를 참조하면, 내부클럭 생성부(101)는 컬럼 어드레스 스트로브 신호(CAS), 리셋 신호(RST) 및 아이들 신호(IDLE)를 이용하여 클럭 제어신호(CLKCTRL)를 활성화하기 위한 SR래치를 포함한다. SR래치의 동작을 살펴보면, 리셋 신호(RST)가 활성화되고 아이들 신호(IDLE)가 비활성화된 상태에서 컬럼 어드레스 스트로브 신호(CAS)의 활성화에 의해 클럭 제어신호(CLKCTRL)가 활성화되며, 이 상태에서 컬럼 어드레스 스트로브 신호(CAS)가 비활성화되더라도 클럭 제어신호(CLKCTRL)는 활성화 상태를 유지한다. 이후 아이들 신호(IDLE)가 활성화되면 클럭 제어신호(CLKCTRL)는 비활성화된다. 내부클럭 생성부(101)는 클럭 제어신호(CLKCTRL)가 활성화되는 동안에 외부클럭(CLK)을 내부클럭(ICLK)으로 전달하여 활성화시키며, 활성화된 내부클럭(ICLK)은 지연 출력부(103)로 입력되어 사용된다.
도 3은 도 1의 내부 라이트 신호 지연회로에서 사용되는 신호들의 타이밍도이다.
도 3을 통해 내부 라이트 신호 지연회로의 동작 과정을 살펴보면, 먼저 내부클럭 생성부(101)에서 리셋 신호(RST)가 활성화되어 회로가 초기화되고, 아이들 신호(IDLE)가 비활성화된다. 이후 컬럼 어드레스 스트로브 신호(CAS)가 활성화되면 클럭 제어신호(CLKCTRL)가 활성화되어 내부클럭(ICLK)을 생성한다. 지연 출력부(103)는 내부클럭(ICLK)에 동기하여 내부 라이트 신호(WTDQ)를 지연시켜 출력한다. 이후 아이들 신호(IDLE)가 다시 활성화되면 클럭 제어신호(CLKCTRL)가 비활성화되어 내부클럭(ICLK)의 생성이 중단된다.
여기에서, 클럭 제어신호(CLKCTRL)는 라이트 신호(CASWT)와 리드 신호(CASRD)를 불문하고 컬럼 어드레스 스트로브 신호(CAS)가 활성화되면 내부클럭(ICLK)을 발생시킨다. 그러나 도 1의 내부 라이트 신호 지연회로에서는 라이트 신호(CASWT)가 아닌 리드 신호(CASRD)가 활성화되는 구간에서는 내부클럭(ICLK)을 발생시킬 필요가 없다. 또한, 아이들 신호(IDLE)가 인가되기 이전에 지연 출력부(103)의 동작이 끝나는 경우에도 내부클럭(ICLK)은 아이들 신호(IDLE)의 활성화 시점까지 계속 생성된다. 이와 같이 불필요한 내부클럭(ICLK)의 토글(toggle)로 인해 메모리 장치에서 불필요한 전력 소모가 발생하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 반도체 메모리 장치의 불필요한 전력 소모를 줄이기 위한 내부 라이트 신호 지연회로 및 지연 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 내부 라이트 신호 지연회로는, 컬럼 어드레스 스트로브 신호에 의해 활성화되는 라이트 신호를 라이트 레이턴시만큼 지연시켜 레이턴시 신호를 생성하는 레이턴시 제어부, 상기 라이트 신호의 활성화 시점부터 상기 레이턴시 신호의 활성화 시점까지 내부클럭을 활성화하는 내부클럭 생성부 및 상기 내부클럭에 동기하여, 상기 라이트 신호에 의해 활성화되는 내부 라이트 신호를 지연시켜 출력하는 지연 출력부를 포함한다.
상기 내부클럭 생성부는, 상기 라이트 신호가 활성화되면 입력받은 외부클럭을 상기 내부클럭으로 전달하고, 상기 레이턴시 신호가 활성화되면 상기 내부클럭을 일정 레벨로 고정시킬 수 있다.
본 발명에 의한 내부 라이트 신호 지연 방법은, 컬럼 어드레스 스트로브 신호에 의해 활성화되는 라이트 신호를 라이트 레이턴시만큼 지연시켜 레이턴시 신호를 생성하는 단계, 상기 라이트 신호의 활성화 시점부터 상기 레이턴시 신호의 활성화 시점까지 내부클럭을 활성화하는 단계 및 상기 내부클럭에 동기하여, 상기 라이트 신호에 의해 활성화되는 내부 라이트 신호를 지연시켜 출력하는 단계를 포함한다.
본 발명에 의하면, 컬럼 어드레스 스트로브 신호에 의해 라이트 신호가 활성화되는 시점부터 라이트 레이턴시 만큼의 시간 동안에만 내부클럭을 활성화함으로써, 내부클럭의 불필요한 토글링을 방지하고 메모리 장치의 불필요한 전력 소모를 줄일 수 있는 효과가 있다.
도 1은 종래의 내부 라이트 신호 지연회로의 구성도.
도 2는 도 1의 내부클럭 생성부(101)의 구성도.
도 3은 도 1의 내부 라이트 신호 지연회로에서 사용되는 신호들의 타이밍도.
도 4는 본 발명에 의한 내부 라이트 신호 지연회로의 일 실시예 구성도.
도 5는 도 4의 내부클럭 생성부(403)의 구성도.
도 6은 도 4의 레이턴시 제어부(401)의 구성도.
도 7은 도 4의 지연 출력부(405)의 구성도.
도 8은 도 4의 내부 라이트 신호 지연회로에서 사용되는 신호들의 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 의한 내부 라이트 신호 지연회로의 일 실시예 구성도이다.
도 4를 참조하면, 본 발명에 의한 내부 라이트 신호 지연회로는, 컬럼 어드레스 스트로브 신호(CAS)에 의해 활성화되는 라이트 신호(CASWT)를 라이트 레이턴시만큼 지연시켜 레이턴시 신호(CASWT_WL)를 생성하는 레이턴시 제어부(401), 라이트 신호(CASWT)의 활성화 시점부터 레이턴시 신호(CASWT_WL)의 활성화 시점까지 내부클럭(ICLK)을 활성화하는 내부클럭 생성부(403) 및 내부클럭(ICLK)에 동기하여, 라이트 신호(CASWT)에 의해 활성화되는 내부 라이트 신호(WTDQ)를 지연시켜 출력하는 지연 출력부(405)를 포함한다.
여기에서 라이트 신호(CASWT)는 메모리 외부로부터 데이터를 입력받아 코어 영역에 저장하도록 하는 신호이며, 컬럼 어드레스 스트로브 신호(CAS)와 라이트 인에이블 신호(WE)가 동시에 '하이'로 활성화되는 때에 '하이'로 활성화된다. 또한, 라이트 신호(CASWT)가 활성화되면 DQ 영역에서 실제 데이터를 입력받도록 하기 위한 내부 라이트 신호(WTDQ)가 '하이'로 활성화된다.
내부클럭 생성부(403)는 컬럼 어드레스 스트로브 신호(CAS)가 아니라 라이트 신호(CASWT)가 '하이'로 활성화되는 시점부터 내부클럭(ICLK)을 활성화한다. 종래에는 컬럼 어드레스 스트로브 신호(CAS)에 의해 내부클럭(ICLK)이 활성화되어 불필요한 전력을 소모하는 문제점이 있었으므로, 이러한 전력 소모를 없애기 위해 라이트 신호(CASWT)가 활성화되는 때에 내부클럭(ICLK)의 토글링이 시작되도록 내부클럭 생성부(403)를 제어하는 것이다.
레이턴시 신호(CASWT_WL)는 라이트 신호(CASWT)를 라이트 레이턴시만큼 지연시킨 신호이다. 라이트 신호(CASWT)가 '하이'로 활성화된 후 라이트 레이턴시만큼의 시간 이후에 반도체 메모리의 DQ 영역으로 실제 데이터가 입력되므로, 그 이전에 DQ 영역으로 내부 라이트 동작의 시작을 알리는 내부 라이트 신호(WTDQ)가 전달되어야 한다. 따라서 내부 라이트 신호(WTDQ)를 지연시키는 지연 출력부(405)는 라이트 신호(CASWT)가 활성화되는 시점부터 라이트 레이턴시 구간 동안만 동작하도록 하면 된다. 즉, 라이트 레이턴시 만큼의 시간 동안만 내부클럭(ICLK)이 활성화되어 지연 출력부(405)로 전달되도록 하는 것이다. 이를 위해 라이트 신호(CASWT)를 라이트 레이턴시만큼 지연시킨 레이턴시 신호(CASWT_WL)를 생성하고, 레이턴시 신호(CASWT_WL)가 '하이'로 활성화되는 시점부터 내부클럭(ICLK)을 일정 레벨로 고정시킴으로써, 내부클럭(ICLK)의 토글링을 위해 소모되는 전류를 최소화할 수 있게 된다.
도 5는 도 4의 내부클럭 생성부(403)의 구성도이다.
도 5를 참조하면, 내부클럭 생성부(403)는, 내부클럭(ICLK)을 활성화하기 위한 클럭 제어신호(CLKCTRL)를 생성하는 클럭 제어신호 생성부(501) 및 클럭 제어신호(CLKCTRL)에 응답하여 내부클럭(ICLK)을 활성화하는 클럭 출력부(503)를 포함한다.
클럭 제어신호 생성부(501)는, 라이트 신호(CASWT)가 '하이'로 활성화되는 시점부터 클럭 제어신호(CLKCTRL)를 '하이'로 활성화하고, 레이턴시 신호(CASWT_WL)가 '하이'로 활성화되면 클럭 제어신호(CLKCTRL)를 '로우'로 비활성화하도록 제어하는 SR래치를 포함한다. 이를 통해 아이들 신호(IDLE)가 활성화되기 전이라도 클럭 제어신호(CLKCTRL)가 활성화된 후 라이트 레이턴시 만큼의 시간이 지나면 레이턴시 신호(CASWT_WL)에 의해 내부클럭(ICLK)의 토글링이 중단된다. 아이들 신호(IDLE)가 활성화되면 더이상 내부클럭(ICLK)을 공급할 필요가 없으므로 마찬가지로 내부클럭(ICLK)의 토글링은 중단된다.
클럭 출력부(503)는 클럭 제어신호(CLKCTRL)의 활성화 구간 동안에 입력된 외부클럭(CLK)을 내부클럭(ICLK)으로 전달한다.
도 6은 도 4의 레이턴시 제어부(401)의 구성도이다.
도 6을 참조하면, 레이턴시 제어부(401)는 라이트 신호(CASWT)를 지연시키기 위해 직렬로 연결된 N개의 D플립플롭 및 라이트 레이턴시에 대응하여 N개의 D플립플롭 각각에서 출력된 신호들 중 하나를 레이턴시 신호(CASWT_WL)로 선택하기 위한 선택부(601)를 포함한다.
N개의 D플립플롭은 각각 입력받은 신호를 1클럭만큼 지연시키고, 그 출력신호들은 모두 선택부(601)로 입력된다. 선택부(601)는 N개의 출력신호들 중에서 라이트 레이턴시에 대응하는 출력신호를 레이턴시 신호(CASWT_WL)로 선택할 수 있다. 예를 들어, WL=4클럭인 경우 4번째 D플립플롭에서 출력된 신호를 선택하면 라이트 신호(CASWT)가 4클럭만큼 지연된 레이턴시 신호(CASWT_WL)를 얻을 수 있게 된다.
도 7은 도 4의 지연 출력부(405)의 구성도이다.
도 7에서와 같이, 지연 출력부(405)는 내부클럭(ICLK)에 동기되어 동작하는 2개의 D플립플롭(701, 703)을 포함할 수 있다. 메모리 장치에서 라이트 신호(CASWT)가 '하이'로 활성화되면 DQ 영역에서 데이터를 입력받도록 하기 위한 내부 라이트 신호(WTDQ)가 '하이'로 활성화되는데, 지연 출력부(405)는 이러한 내부 라이트 신호(WTDQ)를 DQ 영역으로 전달하기 위해 일정 시간만큼 지연시켜 출력하는 역할을 한다.
이를 위해 지연 출력부(405)는 실제 라이트 동작이 개시되는 시점(데이터 입력 시점)보다 1.5클럭이 앞서도록 내부 라이트 신호(WTDQ)를 지연시켜 지연된 내부 라이트 신호(WTDQ_15)로 출력한다. 실제 라이트 개시 시점보다 1.5클럭이 앞서도록 하는 이유는 DQ 영역에서 입력되는 데이터를 받아들일 준비를 할 수 있도록 시간적인 여유를 제공하기 위함이다. 여기에서 지연된 내부 라이트 신호(WTDQ_15)를 반전시켜 출력하기 위한 인버터 드라이버(도면에 미도시)가 더 포함될 수 있다.
도 8은 도 4의 내부 라이트 신호 지연회로에서 사용되는 신호들의 타이밍도이다.
도 8의 타이밍도를 도 3과 비교함으로써 본 발명의 효과를 확인할 수 있다.
도 3의 지연회로와 달리, 클럭 제어신호(CLKCTRL)는 컬럼 어드레스 스트로브 신호(CAS)가 아니라 라이트 신호(CASWT)에 의해 '하이'로 활성화된다. 이후 라이트 레이턴시 신호(CASWT_WL)가 활성화되면 클럭 제어신호(CLKCTRL)는 '로우'로 비활성화된다. 내부클럭(ICLK)은 클럭 제어신호(CLKCTRL)의 활성화 구간, 즉 라이트 신호(CASWT)의 활성화 시점부터 라이트 레이턴시 만큼의 시간 동안에만 활성화된다. 본 실시예에서 WL=4클럭이다.
또한, 레이턴시 신호(CASWT_WL)의 활성화 시점 이후에는 아이들 신호(IDLE)가 활성화되기 이전이라도 내부클럭(ICLK)이 토글하지 않는다.
이와 같이 불필요한 내부클럭(ICLK)의 토글링으로 인한 전류 소모를 방지함으로써 메모리 장치의 전력 소모를 줄이는 효과를 얻을 수 있다.
전술한 바와 같이, 본 발명에서는 컬럼 어드레스 스트로브 신호에 의해 라이트 신호가 활성화되는 시점부터 라이트 레이턴시 만큼의 시간 동안에만 내부클럭을 활성화함으로써, 내부클럭의 불필요한 토글링을 방지하고 메모리 장치의 불필요한 전력 소모를 줄일 수 있는 내부 라이트 신호 지연회로 및 지연 방법을 제안하였다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (8)

  1. 컬럼 어드레스 스트로브 신호에 의해 활성화되는 라이트 신호를 라이트 레이턴시만큼 지연시켜 레이턴시 신호를 생성하는 레이턴시 제어부;
    상기 라이트 신호의 활성화 시점부터 상기 레이턴시 신호의 활성화 시점까지 내부클럭을 활성화하는 내부클럭 생성부; 및
    상기 내부클럭에 동기하여, 상기 라이트 신호에 의해 활성화되는 내부 라이트 신호를 지연시켜 출력하는 지연 출력부
    를 포함하는 내부 라이트 신호 지연회로.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 내부클럭 생성부는
    상기 라이트 신호가 활성화되면 입력받은 외부클럭을 상기 내부클럭으로 전달하고, 상기 레이턴시 신호가 활성화되면 상기 내부클럭을 일정 레벨로 고정시키는
    내부 라이트 신호 지연회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 내부클럭 생성부는
    상기 내부클럭을 활성화하기 위한 클럭 제어신호를 생성하는 클럭 제어신호 생성부; 및
    상기 클럭 제어신호에 응답하여 상기 내부클럭을 활성화하는 클럭 출력부를 포함하는
    내부 라이트 신호 지연회로.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 3항에 있어서,
    상기 클럭 제어신호 생성부는
    상기 라이트 신호가 활성화되면 상기 클럭 제어신호를 활성화하고, 상기 레이턴시 신호 또는 아이들 신호가 활성화되면 상기 클럭 제어신호를 비활성화하는 SR래치를 포함하는
    내부 라이트 신호 지연회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 레이턴시 제어부는
    상기 라이트 신호를 지연시키기 위한 직렬로 연결된 다수의 D플립플롭; 및
    상기 라이트 레이턴시에 대응하여 상기 다수의 D플립플롭의 출력들 중 하나를 상기 레이턴시 신호로 선택하는 선택부를 포함하는
    내부 라이트 신호 지연회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 지연 출력부는
    상기 내부 라이트 신호를 지연시키기 위한 직렬로 연결된 하나 이상의 D플립플롭을 포함하는
    내부 라이트 신호 지연회로.
  7. 컬럼 어드레스 스트로브 신호에 의해 활성화되는 라이트 신호를 라이트 레이턴시만큼 지연시켜 레이턴시 신호를 생성하는 단계;
    상기 라이트 신호의 활성화 시점부터 상기 레이턴시 신호의 활성화 시점까지 내부클럭을 활성화하는 단계; 및
    상기 내부클럭에 동기하여, 상기 라이트 신호에 의해 활성화되는 내부 라이트 신호를 지연시켜 출력하는 단계
    를 포함하는 내부 라이트 신호 지연 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7항에 있어서,
    상기 내부클럭을 활성화하는 단계는
    상기 라이트 신호가 활성화되면 입력받은 외부클럭을 상기 내부클럭으로 전달하고, 상기 레이턴시 신호가 활성화되면 상기 내부클럭을 일정 레벨로 고정시키는
    내부 라이트 신호 지연 방법.
KR1020100083857A 2010-08-30 2010-08-30 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법 KR101735082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100083857A KR101735082B1 (ko) 2010-08-30 2010-08-30 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083857A KR101735082B1 (ko) 2010-08-30 2010-08-30 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Publications (2)

Publication Number Publication Date
KR20120020311A KR20120020311A (ko) 2012-03-08
KR101735082B1 true KR101735082B1 (ko) 2017-05-16

Family

ID=46128917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083857A KR101735082B1 (ko) 2010-08-30 2010-08-30 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Country Status (1)

Country Link
KR (1) KR101735082B1 (ko)

Also Published As

Publication number Publication date
KR20120020311A (ko) 2012-03-08

Similar Documents

Publication Publication Date Title
US8081533B2 (en) Semiconductor memory device
KR100936806B1 (ko) 도메인 크로싱 회로 및 방법
KR20200083641A (ko) 반도체 메모리를 위한 메모리 명령을 포함하는 장치 및 방법
US7606105B2 (en) Deep power down mode control circuit
KR101735091B1 (ko) 컬럼소스신호 생성회로
JP2009118479A (ja) オンダイターミネーションの制御回路およびその制御方法
US6961278B2 (en) Synchronous self refresh exit control method and circuit in semiconductor memory device
KR100933257B1 (ko) 반도체 메모리 장치
JP5733126B2 (ja) メモリインタフェース回路及びタイミング調整方法
KR20150122654A (ko) 반도체 장치
TWI395220B (zh) 半導體記憶體裝置及其操作方法
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
JP2010238347A (ja) パイプラッチ回路及びこれを用いた半導体メモリ装置
US8358161B2 (en) Buffer enable signal generating circuit and input circuit using the same
JP3725715B2 (ja) クロック同期システム
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
JP2009282721A (ja) メモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法
US8531896B2 (en) Semiconductor system, semiconductor memory apparatus, and method for input/output of data using the same
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법
US7916562B2 (en) Clock driver device and semiconductor memory apparatus having the same
KR102106064B1 (ko) 반도체 장치 및 이의 제어 방법
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR101215647B1 (ko) 반도체메모리장치
JP2009193173A (ja) 伝送制御回路及びそれを備えた半導体記憶装置
US7944771B2 (en) Semiconductor integrated circuit and method of processing address and command signals thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant