CN109817256B - 易失性存储器装置及其自刷新方法 - Google Patents

易失性存储器装置及其自刷新方法 Download PDF

Info

Publication number
CN109817256B
CN109817256B CN201810594198.9A CN201810594198A CN109817256B CN 109817256 B CN109817256 B CN 109817256B CN 201810594198 A CN201810594198 A CN 201810594198A CN 109817256 B CN109817256 B CN 109817256B
Authority
CN
China
Prior art keywords
refresh
self
signal
voltage
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810594198.9A
Other languages
English (en)
Other versions
CN109817256A (zh
Inventor
中冈裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109817256A publication Critical patent/CN109817256A/zh
Application granted granted Critical
Publication of CN109817256B publication Critical patent/CN109817256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

本发明提供一种易失性存储器装置及其自刷新方法。易失性存储器装置具有动态存储器阵列。自刷新方法包括：当进入省电模式时，传送自刷新请求信号；根据自刷新请求信号，周期性地致能电压拉升信号；当检测到电压拉升信号致能时，将用于驱动自刷新动作的操作电压拉升至自刷新电平；当操作电压被拉升至自刷新电平后，对动态存储器阵列进行自刷新动作；当结束自刷新动作后，将操作电压进行浮接。本发明可通过使操作电压处于浮置状态，来达到在睡眠模式下降低自刷新功率消耗的效果。

Description

易失性存储器装置及其自刷新方法
技术领域
本发明涉及一种存储器装置及其操作方法，尤其涉及一种易失性存储器装置及其自刷新方法。
背景技术
近来，笔记本电脑等移动设备愈来愈普遍。由于移动设备的电池寿命要尽可能地愈长愈好，因此，其中的电子元件的功率消耗需求要尽可能地愈小愈好。对易失性存储器(例如，动态随机存取存储器(Dynamic Random Access Memory，DRAM))而言，在睡眠模式下(例如是进阶组态与电源界面(Advanced Configuration and Power Interface，ACPI)所规范的S3/S4模式)进行自刷新(Self-refresh)的功率消耗必须足够小以符合移动设备的需求。
在现有技术中，已有许多降低自刷新功率消耗的技术方案被提出。举例来说，在睡眠模式下，当没有在进行自刷新动作时可以暂时降低操作电压的电平(例如从2.6伏特降低至1.8伏特)，等待至要开始进行自刷新动作时才将操作电压升高，以减少功率的消耗。
然而，上述现有方案仅较适用于自刷新的时间间隔长(例如大于10毫秒)的自刷新方式，当自刷新的时间间隔较小时(例如小于300微秒)，过于频繁地降低与升高操作电压也是会导致功率消耗的增加，进而失去有效降低功率消耗的效果。
发明内容
有鉴于此，本发明提供一种易失性存储器装置及其自刷新方法，可通过使操作电压处于浮置状态，来达到在睡眠模式下降低自刷新功率消耗的效果。
本发明的自刷新方法适用于具有动态存储器阵列的易失性存储器装置。自刷新方法包括：当进入省电模式时，传送自刷新请求信号；根据自刷新请求信号，周期性地致能电压拉升信号；当检测到电压拉升信号致能时，将用于驱动自刷新动作的操作电压拉升至自刷新电平；当操作电压被拉升至自刷新电平后，对动态存储器阵列进行自刷新动作；以及，当结束自刷新动作后，将操作电压进行浮接。
本发明的易失性存储器装置包括动态存储器阵列、控制器、刷新信号产生器、拉升电路以及输入输出电路。动态存储器阵列耦接控制器。当进入省电模式时，控制器传送自刷新请求信号。刷新信号产生器耦接控制器，并根据自刷新请求信号，周期性地致能电压拉升信号。拉升电路耦接刷新信号产生器，并当检测到电压拉升信号致能时，将用于驱动自刷新动作的操作电压拉升至自刷新电平。输入输出电路耦接动态存储器阵列以及控制器。其中当操作电压被拉升至自刷新电平后，控制器对动态存储器阵列进行自刷新动作。当结束自刷新动作后，拉升电路将操作电压进行浮接。
基于上述，本发明的自刷新方法在睡眠模式(省电模式)下，当结束自刷新动作后会将操作电压处于浮置状态(浮接)而使其逐渐下降，等待到要开始进行下一次自刷新动作时才将操作电压拉升至自刷新所需的电平。如此一来，不仅可在未执行自刷新动作时降低操作电压，也不会因需要频繁地降低与升高操作电压而产生额外太多的功率消耗。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明一实施例说明一种易失性存储器装置的电路示意图。
图2是根据本发明一实施例说明一种易失性存储器装置的自刷新方法的波形示意图。
图3是根据本发明一实施例说明一种易失性存储器装置的自刷新方法的流程图。
附图标记说明
100：易失性存储器装置
110：动态存储器阵列
120：控制器
122：控制逻辑电路
124：地址解码器
126_0、126_N：状态寄存器
130：刷新信号产生器
132：计时器
134：刷新地址产生器
140：拉升电路
150：输入输出电路
ADD：地址信号
DC_EN：电压拉升信号
DC_RD：电压就绪信号
CKE：时脉致能信号
CLK：基础时脉信号
REF：刷新信号
REFADD：自刷新地址
RLV：自刷新电平
RQ：自刷新请求信号
t1～t4：时刻
VPP：操作电压
S310～S350：步骤
具体实施方式
请先参照图1，图1是根据本发明一实施例说明一种易失性存储器装置的电路示意图。易失性存储器装置100可使用于例如笔记本电脑、平板电脑、智能手机、掌上电脑(Personal Digital Assistant，PDA)等移动设备中，易失性存储器装置100包括动态存储器阵列110、控制器120、刷新信号产生器130、拉升电路140以及输入输出电路150。在本实施例中，动态存储器阵列110耦接至控制器120，且可包括多个存储器区块来用以储存写入数据。控制器120用以传送自刷新请求信号RQ。刷新信号产生器130耦接控制器120，且用以在睡眠模式(省电模式)下周期性地致能电压拉升信号DC_EN。拉升电路140耦接刷新信号产生器130，且用以将用于驱动自刷新动作的操作电压VPP拉升至自刷新电平RLV，以使易失性存储器装置100在睡眠模式下能够执行自刷新动作。其中，本实施例的操作电压VPP在未被拉升时是处于浮置状态(浮接)，例如呈现高阻抗状态，可使操作电压VPP在不需进行自刷新动作时电平逐渐下降，以节省功率消耗。
在本实施例中，控制器120还包括控制逻辑电路122、地址解码器124以及多个状态寄存器126_0～126_N(N为大于等于1的正整数)。在本实施例中，控制逻辑电路122用以接收信号产生器(未示出)所提供的基础时脉信号CLK以及时脉致能信号CKE。地址解码器124耦接于动态存储器阵列110与控制逻辑电路122之间，用以产生地址信号ADD。状态寄存器126_0～126_N耦接于控制逻辑电路122与地址解码器124之间，用以储存易失性存储器装置100的状态信息。
除此之外，刷新信号产生器130还包括计时器132以及刷新地址产生器134。在本实施例中，计时器132用以周期性地致能电压拉升信号DC_EN，并在操作电压VPP就绪时产生刷新信号REF。计时器132并耦接至刷新地址产生器134。其中，刷新地址产生器134用以根据刷新信号REF产生自刷新地址REFADD，并提供至控制器120中的地址解码器124。基于此，动态存储器阵列110可将存储器区块中对应自刷新地址REFADD的数据进行刷新。
在本实施例中，计时器132可以是现有具有计数功能而包括振荡器的计数电路(但不限于此)。控制逻辑电路122可以是利用多个逻辑闸所组成的逻辑电路(但不限于此)。动态存储器阵列110可以是现有的动态随机存取存储器(DRAM)，但不限于此。地址解码器124、状态寄存器126_0～126_N、刷新地址产生器134、拉升电路140及输入输出电路150皆可以是在集成电路领域中，本领域技术人员所熟知的应用存储器电路的结构来执行。
图2是根据本发明一实施例说明一种易失性存储器装置的自刷新方法的波形示意图。以下对本案的自刷新方法进行说明，请同时参照图1与图2。举例来说，在未进入睡眠模式时，控制逻辑电路122可根据基础时脉信号CLK以进行动态存储器阵列110的一般读写操作。当控制逻辑电路122检测到时脉致能信号CKE被禁能时，易失性存储器装置100开始进入睡眠模式，控制逻辑电路122可传送自刷新请求信号RQ至计时器132。
接收到自刷新请求信号RQ的计时器132可开始周期性地致能电压拉升信号DC_EN，以让动态存储器阵列110周期性地进行自刷新动作。也就是说，在睡眠模式下电压拉升信号DC_EN会在每次经过特定的时间间隔(例如10微秒至250微秒)后由逻辑低电平升高至逻辑高电平。如本案图2所示，电压拉升信号DC_EN分别周期性地在时刻t1及t4时由逻辑低电平升高至逻辑高电平，以通知拉升电路140开始拉升用于驱动自刷新动作的操作电压VPP。
当拉升电路140检测到电压拉升信号DC_EN致能时，拉升电路140可将处于浮置状态的操作电压VPP开始拉升至自刷新电平RLV。自刷新电平RLV例如为2.6伏特，是例如用于驱动动态存储器阵列110中字元线的电压电平。
将操作电压VPP拉升至自刷新电平RLV的时间间隔例如为100纳秒至200纳秒。拉升电路140可例如将拉升至自刷新电平RLV的操作电压VPP传送至动态存储器阵列110中的字元线驱动器(未示出)，以驱动动态存储器阵列110进行自刷新动作。
在时刻t2时，在拉升电路140将操作电压VPP拉升至自刷新电平RLV之后，拉升电路140可致能电压就绪信号DC_RD，以通知刷新信号产生器130操作电压VPP已达到自刷新电平RLV，能够开始进行自刷新动作。因此，当计时器132检测到电压就绪信号DC_RD致能时，可产生刷新信号REF(由低逻辑电平上升至高逻辑电平)至刷新地址产生器134。
刷新地址产生器134可根据刷新信号REF产生自刷新地址REFADD，并将自刷新地址REFADD提供至控制器120中的地址解码器124。地址解码器124可根据自刷新地址REFADD(例如进行解码)来产生地址信号ADD至动态存储器阵列110。因此，动态存储器阵列110就可经由操作电压VPP的驱动将存储器区块中对应自刷新地址REFADD的数据进行刷新，进而完成自刷新动作。
在时刻t3时，在完成本次的自刷新动作后(刷新信号REF由高逻辑电平下降至低逻辑电平)，计时器132可禁能电压拉升信号DC_EN。检测到电压拉升信号DC_EN禁能的拉升电路140则再度将操作电压VPP进行浮接，并将电压就绪信号DC_RD禁能，以等待下一次在自时刻t4开始的自刷新动作。
在时刻t3与时刻t4之间，处于浮置状态的操作电压VPP的电平会逐渐下降，从而达到减少功率消耗的效果。
需说明的是，如本案图2所示，在本实施例中，电压拉升信号DC_EN、电压就绪信号DC_RD及刷新信号REF皆为高电平活动(high active)的信号，也就是说，当上述信号在致能状态时，为逻辑高电平。当然，在本发明其他实施例中，上述信号也可以是低电平活动(lowactive)的信号，没有一定的限制。
图3是根据本发明一实施例说明一种易失性存储器装置的自刷新方法的流程图。请同时参照图1以及图3，在步骤S310中，当进入省电模式时，控制器120传送自刷新请求信号RQ。在步骤S320中，刷新信号产生器130根据自刷新请求信号RQ，周期性地致能电压拉升信号DC_EN。在步骤S330中，当检测到电压拉升信号DC_EN致能时，拉升电路140将用于驱动自刷新动作的操作电压VPP拉升至自刷新电平RLV。在步骤S340中，当操作电压VPP被拉升至自刷新电平RLV后，控制器120对存储器阵列110进行自刷新动作。在步骤S350中，当结束自刷新动作后，拉升电路140将操作电压VPP进行浮接。关于各步骤的实施细节在前述的实施例及实施方式都有详尽的说明，以下恕不多赘述。
综上所述，本发明的自刷新方法在结束自刷新动作后会将操作电压处于浮置状态(浮接)而使其逐渐下降，等待到要开始进行下一次自刷新动作时才将操作电压拉升至自刷新所需的电平。据此，在自刷新较为频繁(刷新时间间隔较小)的操作方式下，可大为减少因频繁地降低与升高操作电压而导致的功率消耗，使其符合移动设备节能的需求。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (9)

1.一种自刷新方法，适用于具有动态存储器阵列的易失性存储器装置，其特征在于，包括：
当进入省电模式时，传送自刷新请求信号；
通过控制逻辑电路接收基础时脉信号以及时脉致能信号；
通过地址解码器产生地址信号；
通过多个状态寄存器储存所述易失性存储器装置的状态信息，所述状态寄存器直接连接于所述控制逻辑电路与所述地址解码器；
根据所述自刷新请求信号，周期性地致能电压拉升信号；
当透过拉升电路检测到所述电压拉升信号致能时，透过所述拉升电路将用于驱动所述动态存储器阵列的字元线的操作电压拉升至自刷新电平；
当所述操作电压被拉升至所述自刷新电平后，对所述动态存储器阵列进行自刷新动作；以及
当结束所述自刷新动作后，将所述操作电压进行浮接，
所述自刷新方法更包括：
在将所述操作电压拉升至所述自刷新电平后，透过所述拉升电路致能电压就绪信号，以通知所述操作电压达到所述自刷新电平，
当结束所述自刷新动作后，透过所述拉升电路禁能所述电压就绪信号，以等待下一次的自刷新动作。
2.根据权利要求1所述的自刷新方法，其特征在于，在将用于驱动所述动态存储器阵列的字元线的所述操作电压拉升至所述自刷新电平的步骤之后，还包括：
通过所述电压就绪信号的致能，通知能够开始进行所述自刷新动作。
3.根据权利要求2所述的自刷新方法，其特征在于，对所述动态存储器阵列进行所述自刷新动作的步骤包括：
当检测到所述电压就绪信号致能时，产生刷新信号；
根据所述刷新信号，产生自刷新地址；以及
将所述动态存储器阵列中对应所述自刷新地址的数据进行刷新。
4.根据权利要求1至3中的任一项所述的自刷新方法，其特征在于，还包括：
当完成所述自刷新动作后，禁能所述电压拉升信号。
5.根据权利要求1至3中的任一项所述的自刷新方法，其特征在于，将处于浮置状态的所述操作电压拉升至所述自刷新电平的时间间隔为100纳秒至200纳秒。
6.一种易失性存储器装置，其特征在于，包括：
动态存储器阵列；
控制器，耦接所述动态存储器阵列，当进入省电模式时，传送自刷新请求信号；
刷新信号产生器，耦接所述控制器，根据所述自刷新请求信号，周期性地致能电压拉升信号；
拉升电路，耦接所述动态存储器阵列以及所述刷新信号产生器，当检测到所述电压拉升信号致能时，将用于驱动所述动态存储器阵列的字元线的操作电压拉升至自刷新电平；以及
输入输出电路，耦接所述动态存储器阵列以及所述控制器，
所述控制器包括：
控制逻辑电路，接收基础时脉信号以及时脉致能信号；
地址解码器，耦接所述控制逻辑电路及所述动态存储器阵列，产生地址信号；以及
多个状态寄存器，直接连接于所述地址解码器以及所述控制逻辑电路，储存所述易失性存储器装置的状态信息，
其中，当所述操作电压被拉升至所述自刷新电平后，所述控制器对所述动态存储器阵列进行自刷新动作，所述拉升电路致能电压就绪信号，以通知所述操作电压达到所述自刷新电平，
当结束所述自刷新动作后，所述拉升电路禁能所述电压就绪信号，以等待下一次的自刷新动作，所述拉升电路将所述操作电压进行浮接。
7.根据权利要求6所述的易失性存储器装置，其特征在于，在所述拉升电路将所述操作电压拉升至所述自刷新电平之后，所述拉升电路通过所述电压就绪信号的致能，通知所述刷新信号产生器能够开始进行所述自刷新动作。
8.根据权利要求7所述的易失性存储器装置，其特征在于，所述刷新信号产生器包括：
计时器，当检测到所述电压就绪信号致能时，产生刷新信号；以及
刷新地址产生器，根据所述刷新信号产生自刷新地址，并提供至所述控制器，以将所述动态存储器阵列中对应所述自刷新地址的数据进行刷新。
9.根据权利要求6至8中的任一项所述的易失性存储器装置，其特征在于，当所述完成所述自刷新动作后，所述刷新信号产生器禁能所述电压拉升信号。
CN201810594198.9A 2017-11-20 2018-06-11 易失性存储器装置及其自刷新方法 Active CN109817256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017222389A JP6357576B1 (ja) 2017-11-20 2017-11-20 揮発性メモリデバイス及びそのセルフリフレッシュ方法
JP2017-222389 2017-11-20

Publications (2)

Publication Number Publication Date
CN109817256A CN109817256A (zh) 2019-05-28
CN109817256B true CN109817256B (zh) 2021-10-08

Family

ID=62843752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810594198.9A Active CN109817256B (zh) 2017-11-20 2018-06-11 易失性存储器装置及其自刷新方法

Country Status (4)

Country Link
US (1) US10872651B2 (zh)
JP (1) JP6357576B1 (zh)
KR (1) KR102208637B1 (zh)
CN (1) CN109817256B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218749A (ja) * 2015-05-20 2016-12-22 キヤノン株式会社 情報処理装置、情報処理方法、及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725911B2 (ja) 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
US6411157B1 (en) 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
JP2003308691A (ja) * 2002-04-11 2003-10-31 Elpida Memory Inc 半導体記憶装置
US7885133B2 (en) * 2005-10-20 2011-02-08 Panasonic Corporation Memory control device
US7362640B2 (en) 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
US7830732B2 (en) 2009-02-11 2010-11-09 Stec, Inc. Staged-backup flash backed dram module
KR101842507B1 (ko) * 2011-10-06 2018-03-28 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218749A (ja) * 2015-05-20 2016-12-22 キヤノン株式会社 情報処理装置、情報処理方法、及びプログラム

Also Published As

Publication number Publication date
JP2019096370A (ja) 2019-06-20
CN109817256A (zh) 2019-05-28
KR20190058262A (ko) 2019-05-29
KR102208637B1 (ko) 2021-01-28
US20190156881A1 (en) 2019-05-23
JP6357576B1 (ja) 2018-07-11
US10872651B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
US8923088B2 (en) Solid state storage device with sleep control circuit
US7548468B2 (en) Semiconductor memory and operation method for same
US6252816B1 (en) Circuit and method for refreshing data stored in a memory cell
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
JP5130792B2 (ja) 半導体集積回路およびシステム
US8116161B2 (en) System and method for refreshing a DRAM device
US9230636B2 (en) Apparatus for dual purpose charge pump
KR20170023469A (ko) 메모리 시스템
KR100899517B1 (ko) 반도체 기억 장치
CN110377528B (zh) 进行电源管理的方法、记忆装置和其控制器、和电子装置
US11881249B2 (en) Power control circuit, semiconductor apparatus including the same and power control method of semiconductor apparatus
US20100214822A1 (en) Voltage-stepped low-power memory device
JP2005276408A (ja) 半導体素子における高電圧の発生回路及びその方法
CN109817256B (zh) 易失性存储器装置及其自刷新方法
CN107799137B (zh) 存储器存储装置及其操作方法
TWI637387B (zh) 揮發性記憶體裝置及其自刷新方法
CN110739013B (zh) 动态随机存取存储器
US10403330B1 (en) Power noise reduction technique for high density memory with gating
US10706896B2 (en) Charge pump supply oscillator
EP3454173A2 (en) Memory device including dynamic voltage and frequency scaling switch and method of operating the same
CN116364141A (zh) 空闲模式操作期间的低功耗时钟注入

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant