TWI745578B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI745578B
TWI745578B TW107111818A TW107111818A TWI745578B TW I745578 B TWI745578 B TW I745578B TW 107111818 A TW107111818 A TW 107111818A TW 107111818 A TW107111818 A TW 107111818A TW I745578 B TWI745578 B TW I745578B
Authority
TW
Taiwan
Prior art keywords
signal
buffer
level
circuit
initial
Prior art date
Application number
TW107111818A
Other languages
English (en)
Other versions
TW201916034A (zh
Inventor
權奇薰
金載鎰
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201916034A publication Critical patent/TW201916034A/zh
Application granted granted Critical
Publication of TWI745578B publication Critical patent/TWI745578B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

一種半導體裝置包括初始緩衝器信號產生電路和緩衝器信號產生電路。初始緩衝器信號產生電路包括如果初始化操作終止則被啟動的初始緩衝器電路。初始緩衝器信號產生電路響應於第一參考電壓信號而從外部控制信號產生初始緩衝器信號。緩衝器信號產生電路包括響應於初始緩衝器信號而被啟動的緩衝器電路。緩衝器信號產生電路響應於第二參考電壓信號而從外部控制信號產生緩衝器信號。

Description

半導體裝置
本申請要求於2017年9月19日提交的申請號為10-2017-0120184的韓國專利申請的優先權，其整體透過引用併入本文。
本公開的的實施例關於控制緩衝器的半導體裝置。
不同於靜態隨機存取儲存(SRAM)裝置和快閃記憶體件，即使將電源電壓供應給DRAM，動態隨機存取儲存(DRAM)半導體裝置也可能隨著時間的流逝而丟失其所儲存的資料。這可能是由與單元電晶體一起構成DRAM裝置的儲存單元的單元電容器的洩漏電流造成的。因此，必須週期性地對DRAM裝置的單元電容器再充電以保留或刷新其所儲存的資料。用於對單元電容器再充電的操作可以稱為刷新操作。可以透過在儲存單元的資料保留時間內將字線啟動至少一次以放大儲存在儲存單元中的資料來執行刷新操作。資料保留時間可以對應於在無任何刷新操作的情況下單元電容器能夠保留顯示正確邏輯資料所需的最少電荷的最大時間。
刷新操作可以被分類為自動刷新操作或自刷新操作。自動刷新操作可以透過從控制DRAM裝置的控制器輸出的刷新命令來執行，而自刷新操作可以在省電模式中透過包括在DRAM裝置中的計數器來執行。
各種實施例針對在初始化操作和刷新操作期間控制緩衝器的半導體裝置。
根據一個實施例，半導體裝置包括初始緩衝器信號產生電路和緩衝器信號產生電路。初始緩衝器信號產生電路包括如果初始化操作終止則被啟動的初始緩衝器電路。初始緩衝器信號產生電路響應於第一參考電壓信號而從外部控制信號產生初始緩衝器信號。緩衝器信號產生電路包括響應於初始緩衝器信號而被啟動的緩衝器電路。緩衝器信號產生電路響應於第二參考電壓信號而從外部控制信號產生緩衝器信號。
根據另一實施例，半導體裝置包括緩衝器信號產生電路和命令/位址輸入控制電路。緩衝器信號產生電路包括響應於初始緩衝器信號而被啟動的緩衝器電路，如果初始化操作終止，則透過將外部控制信號與第一參考電壓信號進行比較而產生該初始緩衝器信號。緩衝器信號產生電路響應於第二參考電壓信號而從外部控制信號產生緩衝器信號。命令/位址輸入控制電路回應於緩衝器信號而產生用於控制命令/位址緩衝器的啟動或不啟動的命令/位址緩衝器啟動信號。
根據又一個實施例，半導體裝置包括初始緩衝器信號產生電路和刷新控制電路。初始緩衝器信號產生電路包括如果初始化操作終止則被啟動的初始緩衝器電路。初始緩衝器信號產生電路響應於參考電壓信號而從外部控制 信號產生初始緩衝器信號。刷新控制電路響應於初始緩衝器信號和刷新信號而產生刷新退出信號。
1:初始緩衝器控制電路
2:初始緩衝器信號產生電路
3:緩衝器控制電路
4:命令/位址輸入控制電路
5:緩衝器信號產生電路
6:命令/位址緩衝器
7:終端電阻電路
8:刷新控制電路
11:延遲電路
12:鎖存重置信號產生電路
13:啟動選擇信號產生電路
14:初始緩衝器啟動信號輸出電路
15:終端控制信號輸出電路
21:初始緩衝器電路
22:上拉信號產生電路
23:下拉信號產生電路
24:驅動電路
25:初始化電路
26:緩衝器控制信號產生電路
27:初始緩衝器信號輸出電路
31:緩衝器上拉信號產生電路
32:緩衝器下拉信號產生電路
33:緩衝器驅動電路
34:緩衝器初始化電路
35:緩衝器鎖存電路
41:反相/延遲電路
42:命令緩衝器上拉信號產生電路
43:命令緩衝器下拉信號產生電路
44:命令緩衝器驅動電路
45:命令緩衝器初始化電路
46:命令緩衝器輸出電路
51:緩衝器電路
52:選擇輸出電路
81:刷新反相/延遲電路
82:刷新驅動電路
83:刷新初始化電路
84:刷新輸出電路
1000:電子系統
1001:資料儲存單元
1002:記憶體控制器
1003:緩衝記憶體
1004:輸入/輸出(I/O)介面
基於附圖和所附詳細描述，本公開的各種實施例將變得更明顯，其中：圖1是示出根據本公開的實施例的半導體裝置的配置的方塊圖；圖2是示出包括在圖1的半導體裝置中的初始緩衝器控制電路的示例的電路圖；圖3是示出包括在圖1的半導體裝置中的初始緩衝器信號產生電路的示例的電路圖；圖4是示出包括在圖1的半導體裝置中的緩衝器控制電路的示例的電路圖；圖5是示出包括在圖1的半導體裝置中的命令/位址輸入控制電路的示例的電路圖；圖6是示出包括在圖1的半導體裝置中的緩衝器信號產生電路的示例的電路圖；圖7是示出包括在圖1的半導體裝置中的刷新控制電路的示例的電路圖；圖8和圖9是示出圖1至圖7所示的半導體裝置的操作的時序圖；以及 圖10是示出包括圖1所示的半導體裝置的電子系統的配置的方塊圖。
在下文中將參照附圖來描述本公開的各種實施例。然而，本文中所描述的實施例僅用於說明的目的，而非意在限制本公開的範圍。
如圖1所示，根據一個實施例的半導體裝置可以包括：初始緩衝器控制電路1、初始緩衝器信號產生電路2、緩衝器控制電路3、命令/位址輸入控制電路4、緩衝器信號產生電路5、命令/位址緩衝器6、終端電阻電路7和刷新控制電路8。
初始緩衝器控制電路1可以響應於重置信號RSTB、初始緩衝器信號CS_STA、刷新信號SREF_PRE、第一刷新脈衝SREF_A和第二刷新脈衝SREF_B而產生初始緩衝器啟動信號CS_STA_BEN和終端控制信號CA_ODT_DISB。如果初始化操作終止，則初始緩衝器控制電路1可以響應於重置信號RSTB而產生被致能的初始緩衝器啟動信號CS_STA_BEN。初始緩衝器控制電路1可以將初始緩衝器啟動信號CS_STA_BEN致能以啟動初始緩衝器電路(圖3的21)。被致能的初始緩衝器啟動信號CS_STA_BEN的邏輯位準可以透過初始緩衝器控制電路1來根據實施例而被設置為不同。在透過初始緩衝器控制電路1來執行初始化操作的時間段期間，重置信號RSTB可以被致能為具有預定邏輯位準。被致能的重置信號RSTB的邏輯位準可以根據實施例而被設置為不同。在初始緩衝器電路(圖3的21)被啟動之後，可以根據晶片選擇信號CS的邏輯位準來確定由初始緩衝器控制電路1所接收的初始緩衝器信號CS_STA的邏輯位 準。如果刷新操作回應於刷新信號SREF_PRE、第一刷新脈衝SREF_A和第二刷新脈衝SREF_B而被執行，則初始緩衝器控制電路1可以產生被致能的終端控制信號CA_ODT_DISB。被致能的終端控制信號CA_ODT_DISB的邏輯位準可以透過初始緩衝器控制電路1來根據實施例而被設置為不同。第一刷新脈衝SREF_A和第二刷新脈衝SREF_B可以同步於用於執行刷新操作的刷新命令被輸入至半導體裝置的時間而被創建。刷新信號SREF_PRE可以被致能以執行刷新操作。在本實施例中，刷新操作可以對應於在省電模式中執行的自刷新操作。第一刷新脈衝SREF_A被創建的時間與第二刷新脈衝SREF_B被創建的時間可以根據實施例而被設置為不同。被致能的刷新信號SREF_PRE的邏輯位準可以根據實施例而被設置為不同。稍後將參照圖2來更充分地描述初始緩衝器控制電路1的配置和操作。
初始緩衝器信號產生電路2可以響應於重置信號RSTB、晶片選擇信號CS、初始參考電壓信號VREF_S、初始緩衝器啟動信號CS_STA_BEN和終端啟動信號CA_ODTEN而產生初始緩衝器信號CS_STA。當初始緩衝器啟動信號CS_STA_BEN在初始化操作終止之後被致能時，如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準，則初始緩衝器信號產生電路2可以產生具有第一邏輯位準的初始緩衝器信號CS_STA。晶片選擇信號CS可以是被致能為啟動包括半導體裝置的晶片的外部控制信號。初始參考電壓信號VREF_S可以被產生為具有由外部設備提供的電源電壓位準的一半。如果初始化操作被執行或者終端啟動信號CA_ODTEN被致能，則初始緩衝器信號產生電路2可以產生具有第二邏輯位準的初始緩衝器信號CS_STA。初始緩衝器信號 CS_STA的第一邏輯位準可以被設定為邏輯“高”位準，而初始緩衝器信號CS_STA的第二邏輯位準可以被設定為邏輯“低”位準。初始緩衝器信號CS_STA的第一邏輯位準和第二邏輯位準可以根據實施例而被設置為不同。稍後將參照圖3來更充分地描述初始緩衝器信號產生電路2的配置和操作。
緩衝器控制電路3可以回應於重置信號RSTB、初始緩衝器信號CS_STA、終端控制信號CA_ODT_DISB和緩衝器信號CS_B而產生終端啟動信號CA_ODTEN和緩衝器啟動信號CS_BEN。響應於重置信號RSTB，如果初始化操作被執行，則緩衝器控制電路3可以產生被禁能的終端啟動信號CA_ODTEN和被禁能的緩衝器啟動信號CS_BEN。當初始緩衝器啟動信號CS_STA_BEN被致能時，如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準，則緩衝器控制電路3可以響應於初始緩衝器信號CS_STA而產生被致能的終端啟動信號CA_ODTEN和被致能的緩衝器啟動信號CS_BEN中的至少一個。當終端控制信號CA_ODT_DISB被致能且緩衝器啟動信號CS_BEN被致能時，如果晶片選擇信號CS具有小於初始參考電壓信號VREF_S的位準的位準，則緩衝器控制電路3可以產生被禁能的終端啟動信號CA_ODTEN和被禁能的緩衝器啟動信號CS_BEN。如果晶片選擇信號CS具有比初始參考電壓信號VREF_S的位準低的位準，則初始緩衝器信號CS_STA可以具有邏輯“低”位準。終端啟動信號CA_ODTEN可以被致能以啟動連接到命令/位址緩衝器6的終端電阻電路7。被致能的終端啟動信號CA_ODTEN的邏輯位準可以根據實施例而被設置為不同。緩衝器啟動信號CS_BEN可以被致能以啟動緩衝器電路(圖6的51)。從緩衝器控 制電路3輸出的被致能的緩衝器啟動信號CS_BEN的邏輯位準可以根據實施例而被設置為不同。稍後將參照圖4來更充分地描述緩衝器控制電路3的配置和操作。
命令/位址輸入控制電路4可以回應於重置信號RSTB、緩衝器信號CS_B和初始緩衝器啟動信號CS_STA_BEN而產生命令緩衝器旗標CMD_BENF和命令/位址緩衝器啟動信號CA_BEN。回應於重置信號RSTB，如果初始化操作被執行，則命令/位址輸入控制電路4可以產生被禁能的命令緩衝器旗標CMD_BENF和被禁能的命令/位址緩衝器啟動信號CA_BEN。在初始化操作終止且初始緩衝器啟動信號CS_STA_BEN被禁能之後，命令/位址輸入控制電路4可以在從晶片選擇信號CS具有大於或等於晶片選擇參考電壓信號VREF_CS的位準的位準的時間開始過經過預定延遲時段之後的時間處產生分別被致能的命令緩衝器旗標CMD_BENF和命令/位址緩衝器啟動信號CA_BEN。命令/位址輸入控制電路4可以輸出被致能的命令緩衝器旗標CMD_BENF以產生內部命令。命令/位址輸入控制電路4可以根據實施例而將被致能的命令緩衝器旗標CMD_BENF的邏輯位準設置為不同。命令/位址輸入控制電路4可以產生用於控制啟動或不啟動命令/位址緩衝器6的命令/位址緩衝器啟動信號CA_BEN。例如，命令/位址輸入控制電路4可以致能命令/位址緩衝器啟動信號CA_BEN以啟動命令/位址緩衝器6。命令/位址輸入控制電路4可以根據實施例而將被致能的命令/位址緩衝器啟動信號CA_BEN的邏輯位準設置為不同。稍後將參照圖5來更充分地描述命令/位址輸入控制電路4的配置和操作。
緩衝器信號產生電路5可以響應於晶片選擇信號CS、晶片選擇參考電壓信號VREF_CS、緩衝器啟動信號CS_BEN和命令緩衝器旗標CMD_BENF 而產生緩衝器信號CS_B和內部晶片選擇信號ICS。緩衝器信號產生電路5可以在緩衝器啟動信號CS_BEN被致能時將晶片選擇信號CS與晶片選擇參考電壓信號VREF_CS進行比較以產生緩衝器信號CS_B和內部晶片選擇信號ICS。當緩衝器啟動信號CS_BEN被致能時，如果晶片選擇信號CS具有大於或等於晶片選擇參考電壓信號VREF_CS的位準的位準，則緩衝器信號產生電路5可以產生具有第一邏輯位準的緩衝器信號CS_B或具有第一邏輯位準的內部晶片選擇信號ICS。緩衝器信號產生電路5可以將晶片選擇參考電壓信號VREF_CS設定為與電源電壓具有相同的位準。當緩衝器啟動信號CS_BEN被致能時，如果晶片選擇信號CS具有比晶片選擇參考電壓信號VREF_CS的位準低的位準，則緩衝器信號產生電路5可以產生具有第二邏輯位準的緩衝器信號CS_B或具有第二邏輯位準的內部晶片選擇信號ICS。第一邏輯位準可以被設定為邏輯“高”位準，而第二邏輯位準可以被設定為邏輯“低”位準。緩衝器信號CS_B的第一邏輯位準和第二邏輯位準或內部晶片選擇信號ICS的第一邏輯位準和第二邏輯位準可以根據實施例而被設置為不同。緩衝器信號產生電路5可以在命令緩衝器旗標CMD_BENF被禁能時從晶片選擇參考電壓信號VREF_CS與晶片選擇信號CS的比較結果來產生緩衝器信號CS_B。緩衝器信號產生電路5可以在命令緩衝器旗標CMD_BENF被致能時從晶片選擇參考電壓信號VREF_CS與晶片選擇信號CS的比較結果來產生內部晶片選擇信號ICS。稍後將參照圖6來更充分地描述初始緩衝器信號產生電路5的配置和操作。
命令/位址緩衝器6可以回應於命令/位址緩衝器啟動信號CA_BEN、命令/位址CA和命令/位址參考電壓信號VREF_CA而產生內部命令/位 址ICA。命令/位址緩衝器6可以在命令/位址緩衝器啟動信號CA_BEN被致能時回應於命令/位址參考電壓信號VREF_CA而緩衝命令/位址CA以產生內部命令/位址ICA。當命令/位址緩衝器啟動信號CA_BEN被致能時，如果命令/位址CA的位準大於或等於命令/位址參考電壓信號VREF_CA的位準，則命令/位址緩衝器6可以產生具有第一邏輯位準的內部命令/位址ICA。當命令/位址緩衝器啟動信號CA_BEN被致能時，如果命令/位址CA的位準低於命令/位址參考電壓信號VREF_CA的位準，則命令/位址緩衝器6可以產生具有第二邏輯位準的內部命令/位址ICA。命令/位址緩衝器6可以將第一邏輯位準設定為邏輯“高”位準，而可以將第二邏輯位準設定為邏輯“低”位準。命令/位址緩衝器6可以根據實施例而將內部命令/位址ICA的第一邏輯位準和第二邏輯位準設置為不同。
終端電阻電路7可以連接至命令/位址緩衝器6，並且可以透過被輸入至終端電阻電路7的終端啟動信號CA_ODTEN來確定終端電阻電路7的啟動或不啟動。如果終端啟動信號CA_ODTEN被致能，則終端電阻電路7可以被啟動以控制命令/位址緩衝器6，使得命令/位址緩衝器6在沒有任何命令/位址CA的失真的情況下接收命令/位址CA。
刷新控制電路8可以響應於初始緩衝器信號CS_STA、重置信號RSTB和刷新信號SREF_PRE中的至少一個而產生刷新退出信號SRX。響應於重置信號RSTB，刷新控制電路8可以產生如果初始化操作被執行則被禁能的刷新退出信號SRX。刷新控制電路8可以在刷新信號SREF_PRE被禁能使得刷新操作未被執行時產生被禁能的刷新退出信號SRX。當刷新信號SREF_PRE被致能以執行刷新操作時，如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S 的位準的位準，則刷新控制電路8可以產生被致能的刷新退出信號SRX。刷新控制電路8可以根據實施例來設置被致能的刷新退出信號SRX的邏輯位準。稍後將參照圖7來更充分地描述刷新控制電路8的配置和操作。
參考圖2，初始緩衝器控制電路1可以包括延遲電路11、鎖存重置信號產生電路12、啟動選擇信號產生電路13、初始緩衝器啟動信號輸出電路14和終端控制信號輸出電路15。延遲電路11可以將重置信號RSTB延遲預定的延遲時段以產生延遲重置信號RSTBd。鎖存重置信號產生電路12可以響應於延遲重置信號RSTBd和初始緩衝器信號CS_STA而產生鎖存重置信號LRST。如果延遲重置信號RSTBd被致能為具有邏輯“低”位準，則鎖存重置信號產生電路12可以產生具有邏輯“高”位準的鎖存重置信號LRST。如果初始緩衝器信號CS_STA具有邏輯“高”位準，則鎖存重置信號產生電路12可以產生具有邏輯“低”位準的鎖存重置信號LRST。如果未執行刷新操作，則第一刷新脈衝SREF_A和第二刷新脈衝SREF_B有可能不被創建且刷新信號SREF_PRE可以被禁能為具有邏輯“低”位準。在這種情況下，啟動選擇信號產生電路13可以產生具有邏輯“高”位準的啟動選擇信號ASEL。在第一刷新脈衝SREF_A或第二刷新脈衝SREF_B透過執行刷新操作而被創建之後，啟動選擇信號產生電路13可以在刷新信號SREF_PRE被致能時產生具有邏輯“低”位準的啟動選擇信號ASEL。初始緩衝器啟動信號輸出電路14可以回應於重置信號RSTB、鎖存重置信號LRST和啟動選擇信號ASEL而產生初始緩衝器啟動信號CS_STA_BEN。如果初始化操作終止了，同時具有邏輯“高”位準的啟動選擇信號ASEL被輸入至初始緩衝器啟動信號輸出電路14而未執行刷新操作，則初始緩衝器啟動信號輸出電路14可以接收 具有邏輯“高”位準的重置信號RSTB和具有邏輯“高”位準的鎖存重置信號LRST以產生被致能為具有邏輯“高”位準的初始緩衝器啟動信號CS_STA_BEN。終端控制信號輸出電路15可以緩衝啟動選擇信號ASEL以產生終端控制信號CA_ODT_DISB。
在執行初始化操作的時段期間，初始緩衝器控制電路1可以產生被禁能為具有邏輯“低”位準的初始緩衝器啟動信號CS_STA_BEN。當未執行刷新操作時，如果初始化操作終止，則初始緩衝器控制電路1可以產生被致能為具有邏輯“高”位準的初始緩衝器啟動信號CS_STA_BEN。如果執行刷新操作，則初始緩衝器控制電路1可以產生被致能為具有邏輯“低”位準的終端控制信號CA_ODT_DISB。
參考圖3，初始緩衝器信號產生電路2可以包括初始緩衝器電路21、上拉信號產生電路22、下拉信號產生電路23、驅動電路24、初始化電路25、緩衝器控制信號產生電路26和初始緩衝器信號輸出電路27。如果初始緩衝器啟動信號CS_STA_BEN被致能為具有邏輯“高”位準，則初始緩衝器電路21可以將晶片選擇信號CS與初始參考電壓信號VREF_S進行比較以產生預初始緩衝器信號CS_STA_PRE。如果晶片選擇信號CS的位準大於或等於初始參考電壓信號VREF_S的位準，則初始緩衝器電路21可以產生具有邏輯“高”位準的預初始緩衝器信號CS_STA_PRE。如果晶片選擇信號CS的位準小於初始參考電壓信號VREF_S的位準，則初始緩衝器電路21可以產生具有邏輯“低”位準的預初始緩衝器信號CS_STA_PRE。上拉信號產生電路22可以緩衝終端啟動信號CA_ODTEN以產生上拉信號PU。如果輸入至上拉信號產生電路22的終端啟動信 號CA_ODTEN被致能為具有邏輯“高”位準，則上拉信號產生電路22可以產生被致能為具有邏輯“低”位準的上拉信號PU。下拉信號產生電路23可以響應於預初始緩衝器信號CS_STA_PRE、重置信號RSTB和終端啟動信號CA_ODTEN而產生下拉信號PD。如果預初始緩衝器信號CS_STA_PRE具有邏輯“低”位準、重置信號RSTB被禁能為具有邏輯“高”位準且終端啟動信號CA_ODTEN被禁能為具有邏輯“低”位準，則下拉信號產生電路23可以產生被致能為具有邏輯“高”位準的下拉信號PD。驅動電路24可以響應於上拉信號PU和下拉信號PD而驅動節點nd21。因此，驅動電路24可以響應於重置信號RSTB和終端啟動信號CA_ODTEN而驅動節點nd21。如果上拉信號PU被致能為具有邏輯“低”位準，則驅動電路24可以將節點nd21上拉至邏輯“高”位準。如果下拉信號PD被致能為具有邏輯“高”位準，則驅動電路24可以將節點nd21下拉至邏輯“低”位準。初始化電路25可以響應於重置信號RSTB而初始化節點nd21的位準。如果重置信號RSTB被致能為具有邏輯“低”位準，則初始化電路25可以將節點nd21的位準初始化為邏輯“高”位準。緩衝器控制信號產生電路26可以鎖存並反相緩衝節點nd21的信號以將節點nd21的已反相緩衝的信號輸出為緩衝器控制信號BCNT。初始緩衝器信號輸出電路27可以響應於預初始緩衝器信號CS_STA_PRE和緩衝器控制信號BCNT而產生初始緩衝器信號CS_STA。如果預初始緩衝器信號CS_STA_PRE和緩衝器控制信號BCNT兩者都具有邏輯“高”位準，則初始緩衝器信號輸出電路27可以產生被致能為具有邏輯“高”位準的初始緩衝器信號CS_STA。此外，如果重置信號RSTB和終端啟動信號CA_ODTEN兩者都被禁能，則緩衝器控制信號產生電路26可以致能緩衝器控制信號BCNT。
在如果初始化操作終止則初始緩衝器啟動信號CS_STA_BEN被致能為具有邏輯“高”位準時，如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準，則初始緩衝器信號產生電路2可以產生具有邏輯“高”位準的初始緩衝器信號CS_STA。在一個示例中，當初始緩衝器信號CS_STA具有邏輯“高”位準時，初始緩衝器信號產生電路2可以不啟動初始緩衝器電路21。如果終端啟動信號CA_ODTEN被致能為具有邏輯“高”位準或者重置信號RSTB被致能為具有邏輯“低”位準以執行初始化操作，則初始緩衝器信號產生電路2可以產生具有邏輯“低”位準的初始緩衝器信號CS_STA。
參考圖4，緩衝器控制電路3可以包括緩衝器上拉信號產生電路31、緩衝器下拉信號產生電路32、緩衝器驅動電路33、緩衝器初始化電路34和緩衝器鎖存電路35。緩衝器上拉信號產生電路31可以反相緩衝初始緩衝器信號CS_STA以產生緩衝器上拉信號TPU。如果初始緩衝器信號CS_STA具有邏輯“高”位準，則緩衝器上拉信號產生電路31可以產生被致能為具有邏輯“低”位準的緩衝器上拉信號TPU。緩衝器下拉信號產生電路32可以響應於終端控制信號CA_ODT_DISB和緩衝器信號CS_B而產生緩衝器下拉信號TPD。如果終端控制信號CA_ODT_DISB被致能為具有邏輯“低”位準且緩衝器信號CS_B具有邏輯“低”位準，則緩衝器下拉信號產生電路32可以產生被致能為具有邏輯“高”位準的緩衝器下拉信號TPD。緩衝器驅動電路33可以響應於緩衝器上拉信號TPU和緩衝器下拉信號TPD而驅動節點nd31。如果緩衝器上拉信號TPU被致能為具有邏輯“低”位準，則緩衝器驅動電路33將節點nd31的位準上拉至邏輯“高”位準。如果緩衝器下拉信號TPD被致能為具有邏輯“高”位準，則緩衝器 驅動電路33可以將節點nd31的位準下拉至邏輯“低”位準。緩衝器初始化電路34可以響應於重置信號RSTB而初始化節點nd31。如果重置信號RSTB被致能為具有邏輯“低”位準，則緩衝器初始化電路34可以將節點nd31的位準初始化為邏輯“低”位準。緩衝器鎖存電路35可以響應於重置信號RSTB而鎖存並緩衝節點nd31的信號以產生終端啟動信號CA_ODTEN和緩衝器啟動信號CS_BEN。如果節點nd31的信號具有邏輯“高”位準，則緩衝器鎖存電路35可以產生被致能為具有邏輯“高”位準的終端啟動信號CA_ODTEN。當重置信號隨著初始化操作終止而具有邏輯“高”位準時，如果節點nd31的信號具有邏輯“高”位準，則緩衝器鎖存電路35可以產生被致能為具有邏輯“高”位準的緩衝器啟動信號CS_BEN。
如果初始化操作被執行，則緩衝器控制電路3可以產生被禁能為具有邏輯“低”位準的終端啟動信號CA_ODTEN和被禁能為具有邏輯“低”位準的緩衝器啟動信號CS_BEN。如果初始緩衝器信號CS_STA隨著初始化操作終止而具有邏輯“高”位準，則緩衝器控制電路3可以產生被致能為具有邏輯“高”位準的終端啟動信號CA_ODTEN和被致能為具有邏輯“高”位準的緩衝器啟動信號CS_BEN。如果終端控制信號CA_ODT_DISB被致能為具有邏輯“低”位準且緩衝器信號CS_B具有邏輯“低”位準，則緩衝器控制電路3可以產生被禁能為具有邏輯“低”位準的終端啟動信號CA_ODTEN和被禁能為具有邏輯“低”位準的緩衝器啟動信號CS_BEN。
參考圖5，命令/位址輸入控制電路4可以包括反相/延遲電路41、命令緩衝器上拉信號產生電路42、命令緩衝器下拉信號產生電路43、命令緩衝器 驅動電路44、命令緩衝器初始化電路45和命令緩衝器輸出電路46。反相/延遲電路41可以將初始緩衝器啟動信號CS_STA_BEN反相並延遲以產生延遲緩衝器啟動信號BENd。命令緩衝器上拉信號產生電路42可以緩衝延遲緩衝器啟動信號BENd以產生命令緩衝器上拉信號BPU。如果延遲緩衝器啟動信號BENd具有邏輯“低”位準，則命令緩衝器上拉信號產生電路42可以產生被致能為具有邏輯“低”位準的命令緩衝器上拉信號BPU。命令緩衝器下拉信號產生電路43可以響應於延遲緩衝器啟動信號BENd、重置信號RSTB和緩衝器信號CS_B而產生命令緩衝器下拉信號BPD。當重置信號RSTB被禁能為具有邏輯“高”位準時，如果延遲緩衝器啟動信號BENd和緩衝器信號CS_B兩者都具有邏輯“高”位準，則命令緩衝器下拉信號產生電路43可以產生被致能為具有邏輯“高”位準的命令緩衝器下拉信號BPD。命令緩衝器驅動電路44可以回應於命令緩衝器上拉信號BPU和命令緩衝器下拉信號BPD而驅動節點nd41。如果命令緩衝器上拉信號BPU被致能為具有邏輯“低”位準，則命令緩衝器驅動電路44可以將節點nd41的位準上拉至邏輯“高”位準。如果命令緩衝器下拉信號BPD被致能為具有邏輯“高”位準，則命令緩衝器驅動電路44可以將節點nd41的位準下拉至邏輯“低”位準。命令緩衝器初始化電路45可以響應於重置信號RSTB而初始化節點nd41的位準。如果重置信號RSTB被致能為具有邏輯“低”位準，則命令緩衝器初始化電路45可以將節點nd41的位準初始化為邏輯“高”位準。命令緩衝器輸出電路46可以回應於初始緩衝器啟動信號CS_STA_BEN和重置信號RSTB而將節點nd41的信號鎖存並延遲預定延遲時段，以產生命令緩衝器旗標CMD_BENF和命令/位址緩衝器啟動信號CA_BEN。在重置信號RSTB被禁能為具有邏輯“高”位準且初始 緩衝器啟動信號CS_STA_BEN被禁能為具有邏輯“低”位準時，命令緩衝器輸出電路46可以在從節點nd41的位準透過命令緩衝器下拉信號BPD而被下拉至邏輯“低”位準的時間開始經過預定延遲時段之後的第一時間處和經過預定延遲時段之後的第二時間處產生分別被致能為具有邏輯“高”位準的命令緩衝器旗標CMD_BENF和命令/位址緩衝器啟動信號CA_BEN。
如果重置信號RSTB被致能為具有邏輯“低”位準以執行初始化操作，則命令/位址輸入控制電路4可以產生被禁能為具有邏輯“低”位準的命令緩衝旗標CMD_BENF和被禁能為具有邏輯“低”位準的命令/位址緩衝器啟動信號CA_BEN。在重置信號RSTB根據初始化操作的終止而被禁能為具有邏輯“高”位準且初始緩衝器啟動信號CS_STA_BEN根據初始化操作的終止而被禁能為具有邏輯“低”位準之後，命令/位址輸入控制電路4可以在從緩衝器信號CS_B具有邏輯“高”位準的時間開始經過預定延遲時段之後的時間處產生分別被致能為具有邏輯“高”位準的命令緩衝器旗標CMD_BENF和命令/位址緩衝器啟動信號CA_BEN。
參考圖6，緩衝器信號產生電路5可以包括緩衝器電路51和選擇輸出電路52。如果緩衝器啟動信號CS_BEN被致能為具有邏輯“高”位準，則緩衝器電路51可以將晶片選擇信號CS與晶片選擇參考電壓信號VREF_CS進行比較以產生預晶片選擇信號CS_PRE。如果晶片選擇信號CS的位準大於或等於晶片選擇參考電壓信號VREF_CS的位準，則緩衝器電路51可以產生具有邏輯“高”位準的預晶片選擇信號CS_PRE。如果晶片選擇信號CS的位準小於晶片選擇參考電壓信號VREF_CS的位準，則緩衝器電路51可以產生具有邏輯“低”位準的預晶片 選擇信號CS_PRE。如果初始緩衝器信號CS_STA具有邏輯“高”位準，則緩衝器電路51可以被啟動。選擇輸出電路52可以響應於命令緩衝器旗標CMD_BENF而緩衝預晶片選擇信號CS_PRE以產生緩衝器信號CS_B和內部晶片選擇信號ICS。選擇輸出電路52可以在命令緩衝器旗標CMD_BENF被禁能為具有邏輯“低”位準時緩衝預晶片選擇信號CS_PRE以產生緩衝器信號CS_B。選擇輸出電路52可以在命令緩衝器旗標CMD_BENF被致能為具有邏輯“高”位準時緩衝預晶片選擇信號CS_PRE以產生內部晶片選擇信號ICS。
參考圖7，刷新控制電路8可以包括刷新反相/延遲電路81、刷新驅動電路82、刷新初始化電路83和刷新輸出電路84。刷新反相/延遲電路81可以將初始緩衝器信號CS_STA反相並延遲以產生初始緩衝器反相/延遲信號CS_STABd。刷新驅動電路82可以響應於刷新信號SREF_PRE、初始緩衝器信號CS_STA和初始緩衝器反相/延遲信號CS_STABd而驅動節點nd81。如果刷新信號SREF_PRE被禁能為具有邏輯“低”位準，則刷新驅動電路82可以將節點nd81的位準上拉至邏輯“高”位準。當刷新信號SREF_PRE被致能為具有邏輯“高”位準且初始緩衝器反相/延遲信號CS_STABd具有邏輯“高”位準時，如果初始緩衝器信號CS_STA具有邏輯“高”位準，則刷新驅動電路82可以將節點nd81的位準下拉至邏輯“低”位準。刷新初始化電路83可以響應於重置信號RSTB而初始化節點nd81的位準。如果重置信號RSTB被致能為具有邏輯“低”位準，則刷新初始化電路83可以將節點nd81的位準初始化為邏輯“高”位準。刷新輸出電路84可以鎖存並反相緩衝節點nd81的信號以產生刷新退出信號SRX。刷新輸出電 路84可以反相緩衝被下拉為具有邏輯“低”位準的節點nd81的信號，以產生被致能為具有邏輯“高”位準的刷新退出信號SRX。
如果重置信號RSTB被致能為具有邏輯“低”位準以執行初始化操作，則刷新控制電路8可以產生被禁能為具有邏輯“低”位準的刷新退出信號SRX。刷新控制電路8可以在刷新信號SREF_PRE被禁能為具有邏輯“低”位準使得刷新操作未被執行時產生被禁能為具有邏輯“低”位準的刷新退出信號SRX。當刷新信號SREF_PRE被致能為具有邏輯“高”位準以執行刷新操作時，如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準以將初始緩衝器信號CS_STA的位準改變為邏輯“高”位準，則刷新控制電路8可以產生被致能為具有邏輯“高”位準的刷新退出信號SRX。
下面將參照圖8和圖9來描述具有上述配置的半導體裝置的操作。
參考圖8，在因為刷新操作未被執行，所以啟動選擇信號ASEL被產生為具有邏輯“高”位準並且終端控制信號CA_ODT_DISB被禁能為具有邏輯“高”位準時，半導體裝置可以按照如下方式操作。當初始化操作終止時，初始緩衝器啟動信號CS_STA_BEN可以同步於重置信號RSTB從邏輯“低”位準到邏輯“高”位準的位準轉變產生的時間而被致能為具有邏輯“高”位準，從而啟動緩衝器電路21。如果晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準，則預初始緩衝器信號CS_STA_PRE與初始緩衝器信號CS_STA從邏輯“低”位準到邏輯“高”位準的位準轉變可能產生。終端啟動信號CA_ODTEN和緩衝器啟動信號CS_BEN可以同步於初始緩衝器信號CS_STA從邏輯“低”位準轉變為邏輯“高”位準的時間而被致能為具有邏輯“高”位 準。如果終端啟動信號CA_ODTEN被致能，則連接至命令/位址CA的輸入端子的終端電阻電路7可以被啟動。如果緩衝器啟動信號CS_BEN被致能，則緩衝器電路51可以被啟動。緩衝器信號CS_B從邏輯“低”位準到邏輯“高”位準的轉變可以同步於晶片選擇信號CS具有大於或等於晶片選擇參考電壓信號VREF_CS的位準的位準的時間而產生。在從緩衝器信號CS_B從邏輯“低”位準到邏輯“高”位準的位準轉變產生的時間開始經過第一延遲時段td1之後的時間處，命令緩衝器旗標CMD_BENF可以被致能為具有邏輯“高”位準以產生包括內部晶片選擇信號ICS的內部命令。在從緩衝器信號CS_B從邏輯“低”位準到邏輯“高”位準的位準轉變產生的時間開始經過第二延遲時段td2之後的時間處，命令/位址緩衝器啟動信號CA_BEN可以被致能為具有邏輯“高”位準以啟動命令/位址緩衝器6。
根據一個實施例的半導體裝置可以根據重置信號RSTB的位準和晶片選擇信號CS的位準來控制接收晶片選擇信號CS的初始緩衝器電路21的啟動或不啟動和接收晶片選擇信號CS的緩衝器電路51的啟動或不啟動。即，如果重置信號RSTB被禁能以終止初始化操作，則根據一個實施例的半導體裝置可以啟動初始緩衝器電路21，並且如果經由初始緩衝器電路21輸入的晶片選擇信號CS的位準大於或等於初始參考電壓信號VREF_S的位準，則半導體裝置可以不啟動初始緩衝器電路21，而可以啟動緩衝器電路51與終端電阻電路7。如果經由緩衝器電路51輸入的晶片選擇信號CS的位準大於或等於晶片選擇參考電壓信號VREF_CS的位準，則命令/位址緩衝器6可以在從晶片選擇信號CS具有等於晶片選擇參考電壓信號VREF_CS的位準的位準的時間開始經過預定延遲時段之後被 啟動。根據一個實施例的半導體裝置可以根據重置信號RSTB的邏輯位準和晶片選擇信號CS的邏輯位準來穩定地控制初始緩衝器電路21的啟動時刻、緩衝器電路51的啟動時刻和命令/位址緩衝器6的啟動時刻。
參考圖9，如果執行自刷新操作，同時從時脈信號CLK產生第一分頻時脈信號CLK_A和第二分頻時脈信號CLK_B，則半導體裝置可以按照如下方式操作。第一分頻時脈信號CLK_A和第二分頻時脈信號CLK_B可以透過劃分時脈信號CLK的頻率而被產生為具有時脈信號CLK的週期時間的兩倍大的週期時間。第一分頻時脈信號CLK_A和第二分頻時脈信號CLK_B可以被產生為具有彼此相反的相位。如果用於刷新操作的自刷新命令SREF_CMD同步於第一分頻時脈信號CLK_A而被輸入，則第一刷新脈衝SREF_A可以被創建。如果晶片選擇信號CS從邏輯“低”位準到邏輯“高”位準的位準轉變產生，同時第一刷新脈衝SREF_A被創建，則刷新信號SREF_PRE可以被致能為具有邏輯“高”位準。同步於第一刷新脈衝SREF_A的創建終止的時間，同時刷新信號SREF_PRE維持邏輯“高”位準，啟動選擇信號ASEL可以被產生為具有邏輯“低”位準並且初始緩衝器啟動信號CS_STA_BEN可以被致能為具有邏輯“高”位準以啟動初始緩衝器電路21。如果在第一刷新脈衝SREF_A的創建終止之後晶片選擇信號CS具有大於或等於初始參考電壓信號VREF_S的位準的位準，則預初始緩衝器信號CS_STA_PRE與初始緩衝器信號CS_STA從邏輯“低”位準到邏輯“高”位準的位準轉變可能產生。終端啟動信號CA_ODTEN和刷新退出信號SRX兩者都可以同步於初始緩衝器信號CS_STA從邏輯“低”位準到邏輯“高”位準的位準轉變產生的時間而被致能為具有邏輯“高”位準。在晶片選擇信號CS從邏輯 “低”位準到邏輯“高”位準的位準轉變產生之後，刷新信號SREF_PRE可以被禁能為具有邏輯“低”位準並且啟動選擇信號ASEL從邏輯“低”位準到邏輯“高”位準的位準轉變可能產生以將初始緩衝器啟動信號CS_STA_BEN禁能為邏輯“低”位準。
如果自刷新操作在省電模式下被執行，則根據一個實施例的半導體裝置可以根據晶片選擇信號CS的位準來控制自刷新操作的退出時刻。即，根據一個實施例的半導體裝置可以控制自刷新退出信號SRX能由晶片選擇信號CS無任何故障地穩定產生的時間。因此，可以在省電模式終止之後穩定地執行自刷新退出操作。
可以將參照圖1至圖9而描述的半導體裝置應用於包括儲存系統、圖形系統、計算系統或移動系統等的電子系統。例如，如圖10所示，根據一個實施例的電子系統1000可以包括資料儲存單元1001、記憶體控制器1002、緩衝記憶體1003和輸入/輸出(I/O)介面1004。
根據由記憶體控制器1002產生的控制信號，資料儲存單元1001可以儲存從記憶體控制器1002輸出的資料或者可以讀取所儲存的資料並將所儲存的資料輸出到記憶體控制器1002。資料儲存單元1001可以包括圖1所示的半導體裝置。同時，資料儲存單元1001可以包括即使在電源中斷時仍能保留所儲存的資料的非揮發性記憶體。非揮發性記憶體可以為快閃記憶體(諸如NOR型快閃記憶體或NAND型快閃記憶體)、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)或磁性隨機存取記憶體(MRAM)等。
記憶體控制器1002可以經由I/O介面1004接收從外部設備(例如，主機設備)輸出的命令，並且可以對從主機設備輸出的命令進行解碼以控制用於將資料登錄至資料儲存單元1001或緩衝記憶體1003的操作，或用於將儲存在資料儲存單元1001或緩衝記憶體1003中的資料輸出的操作。儘管圖10用單個框示出了記憶體控制器1002，但是記憶體控制器1002可以包括用於控制由非揮發性記憶體組成的資料儲存單元1001的一個控制器以及用於控制由揮發性記憶體組成的緩衝記憶體1003的另一個控制器。
緩衝記憶體1003可以暫時地儲存由記憶體控制器1002處理的資料。即，緩衝記憶體1003可以暫時地儲存從資料儲存單元1001輸出的資料或要被輸入至資料儲存單元1001的資料。緩衝記憶體1003可以根據控制信號來儲存從記憶體控制器1002輸出的資料。緩衝記憶體1003可以讀取所儲存的資料並將所儲存的資料輸出到記憶體控制器1002。緩衝記憶體1003可以包括諸如動態隨機存取記憶體(DRAM)、移動DRAM或靜態隨機存取記憶體(SRAM)的揮發性記憶體。
I/O介面1004可以將記憶體控制器1002實體地且電氣地連接至外部設備(即，主機)。因此，記憶體控制器1002可以經由I/O介面1004從外部設備(即，主機)接收控制信號和資料，以及可以經由I/O介面1004來將由記憶體控制器1002產生的資料輸出至外部設備(即，主機)。即，電子系統1000可以經由I/O介面1004來與主機通信。I/O介面1004可以包括諸如通用序列匯流排(USB)、多媒體卡(MMC)、周邊元件連接快速(PCI-E)、串列附接SCSI(SAS)、串列AT附件(SATA)、並行AT附件(PATA)、小型電腦系統介面(SCSI)、 增強型小設備介面(ESDI)和集成驅動電路(IDE)的各種介面協定中的任意一種。
電子系統1000可以用作主機的輔助儲存設備或外部儲存設備。電子系統1000可以包括固態硬碟(SSD)、USB記憶體、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式多媒體卡(eMMC)或緊湊式快閃記憶體(CF)卡等。
1:初始緩衝器控制電路
2:初始緩衝器信號產生電路
3:緩衝器控制電路
4:命令/位址輸入控制電路
5:緩衝器信號產生電路
6:命令/地址緩衝器
7:終端電阻電路
8:刷新控制電路

Claims (27)

  1. 一種半導體裝置，包括：初始緩衝器信號產生電路，其被配置為包括如果初始化操作終止則被啟動的初始緩衝器電路，並且被配置為響應於第一參考電壓信號而從外部控制信號產生初始緩衝器信號；以及緩衝器信號產生電路，其被配置為包括響應於該初始緩衝器信號而被啟動的緩衝器電路並且被配置為響應於第二參考電壓信號而從該外部控制信號產生緩衝器信號，其中，如果該外部控制信號的位準大於或等於該第一參考電壓信號的位準，則該初始緩衝器信號具有第一邏輯位準；以及其中，如果該外部控制信號的位準小於該第一參考電壓信號的位準，則該初始緩衝器信號具有第二邏輯位準。
  2. 如請求項第1項所述之半導體裝置，其中，該外部控制信號為被致能以啟動包括該半導體裝置的晶片的晶片選擇信號。
  3. 如請求項第1項所述之半導體裝置，其中，該初始緩衝器電路響應於該初始緩衝器信號而不被啟動。
  4. 如請求項第1項所述之半導體裝置，其中，該第一參考電壓信號具有由外部設備提供的電源電壓的一半位準；以及其中，該第二參考電壓信號與該電源電壓具有相同的位準。
  5. 如請求項第1項所述之半導體裝置，其中，如果該初始緩衝器信號具有該第一邏輯位準，則該初始緩衝器電路不被啟動；以及 其中，如果該初始緩衝器信號具有該第一邏輯位準，則該緩衝器電路被啟動。
  6. 如請求項第1項所述之半導體裝置，其中，該初始緩衝器電路響應於初始緩衝器啟動信號而將該外部控制信號與該第一參考電壓信號進行比較以產生預初始緩衝器信號；以及其中，該初始緩衝器信號產生電路還包括：緩衝器控制信號產生電路，其被配置為從響應於重置信號和終端啟動信號而被驅動的節點的信號產生緩衝器控制信號；以及初始緩衝器信號輸出電路，其被配置為回應於該預初始緩衝器信號和該緩衝器控制信號而產生該初始緩衝器信號。
  7. 如請求項第6項所述之半導體裝置，其中，如果該初始化操作終止，則該初始緩衝器啟動信號被致能。
  8. 如請求項第6項所述之半導體裝置，其中，該重置信號被致能以執行該初始化操作；其中，如果該外部控制信號的位準大於或等於該第一參考電壓信號的位準，則該終端啟動信號被致能；以及其中，如果該重置信號和該終端啟動信號兩者都被禁能，則該緩衝器控制信號被致能。
  9. 如請求項第1項所述之半導體裝置，其中，該緩衝器電路回應於緩衝器啟動信號而將該外部控制信號與該第二參考電壓信號進行比較；以及 其中，該緩衝器信號產生電路還包括選擇輸出電路，所述選擇輸出電路回應於命令緩衝器旗標而緩衝該緩衝器電路的輸出信號以選擇性地輸出該緩衝器信號。
  10. 如請求項第1項所述之半導體裝置，還包括緩衝器控制電路，其被配置為接收該初始緩衝器信號以產生用於啟動連接至命令/位址緩衝器的終端電阻電路的終端啟動信號並且產生用於啟動該緩衝器電路的緩衝器啟動信號。
  11. 如請求項第1項所述之半導體裝置，還包括命令/位址輸入控制電路，其被配置為回應於初始緩衝器啟動信號、重置信號和該緩衝器信號而產生用於控制命令/位址緩衝器的啟動或不啟動的命令/位址緩衝器啟動信號。
  12. 如請求項第1項所述之半導體裝置，還包括刷新控制電路，其被配置為響應於該初始緩衝器信號和刷新信號而產生刷新退出信號。
  13. 如請求項第12項所述之半導體裝置，其中，當刷新信號被致能以執行刷新操作時，如果該外部控制信號的位準大於或等於該第一參考電壓信號的位準以引起該初始緩衝器信號的位準轉變，則該刷新退出信號被致能。
  14. 一種半導體裝置，包括：緩衝器信號產生電路，其被配置為包括響應於初始緩衝器信號而被啟動的緩衝器電路，其中如果初始化操作終止則透過將外部控制信號與第一參考電壓信號進行比較而產生所述初始緩衝器信號，並且所述緩衝器信號產生電路被配置為響應於 第二參考電壓信號而從該外部控制信號產生緩衝器信號；以及命令/位址輸入控制電路，其被配置為回應於該緩衝器信號而產生用於控制命令/位址緩衝器的啟動或不啟動的命令/位址緩衝器啟動信號，其中，如果該外部控制信號的位準大於或等於該第一參考電壓信號的位準，則該初始緩衝器信號具有第一邏輯位準，以及其中，如果該外部控制信號的位準小於該第一參考電壓信號的位準，則該初始緩衝器信號具有第二邏輯位準。
  15. 如請求項第14項所述之半導體裝置，其中，該外部控制信號為被致能以啟動包括該半導體裝置的晶片的晶片選擇信號。
  16. 如請求項第14項所述之半導體裝置，其中，該第一參考電壓信號具有由外部設備提供的電源電壓的一半位準；以及其中，該第二參考電壓信號與該電源電壓具有相同的位準。
  17. 如請求項第14項所述之半導體裝置，其中，如果該初始緩衝器信號具有該第一邏輯位準，則該緩衝器電路被啟動。
  18. 如請求項第14項所述之半導體裝置，其中，如果該外部控制信號的位準大於或等於該第二參考電壓信號的位準，則該緩衝器信號具有第一邏輯位準；以及其中，如果該外部控制信號的位準小於該第二參考電壓信號的位準，則該緩衝器信號具有第二邏輯位準。
  19. 如請求項第18項所述之半導體裝置，其中，如果該緩衝器信號具有該第一邏輯位準，則該命令/位址緩衝器啟動信號被致能。
  20. 如請求項第14項所述之半導體裝置，還包括緩衝器控制電路，其被配置為接收該初始緩衝器信號以產生用於啟動連接至該命令/位址緩衝器的終端電阻電路的終端啟動信號並且產生用於啟動該緩衝器電路的緩衝器啟動信號。
  21. 一種半導體裝置，包括：初始緩衝器信號產生電路，其被配置為包括如果初始化操作終止則被啟動的初始緩衝器電路並且被配置為響應於參考電壓信號而從外部控制信號產生初始緩衝器信號；以及刷新控制電路，其被配置為響應於該初始緩衝器信號和刷新信號而產生刷新退出信號，其中，如果該外部控制信號具有大於或等於該參考電壓信號的位準的位準，則該初始緩衝器信號具有第一邏輯位準；以及其中，如果該外部控制信號具有小於該參考電壓信號的位準的位準，則該初始緩衝器信號具有第二邏輯位準。
  22. 如請求項第21項所述之半導體裝置，其中，該外部控制信號為被致能以啟動包括該半導體裝置的晶片的晶片選擇信號。
  23. 如請求項第21項所述之半導體裝置，其中，如果該初始緩衝器信號具有該第一邏輯位準，則該初始緩衝器電路不被啟動。
  24. 如請求項第21項所述之半導體裝置，其中，該初始緩衝器電路回應於初始緩衝器啟動信號而將該外部控制信號與該參考電壓信號進行比較以產生預初始緩衝器信號；以及其中，該初始緩衝器信號產生電路還包括： 緩衝器控制信號產生電路，其被配置為從響應於重置信號和終端啟動信號而被驅動的節點的信號產生緩衝器控制信號；以及初始緩衝器信號輸出電路，其被配置為回應於該預初始緩衝器信號和該緩衝器控制信號而產生該初始緩衝器信號。
  25. 如請求項第24項所述之半導體裝置，其中，如果該初始化操作終止，則該初始緩衝器啟動信號被致能。
  26. 如請求項第24項所述之半導體裝置，其中，該重置信號被致能以執行該初始化操作；其中，如果該外部控制信號的位準大於或等於該參考電壓信號的位準，則該終端啟動信號被致能；以及其中，如果該重置信號和該終端啟動信號兩者都被禁能，則該緩衝器控制信號被致能。
  27. 如請求項第21項所述之半導體裝置，其中，當該刷新信號被致能以執行刷新操作時，如果該外部控制信號的位準大於或等於該參考電壓信號的位準以引起該初始緩衝器信號的位準轉變，則該刷新退出信號被致能。
TW107111818A 2017-09-19 2018-04-03 半導體裝置 TWI745578B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170120184A KR102312446B1 (ko) 2017-09-19 2017-09-19 반도체장치
??10-2017-0120184 2017-09-19
KR10-2017-0120184 2017-09-19

Publications (2)

Publication Number Publication Date
TW201916034A TW201916034A (zh) 2019-04-16
TWI745578B true TWI745578B (zh) 2021-11-11

Family

ID=65721516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111818A TWI745578B (zh) 2017-09-19 2018-04-03 半導體裝置

Country Status (4)

Country Link
US (1) US10482944B2 (zh)
KR (1) KR102312446B1 (zh)
CN (1) CN109524036B (zh)
TW (1) TWI745578B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127795A (ko) 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 반도체장치
US11270758B2 (en) * 2020-07-29 2022-03-08 Micron Technology, Inc. Apparatuses, systems, and methods for system on chip replacement mode
KR20220022407A (ko) * 2020-08-18 2022-02-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801554A (en) * 1995-07-06 1998-09-01 Hitachi, Ltd. Semiconductor Integrated circuit device for handling low amplitude signals
US20040240296A1 (en) * 2003-05-29 2004-12-02 Jeong-Su Jeong Synchronous self refresh exit control method and circuit in semiconductor memory device
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
US20140003178A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Semiconductor memory device
US20140368241A1 (en) * 2013-06-17 2014-12-18 SK Hynix Inc. Clock control device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549751B2 (ja) 1998-11-30 2004-08-04 富士通株式会社 半導体集積回路装置
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR20160139495A (ko) * 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 초기화 동작을 수행하는 반도체장치 및 반도체시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801554A (en) * 1995-07-06 1998-09-01 Hitachi, Ltd. Semiconductor Integrated circuit device for handling low amplitude signals
US20040240296A1 (en) * 2003-05-29 2004-12-02 Jeong-Su Jeong Synchronous self refresh exit control method and circuit in semiconductor memory device
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
US20140003178A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Semiconductor memory device
US20140368241A1 (en) * 2013-06-17 2014-12-18 SK Hynix Inc. Clock control device

Also Published As

Publication number Publication date
CN109524036A (zh) 2019-03-26
CN109524036B (zh) 2022-12-02
TW201916034A (zh) 2019-04-16
US10482944B2 (en) 2019-11-19
US20190088308A1 (en) 2019-03-21
KR102312446B1 (ko) 2021-10-15
KR20190031913A (ko) 2019-03-27

Similar Documents

Publication Publication Date Title
US10685697B2 (en) Semiconductor devices and operations thereof
CN106683696B (zh) 半导体器件
TWI745578B (zh) 半導體裝置
US10847195B2 (en) Semiconductor device having ranks that performs a termination operation
TWI756307B (zh) 半導體裝置
US11189328B1 (en) Semiconductor devices and semiconductor systems
US11133055B1 (en) Electronic device to perform read operation and mode register read operation
US11217286B2 (en) Semiconductor memory device with power down operation
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
US9672884B1 (en) Semiconductor devices and semiconductor systems including the same
US11107547B2 (en) Semiconductor devices and semiconductor systems that operate with strobe signal during test mode
US10777241B2 (en) Semiconductor devices and semiconductor systems
CN112017706A (zh) 半导体器件
US11133042B2 (en) Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US11004496B2 (en) Semiconductor devices
US10110227B2 (en) Internal voltage generation circuit
KR20180014946A (ko) 반도체장치 및 반도체시스템
KR20180014947A (ko) 반도체장치 및 반도체시스템