JPH0850643A

JPH0850643A - 記憶装置

Info

Publication number: JPH0850643A
Application number: JP6201491A
Authority: JP
Inventors: Tomoko Shoda; 智子庄田; Hirohiko Yoshida; 啓彦吉田; Chikao Ookubo; 京夫大久保; Masamichi Kishi; 正道岸; Shigeru Kadowaki; 茂門脇; Katsumoto Kase; 克元嘉瀬; Takashi Kikuchi; 隆菊池; Hiroshi Fukuda; 宏福田; Kunihiro Katayama; 国広片山; Toshio Kanno; 利夫管野
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Priority date: 1994-08-03
Filing date: 1994-08-03
Publication date: 1996-02-20

Abstract

(57)【要約】（修正有）【目的】平均的な消費電力を削減したフラッシュＩ／
Ｏカード等の記憶装置を実現して、フラッシュＩ／Ｏカ
ードを含むパーソナルコンピュータ等の平均的な消費電
力を削減し、その動作電源となる電池の寿命を長くす
る。【構成】電池動作可能なパーソナルコンピュータのハ
ードディスクインタフェースに結合されるフラッシュＩ
／Ｏカード等の記憶手段を、内部信号ＰＤＢがロウレベ
ルとされることで選択的にディープパワーダウンモード
とされるフラッシュメモリファイルＦＭＦにより構成
し、その制御手段を、内部信号ＳＴＢＢがロウレベルと
されることで選択的にスタンバイモードとなるマイクロ
コンピュータＭＣにより構成するとともに、フラッシュ
Ｉ／Ｏカードに、所定期間を超えてシステム側からのア
クセスがないとき内部信号ＰＤＢ及びＳＴＢＢをアサー
トして自律的に低消費電力モードとなる機能を持たせ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は記憶装置に関し、例え
ば、フラッシュＩ／Ｏカードならびにこれを含むパーソ
ナルコンピュータ等に利用して特に有効な技術に関す
る。

【０００２】

【従来の技術】フラッシュメモリのような不揮発性の半
導体メモリからなるメモリファイルをその基本構成要素
とし、パーソナルコンピュータ等のハードディスクイン
タフェースに結合されるフラッシュＩ／Ｏカード（フラ
ッシュファイルシステム）がある。フラッシュＩ／Ｏカ
ードは、メモリファイルに対するアクセスを制御・統轄
するストアドプログラム方式のマイクロコンピュータを
備える。

【０００３】

【発明が解決しようとする課題】従来のパーソナルコン
ピュータ等において、フラッシュＩ／Ｏカードは、ホス
トシステムとなるパーソナルコンピュータから動作電源
の供給を受け、フラッシュＩ／Ｏカードを構成するフラ
ッシュメモリファイル及びマイクロコンピュータ等は、
パーソナルコンピュータが電源オン状態にある間、シス
テム側からのアクセスの有無に関係なく定常的に動作状
態とされる。

【０００４】一方、フラッシュＩ／Ｏカードが結合され
るパーソナルコンピュータは、特にそれが電池を動作電
源とする場合において低消費電力性を要求され、その単
位時間あたりの消費電力により電池の使用可能期間つま
り寿命が決定する。また、フラッシュＩ／Ｏカードを構
成するフラッシュメモリファイルは大規模化・大容量化
の一途にあり、マイクロコンピュータは高速化の一途に
あって、このことがフラッシュＩ／Ｏカードの消費電力
を増大させる原因となっている。この結果、フラッシュ
メモリファイル及びマイクロコンピュータが定常的に動
作状態とされる従来のフラッシュＩ／Ｏカードでは、フ
ラッシュメモリファイルの大規模化・大容量化ならびに
マイクロコンピュータの高速化にともなって消費電力が
大きくなり、パーソナルコンピュータの動作電源となる
電池の寿命が短くなる。

【０００５】この発明の目的は、その平均的な消費電力
の削減を図ったフラッシュＩ／Ｏカード等の記憶装置を
実現することにある。この発明の他の目的は、フラッシ
ュＩ／Ｏカードを含むパーソナルコンピュータ等の平均
的な消費電力を削減し、その動作電源となる電池の寿命
を長くすることにある。

【０００６】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、電池により動作可能なパーソ
ナルコンピュータのハードディスクインタフェースに結
合されるフラッシュＩ／Ｏカード等の記憶手段を、ディ
ープパワーダウンモードを有するフラッシュメモリによ
り構成し、その制御手段を、スタンバイモードを有する
マイクロコンピュータにより構成するとともに、フラッ
シュＩ／Ｏカード等に、所定期間を超えてアクセスがな
いときフラッシュメモリをディープパワーダウンモード
としマイクロコンピュータをスタンバイモードとして自
律的に低消費電力モードとなる機能を持たせる。

【０００８】

【作用】上記した手段によれば、フラッシュＩ／Ｏカー
ド等をアクセス状況に応じて選択的に低消費電力モード
とし、その平均的な消費電力を削減できる。この結果、
フラッシュＩ／Ｏカードを含むパーソナルコンピュータ
等の平均的な消費電力を削減し、その動作電源となる電
池の寿命を長くすることができる。

【０００９】

【実施例】図１には、この発明が適用されたフラッシュ
Ｉ／ＯカードＦＩＯ（記憶装置）を含むパーソナルコン
ピュータの一実施例のシステム構成図が示されている。
同図をもとに、まずフラッシュＩ／Ｏカードを含むパー
ソナルコンピュータの構成及び動作の概要について説明
する。なお、図１の点線で囲まれたブロックは、パーソ
ナルコンピュータの本体として１個の箱体内に実装さ
れ、点線外のブロックは、そのオプションとして対応す
るコネクタ等に選択的に装備される。

【００１０】図１において、この実施例のパーソナルコ
ンピュータは、ストアドプログラム方式の中央処理装置
ＣＰＵと、この中央処理装置ＣＰＵにシステムバスＳＢ
ＵＳを介して結合される補助処理装置ＣＣＰＵ，メモリ
制御ユニットＭＣＵ及びバス制御ユニットＢＣＵを備え
る。このうち、補助処理装置ＣＣＰＵは、中央処理装置
ＣＰＵと同様なストアドプログラム方式の処理装置であ
って、中央処理装置ＣＰＵの処理の一部を補助する。ま
た、メモリ制御ユニットＭＣＵは、メモリバスＭＢＵＳ
を介して主記憶装置ＭＭＥＭ及び拡張記憶装置ＥＭＥＭ
に結合され、システムバスＳＢＵＳ及びメモリバスＭＢ
ＵＳ間のバス制御を行う。なお、主記憶装置ＭＭＥＭ及
び拡張記憶装置ＥＭＥＭは、例えばダイナミック型ＲＡ
Ｍを基本に構成され、パーソナルコンピュータの記憶階
層の中心となる。

【００１１】一方、バス制御ユニットＢＣＵは、入出力
バスＩＯＢＵＳを介してリードオンリーメモリＲＯＭ，
ディスプレイ装置アダプタＤＰＹＡ，キーボード制御部
ＫＢＤＣ，フロッピディスク装置ＦＤＤ，シリアルポー
トインタフェースＳＰＩＦ，パラレルポートインタフェ
ースＰＰＩＦ及びフラッシュＩ／Ｏカード制御部ＦＩＯ
Ｃに結合され、これらの入出力装置とシステムバスＳＢ
ＵＳとの間のバス制御を行う。入出力バスＩＯＢＵＳに
結合される入出力装置のうち、リードオンリーメモリＲ
ＯＭは、例えばＥＥＰＲＯＭ（電気的に消去・書き込み
可能な読み出し専用メモリ）を基本に構成され、中央処
理装置ＣＰＵのステップ制御に必要なプログラム及び固
定データ等を格納する。また、ディスプレイ装置アダプ
タＤＰＹＡには、ＣＲＴ（陰極線管）を中心とするディ
スプレイ装置ＤＰＹが結合され、キーボード制御部ＫＢ
ＤＣ及びフラッシュＩ／Ｏカード制御部ＦＩＯＣには、
それぞれキーボードＫＢＤ及びフラッシュＩ／Ｏカード
ＦＩＯが結合される。さらに、シリアルポートインタフ
ェースＳＰＩＦには、図示されない通信制御装置等のシ
リアル入出力装置が結合され、パラレルポートインタフ
ェースＰＰＩＦには図示されないプリンタ等のパラレル
入出力装置が結合される。

【００１２】この実施例において、パーソナルコンピュ
ータは、所定の電池ＢＡＴをその動作電源として動作し
うるものとされる。また、フラッシュＩ／Ｏカード制御
部ＦＩＯＣは、パーソナルコンピュータから動作電源の
供給を受けるとともに、ハードディスク装置と同一のバ
スインタフェースとされ、システム側から見てハードデ
ィスク装置との互換性を有する。一方、フラッシュＩ／
ＯカードＦＩＯは、フラッシュメモリのような不揮発性
の半導体メモリからなり比較的大きな記憶容量を有する
フラッシュメモリファイルＦＭＦと、このフラッシュメ
モリファイルＦＭＦに対するアクセスを制御・統轄する
マイクロコンピュータＭＣとを含む。このうち、フラッ
シュメモリファイルＦＭＦつまりフラッシュメモリは、
後述するように、対応するフラグつまり内部信号ＰＤＢ
（ここで、それが有効とされるとき選択的にロウレベル
とされるいわゆる反転信号等については、その名称の末
尾にＢを付して表す。以下同様）がアサートされる（こ
こで、信号が有効レベルに変化されることを“アサート
される”と称し、逆に無効レベルに変化されることを
“ネゲートされる”と称する。以下同様）ことで選択的
に指定されるディープパワーダウンモードを有する。ま
た、マイクロコンピュータＭＣは、対応するフラグつま
り内部信号ＳＴＢＢがアサートされることで選択的に指
定されるスタンバイモードを有するとともに、所定期間
を超えてシステム側からのアクセスがないとき上記内部
信号ＤＰＢ及びＳＴＢＢを選択的にアサートする機能を
有する。これらの結果、フラッシュＩ／ＯカードＦＩＯ
は、所定期間を超えてシステム側からのアクセスがない
とき自律的かつ選択的に低消費電力モードとなり、これ
によってその平均的な消費電力が削減されるものとな
る。

【００１３】図２には、図１のパーソナルコンピュータ
に含まれるフラッシュＩ／ＯカードＦＩＯの一実施例の
ブロック図が示されている。また、図３には、図２のフ
ラッシュＩ／ＯカードＦＩＯの一実施例の部分的な制御
系統図が示され、図４には、そのモード制御手順を説明
するための一実施例の処理フロー図が示されている。こ
れらの図をもとに、この実施例のフラッシュＩ／Ｏカー
ドＦＩＯの具体的な構成，動作及びモード制御手順なら
びにその特徴について説明する。

【００１４】図２において、フラッシュＩ／ＯカードＦ
ＩＯは、ストアドプログラム方式のマイクロコンピュー
タＭＣ（制御手段）と、カード内部バスＩＢＵＳを介し
てマイクロコンピュータＭＣに結合されるフラッシュメ
モリファイルＦＭＦ（記憶手段）とを含む。カード内部
バスＩＢＵＳには、さらにカードコントローラＣＣ，プ
ログラムメモリＰＲＯＭ及びランダムアクセスメモリＲ
ＡＭが結合され、マイクロコンピュータＭＣには、クロ
ック発生部ＣＰＧ及びタイマー回路ＴＩＭが結合され
る。また、フラッシュＩ／ＯカードＦＩＯには、さらに
パーソナルコンピュータからフラッシュＩ／Ｏカード制
御部ＦＩＯＣを介して動作電源となる電源電圧ＶＣＣ及
び接地電位ＶＳＳが供給される。フラッシュメモリファ
イルＦＭＦには、カードコントローラＣＣのレジスタ群
ＲＥＧＧからパワーダウン信号ＰＤＢが供給され、マイ
クロコンピュータＭＣには、カードコントローラＣＣの
レジスタ群ＲＥＧＧ及びインタフェースコントローラＩ
ＦＣからそれぞれスタンバイ信号ＳＴＢＢ及び割り込み
要求信号ＩＲＱＢが供給される。

【００１５】ここで、カードコントローラＣＣは、イン
タフェースコントローラＩＦＣ，レジスタ群ＲＥＧＧ及
びコマンドデコーダＣＯＭＤを含む。このうち、インタ
フェースコントローラＩＦＣは、起動制御信号となるフ
ァイルイネーブル信号ＦＥ及びリードライト信号Ｒ／Ｗ
ならびにデータ転送確認信号ＡＣＫを介してフラッシュ
Ｉ／Ｏカード制御部ＦＩＯＣに結合され、フラッシュＩ
／Ｏカード制御部ＦＩＯＣ及びフラッシュＩ／Ｏカード
ＦＩＯ間のインタフェース制御を行う。また、レジスタ
群ＲＥＧＧは、ファイルアクセスバスＦＢＵＳを介して
フラッシュＩ／Ｏカード制御部ＦＩＯＣに結合され、こ
のファイルアクセスバスを介して供給されるコマンドや
開始アドレス及び終了アドレス等の制御データをインタ
フェースコントローラＩＦＣの指示に従って取り込み、
保持する。さらに、コマンドデコーダＣＯＭＤは、レジ
スタ群ＲＥＧＧのコマンドレジスタＣＯＭＲに保持され
るコマンドをデコードして、その結果をインタフェース
コントローラＩＦＣに伝達する。インタフェースコント
ローラＩＦＣは、コマンドデコーダＣＯＭＤのデコード
結果を受けてフラッシュＩ／ＯカードＦＩＯの動作モー
ドを判定し、例えば割り込み要求信号ＩＲＱＢをアサー
トして、マイクロコンピュータＭＣに対してフラッシュ
メモリファイルＦＭＦのアクセス開始を指示する。

【００１６】この実施例において、レジスタ群ＲＥＧＧ
は、ファイルステータスレジスタＦＳＴＲ（ステータス
レジスタ）を含む。このファイルステータスレジスタＦ
ＳＴＲは、図３に示されるように、マイクロコンピュー
タＭＣから第５の信号経路つまりカード内部バスＩＢＵ
Ｓを介してアクセスされ、その第１及び第２ビットの出
力信号のインバータによる反転信号は、フラグつまり内
部信号ＰＤＢ及びＳＴＢＢとして、それぞれ第７及び第
６の信号経路を介してフラッシュメモリファイルＦＭＦ
及びマイクロコンピュータＭＣに供給される。

【００１７】次に、ランダムアクセスメモリＲＡＭは、
擬似スタティック型ＲＡＭ（ＰＳＲＡＭ）等からなり、
フラッシュメモリファイルＦＭＦの記憶領域をハードデ
ィスクの記憶領域に対応付けて管理するための物理セク
タテーブルＰＳＴ及び論理セクタテーブルＬＳＴや、各
セクタの消去回数を管理しダイナミックに入れ換えるた
めの消去管理テーブルＥＭＴならびにステータステーブ
ルＳＴＴ及びライトデータバッファＷＤＢ等として用い
られる。また、プログラムメモリＰＲＯＭは、ＥＥＰＲ
ＯＭ等からなり、マイクロコンピュータＭＣのアクセス
制御やセクタ管理等のためのプログラムを格納する。さ
らに、クロック発生部ＣＰＧは、マイクロコンピュータ
ＭＣの同期動作に必要なクロック信号を生成し、タイマ
ー回路ＴＩＭは、マイクロコンピュータＭＣの時間管理
に供される。マイクロコンピュータＭＣは、プログラム
メモリＰＲＯＭに格納された制御プログラムに従ってフ
ラッシュメモリファイルＦＭＦのアクセス制御を行うと
ともに、ランダムアクセスメモリＲＡＭ内の物理セクタ
テーブルＰＳＴ，論理セクタテーブルＬＳＴ及び消去管
理テーブルＥＭＴに従ってフラッシュメモリファイルＦ
ＭＦのセクタ管理を行い、消去回数に応じたセクタ入れ
換え処理等を行う。

【００１８】この実施例において、フラッシュメモリフ
ァイルＦＭＦは、対応するフラグつまり内部信号ＰＤＢ
がセットつまりアサートされるとき、その電源供給経路
を切断して極めて小さな消費電力で動作しうるいわゆる
ディープパワーダウンモードを有する。また、マイクロ
コンピュータＭＣは、対応するフラグつまり内部信号Ｓ
ＴＢＢがセットつまりアサートされるとき、クロック発
生部ＣＰＧに対するクロックイネーブル信号ＣＥをネゲ
ートしてクロック信号ＣＰを停止し比較的小さな消費電
力で動作しうるいわゆるスタンバイモードを有するとと
もに、タイマー回路ＴＩＭを用いてシステム側からのア
クセス間隔を管理し、所定期間を超えてアクセスがない
とき上記ファイルステータスレジスタＦＳＴＲを書き換
え、内部信号ＰＤＢ及びＳＴＢＢを選択的にアサートす
る機能を有する。これらの結果、フラッシュＩ／Ｏカー
ドＦＩＯは、所定期間を超えてシステム側からのアクセ
スがないとき自律的かつ選択的に低消費電力モードとな
り、これによってその平均的な消費電力が削減されるも
のとなる。

【００１９】ところで、システム側つまりフラッシュＩ
／Ｏカード制御部ＦＩＯＣからのフラッシュＩ／Ｏカー
ドＦＩＯに対するアクセスは、図３及び図４に示される
ように、第１の信号経路つまりファイルアクセスバスＦ
ＢＵＳを介してカードコントローラＣＣのレジスタ群Ｒ
ＥＧＧのコマンドレジスタＣＯＭＲに所定のコマンドを
書き込むことによって開始される。コマンドレジスタＣ
ＯＭＲに書き込まれたコマンドは、前述のように、カー
ドコントローラＣＣのコマンドデコーダＣＯＭＤにより
デコードされてインタフェースコントローラＩＦＣに伝
達され、これを受けて割り込み要求信号ＩＲＱＢがロウ
レベルにアサートされる。マイクロコンピュータＭＣ
は、割り込み要求信号ＩＲＱＢのロウレベルを受けて所
定の割り込み処理を行い、これがインタフェースコント
ローラＩＦＣからの割り込み要求であることを識別して
フラッシュメモリファイルＦＭＦに対するアクセスを開
始する。このとき、マイクロコンピュータＭＣは、レジ
スタ群ＲＥＧＧ内の開始アドレスレジスタ及び終了アド
レスレジスタ等の保持内容によってフラッシュメモリフ
ァイルＦＭＦのアクセス範囲を判定し、またランダムア
クセスメモリＲＡＭの論理セクタテーブルＬＳＴを用い
てその物理的アドレスを判定する。

【００２０】次に、フラッシュメモリファイルＦＭＦに
対するアクセスが終了すると、マイクロコンピュータＭ
Ｃは、所定のアクセス終結処理を行うとともに、第３の
信号経路を介してタイマー起動信号ＴＳをアサートし、
タイマー回路ＴＩＭを起動する。そして、所定時間Ｔｐ
ｄが経過し、タイマー回路ＴＩＭから第４の信号経路を
介してタイマー終了信号ＴＰがアサートされると、第５
の信号経路つまりカード内部バスＩＢＵＳを介してファ
イルステータスレジスタＦＳＴＲを書き換え、内部信号
ＳＴＢＢ及びＰＤＢをアサートする。これにより、まず
マイクロコンピュータＭＣ自体が第６の信号経路を介す
る内部信号ＳＴＢＢのロウレベルを受けてスタンバイ
（ＳＴＢＹ）モードとなり、またフラッシュメモリファ
イルＦＭＦが第７の信号経路を介する内部信号ＰＤＢの
ロウレベルを受けてディープパワーダウン（ＤＰＤ）モ
ードとなる。この結果、フラッシュＩ／ＯカードＦＩＯ
は低消費電力モードとなり、その消費電力は極めて小さ
なものとなる。

【００２１】一方、フラッシュＩ／ＯカードＦＩＯが低
消費電力モードにあるときシステム側からのアクセスが
再開されると、マイクロコンピュータＭＣは、割り込み
要求信号ＩＲＱＢのロウレベルを受けてまずファイルス
テータスレジスタＦＳＴＲの書き換えを行い、内部信号
ＳＴＢＢ及びＰＤＢをネゲートする。これにより、フラ
ッシュメモリファイルＦＭＦは、第７の信号経路を介す
る内部信号ＰＤＢのハイレベルを受けて通常モードとな
る。また、マイクロコンピュータＭＣは、第６の信号経
路を介する内部信号ＳＴＢＢのハイレベルを受けて通常
モードとなり、フラッシュメモリファイルＦＭＦに対す
るアクセスを再開する。

【００２２】以上のように、この実施例のフラッシュＩ
／ＯカードＦＩＯは、その記憶手段として、フラッシュ
メモリからなり内部信号ＰＤＢがアサートされることで
選択的にディープパワーダウンモードとなるフラッシュ
メモリファイルＦＭＦを備えるとともに、その制御手段
として、内部信号ＳＴＢＢがアサートされることで選択
的にスタンバイモードとなるマイクロコンピュータＭＣ
を備える。また、マイクロコンピュータＭＣは、タイマ
ー回路ＴＩＭとともにシステム側からのアクセス間隔を
計時する機能を有し、所定期間を超えてアクセスがない
ときカードコントローラＣＣのファイルステータスレジ
スタＦＳＴＲを書き換え、内部信号ＰＤＢ及びＳＴＢＢ
を選択的にアサートする機能を有する。これにより、フ
ラッシュＩ／ＯカードＦＩＯは、所定期間を超えてフラ
ッシュメモリファイルＦＭＦに対するシステム側からの
アクセスがないとき自律的かつ選択的に低消費電力モー
ドとなり、その平均的な消費電力が削減されるものとな
る。この結果、フラッシュＩ／Ｏカードを含むパーソナ
ルコンピュータ等の平均的な消費電力を削減し、その動
作電源となる電池の寿命を長くすることができるもので
ある。

【００２３】なお、通常モードにおけるマイクロコンピ
ュータＭＣ及びフラッシュメモリファイルＦＭＦの消費
電力をそれぞれＰｍ及びＰｆとし、カードコントローラ
ＣＣを含むその他のブロックの消費電力をＰｃとすると
き、フラッシュＩ／ＯカードＦＩＯの通常モードにおけ
る全消費電力ＰＮは、ＰＮ＝Ｐｍ＋Ｐｆ＋Ｐｃとなる。一方、フラッシュＩ／ＯカードＦＩＯの低消費
電力モードにおける全消費電力ＰＤは、スタンバイモー
ドにおけるマイクロコンピュータＭＣの消費電力ならび
にディープパワーダウンモードにおけるフラッシュメモ
リファイルＦＭＦの消費電力がカードコントローラＣＣ
を含むその他のブロックの消費電力Ｐｃに比べて無視で
きる程度に小さいとみなせるとき、ＰＤ≒Ｐｃとなる。したがって、例えば通常モードにおけるマイク
ロコンピュータＭＣ及びフラッシュメモリファイルＦＭ
Ｆの消費電力Ｐｍ及びＰｆをそれぞれ１及び２０とし、
カードコントローラＣＣを含むその他のブロックの消費
電力Ｐｃを１とするとき、フラッシュＩ／ＯカードＦＩ
Ｏの低消費電力モードにおける消費電力ＰＤの通常モー
ドにおける消費電力ＰＮに対する比率は、ＰＤ／ＰＮ＝１／２２すなわち約０．０４５つまり４．５％となり、充分に小
さくなる。

【００２４】以上の実施例により得られる作用効果は次
の通りである。すなわち、（１）電池により動作可能なパーソナルコンピュータの
ハードディスクインタフェースに結合されるフラッシュ
Ｉ／Ｏカード等の記憶手段を、ディープパワーダウンモ
ードを有するフラッシュメモリにより構成し、その制御
手段を、スタンバイモードを有するマイクロコンピュー
タにより構成するとともに、フラッシュＩ／Ｏカード等
に、所定期間を超えてアクセスがないときフラッシュメ
モリをディープパワーダウンモードとしマイクロコンピ
ュータをスタンバイモードとして自律的に低消費電力モ
ードとなる機能を持たせることで、フラッシュＩ／Ｏカ
ード等をアクセス状況に応じて選択的に低消費電力モー
ドとし、その平均的な消費電力を削減することができる
という効果が得られる。（２）上記（１）項により、フラッシュＩ／Ｏカードを
含むパーソナルコンピュータ等の平均的な消費電力を削
減できるという効果が得られる。（３）上記（２）項により、パーソナルコンピュータ等
の動作電源となる電池の寿命を長くすることができると
いう効果が得られる。

【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、フラッシュＩ／Ｏカード制御部ＦＩ
ＯＣは、ハードディスクインタフェースに結合されるこ
とを必須条件とはしない。また、パーソナルコンピュー
タ本体としての区分やシステム構成及びバス形態等は、
この実施例による制約を受けない。

【００２６】図２において、フラッシュメモリファイル
ＦＭＦは、例えばＥＥＰＲＯＭによっても構成できる
し、プログラムメモリＰＲＯＭ及びランダムアクセスメ
モリＲＡＭも、他の各種半導体メモリによって構成する
ことができる。また、この実施例では、マイクロコンピ
ュータＭＣ及びフラッシュメモリファイルＦＭＦをスタ
ンバイモード又はディープパワーダウンモードとするこ
とによってフラッシュＩ／ＯカードＦＩＯの低消費電力
モードを実現しているが、あわせてカードコントローラ
ＣＣ，プログラムメモリＰＲＯＭ及びランダムアクセス
メモリＲＡＭの消費電力を同様な形態で選択的に小さく
してもよい。フラッシュＩ／ＯカードＦＩＯのブロック
構成は、この実施例による制約を受けないし、そのバス
形態や各内部信号の論理レベル等は、種々の実施形態を
採りうる。

【００２７】システム側からのアクセス間隔の計時は、
図５及び図６に示されるように、例えばタイマー回路Ｔ
ＩＭをカードコントローラＣＣ内に設け、インタフェー
スコントローラＩＦＣによって行うこともできる。この
場合、第８の信号経路つまりファイルアクセス終了信号
ＦＡＥを設け、マイクロコンピュータＭＣからカードコ
ントローラＣＣのインタフェースコントローラＩＦＣに
対してアクセス終了を知らせる必要がある。また、イン
タフェースコントローラＩＦＣは、第５の信号経路ＦＳ
を介してファイルステータスレジスタＦＳＴＲの書き換
えを直接行うことができる。さらに、システム側からの
アクセス間隔の計時は、アクセス開始時点でタイマー回
路ＴＩＭを起動して行ってもよいし、モード制御手順に
関する機能分担や信号経路の構成等は、種々の実施形態
が考えられよう。

【００２８】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるフラ
ッシュＩ／Ｏカードならびにこれを含むパーソナルコン
ピュータに適用した場合について説明したが、それに限
定されるものではなく、例えば、カード形態を採らない
各種の半導体メモリファイルやこのようなメモリファイ
ルを含む各種のディジタルシステムにも適用できる。本
発明は、少なくとも選択的にアクセスされかつ低消費電
力性を必要とされる記憶装置ならびにこのような記憶装
置を含むシステムに広く適用できる。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、電池により動作可能なパー
ソナルコンピュータのハードディスクインタフェースに
結合されるフラッシュＩ／Ｏカード等の記憶手段を、デ
ィープパワーダウンモードを有するフラッシュメモリに
より構成し、その制御手段を、スタンバイモードを有す
るマイクロコンピュータにより構成するとともに、フラ
ッシュＩ／Ｏカード等に、所定期間を超えてアクセスが
ないときフラッシュメモリをディープパワーダウンモー
ドとしマイクロコンピュータをスタンバイモードとして
自律的に低消費電力モードとなる機能を持たせること
で、フラッシュＩ／Ｏカード等をアクセス状況に応じて
選択的に低消費電力モードとし、その平均的な消費電力
を削減することができる。この結果、フラッシュＩ／Ｏ
カードを含むパーソナルコンピュータ等の平均的な消費
電力を削減し、その動作電源となる電池の寿命を長くす
ることができる。

【図面の簡単な説明】

【図１】この発明が適用されたフラッシュＩ／Ｏカード
を含むパーソナルコンピュータの一実施例を示すシステ
ム構成図である。

【図２】図１のパーソナルコンピュータに含まれるフラ
ッシュＩ／Ｏカードの一実施例を示すブロック図であ
る。

【図３】図２のフラッシュＩ／Ｏカードの一実施例を示
す部分的な制御系統図である。

【図４】図２のフラッシュＩ／Ｏカードのモード制御手
順の一実施例を示す処理フロー図である。

【図５】この発明が適用されたフラッシュＩ／Ｏカード
の第２の実施例を示す部分的な制御系統図である。

【図６】図５のフラッシュＩ／Ｏカードのモード制御手
順の一実施例を示す処理フロー図である。

【符号の説明】

ＣＰＵ・・・中央処理装置、ＳＢＵＳ・・・システムバ
ス、ＣＣＰＵ・・・補助処理装置、ＭＣＵ・・・メモリ
制御ユニット、ＭＢＵＳ・・・メモリバス、ＭＭＥＭ・
・・主記憶装置、ＥＭＥＭ・・・拡張記憶装置、ＢＣＵ
・・・バス制御ユニット、ＩＯＢＵＳ・・・入出力バ
ス、ＲＯＭ・・・リードオンリーメモリ、ＤＰＹＡ・・
・ディスプレイ装置アダプタ、ＤＰＹ・・・ディスプレ
イ装置、ＫＢＤＣ・・・キーボード制御部、ＫＢＤ・・
・キーボード、ＦＤＤ・・・フロッピディスク装置、Ｓ
ＰＩＦ・・・シリアルポートインタフェース、ＰＰＩＦ
・・・パラレルポートインタフェース、ＦＩＯＣ・・・
フラッシュＩ／Ｏカード制御部、ＦＩＯ・・・フラッシ
ュＩ／Ｏカード、ＢＡＴ・・・電池。ＣＣ・・・カード
コントローラ、ＩＦＣ・・・インタフェースコントロー
ラ、ＲＥＧＧ・・・レジスタ群、ＣＯＭＲ・・・コマン
ドレジスタ、ＦＳＴＲ・・・ファイルステータスレジス
タ、ＣＯＭＤ・・・コマンドデコーダ、ＩＢＵＳ・・・
カード内部バス、ＭＣ・・・マイクロコンピュータ、Ｃ
ＰＧ・・・クロック発生部、ＴＩＭ・・・タイマー回
路、ＰＲＯＭ・・・プログラムＲＯＭ（リードオンリー
メモリ）、ＦＭＦ・・・フラッシュメモリファイル、Ｒ
ＡＭ・・・ランダムアクセスメモリ、ＰＳＴ・・・物理
セクタテーブル、ＬＳＴ・・・論理セクタテーブル、Ｅ
ＭＴ・・・消去管理テーブル、ＳＴＴ・・・ステータス
テーブル、ＷＤＢ・・・ライトデータバッファ。ＦＢＵ
Ｓ・・・ファイルアクセスバス。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/115 Ｇ１１Ｃ 17/00 ３０９ＤＨ０１Ｌ 27/10 ４３４ (72)発明者吉田啓彦東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者大久保京夫東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者岸正道東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者門脇茂東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者嘉瀬克元東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者菊池隆東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者福田宏東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者片山国広神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者管野利夫東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】記憶データの書き換えが可能な不揮発性
の半導体メモリからなる記憶手段と、上記記憶手段に対
する記憶データの書き換え又は読み出し動作を制御する
制御手段とを具備し、所定期間を超えて上記記憶手段に
対するアクセスがないとき自律的に低消費電力モードと
なることを特徴とする記憶装置。
【請求項２】上記半導体メモリは、ディープパワーダ
ウンモードを有するフラッシュメモリであり、上記制御
手段は、スタンバイモードを有するマイクロコンピュー
タとステータスレジスタを備えるカードコントローラと
を含むものであって、上記記憶装置は、上記ステータス
レジスタの所定ビットにフラグがセットされ上記フラッ
シュメモリ及びマイクロコンピュータがそれぞれ上記デ
ィープパワーダウンモード及びスタンバイモードとされ
ることで選択的に上記低消費電力モードとされるもので
あることを特徴とする請求項１の記憶装置。
【請求項３】上記記憶装置は、カード形態で独立に構
成されかつ電池により動作可能なパーソナルコンピュー
タのハードディスクインタフェースに結合されるもので
あって、その動作電源は、上記パーソナルコンピュータ
から供給されるものであることを特徴とする請求項１又
は請求項２の記憶装置。