JPH0776896B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0776896B2 JPH0776896B2 JP62230265A JP23026587A JPH0776896B2 JP H0776896 B2 JPH0776896 B2 JP H0776896B2 JP 62230265 A JP62230265 A JP 62230265A JP 23026587 A JP23026587 A JP 23026587A JP H0776896 B2 JPH0776896 B2 JP H0776896B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- control
- control register
- volatile
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路に係り、特に、動作モード初期化の
制御に好適な集積回路に関する。
制御に好適な集積回路に関する。
従来、複数の動作モードを有する集積回路においては、
制御レジスタが設けられ、この制御レジスタの設定値に
よって、複数の動作モードから任意の動作モードを選択
しうるようになっている。
制御レジスタが設けられ、この制御レジスタの設定値に
よって、複数の動作モードから任意の動作モードを選択
しうるようになっている。
例えば、日立製作所製集積回路HD64180では、そのユー
ザーズ・マニユアル（1985年発行）付録G354,355頁に記
載のように、制御用レジスタは、リセット時に固定の値
をとり、所望の動作モードで作動させるためには、電源
投入後に初期化プログラムによりこれらの制御用レジス
タを所望する値に設定する必要がある。
ザーズ・マニユアル（1985年発行）付録G354,355頁に記
載のように、制御用レジスタは、リセット時に固定の値
をとり、所望の動作モードで作動させるためには、電源
投入後に初期化プログラムによりこれらの制御用レジス
タを所望する値に設定する必要がある。
上記従来の集積回路では、電源投入もしくはリセットの
度に、制御レジスタの初期化を行なわなければならず、
電源投入からシステムが立上がるまでの時間が長くな
り、かつ初期化のためのプログラムが大きくなるという
問題がある。特に、集積回路の集積度が上がると、これ
に伴って制御レジスタの数が激増するので、この問題は
看過できない重大なものとなる。
度に、制御レジスタの初期化を行なわなければならず、
電源投入からシステムが立上がるまでの時間が長くな
り、かつ初期化のためのプログラムが大きくなるという
問題がある。特に、集積回路の集積度が上がると、これ
に伴って制御レジスタの数が激増するので、この問題は
看過できない重大なものとなる。
本発明の主な目的は、電源投入時等の制御レジスタのデ
ータ設定を省略することにより、初期化プログラムを簡
単にすることができ、初期化に要する時間を削減、短縮
可能であるとともに、初期化された状態を直ちに判別す
ることにより、初期化の時間を短縮可能な集積回路を提
供することにある。
ータ設定を省略することにより、初期化プログラムを簡
単にすることができ、初期化に要する時間を削減、短縮
可能であるとともに、初期化された状態を直ちに判別す
ることにより、初期化の時間を短縮可能な集積回路を提
供することにある。
本発明の他の目的は、電源投入時等以外のシステム動作
中に制御レジスタを書換える場合に書込速度が遅くなら
ないようにするとともに、初期化の時間の短縮を図るこ
とにより、システムの処理速度を高めることが可能な集
積回路を提供することにある。
中に制御レジスタを書換える場合に書込速度が遅くなら
ないようにするとともに、初期化の時間の短縮を図るこ
とにより、システムの処理速度を高めることが可能な集
積回路を提供することにある。
上記目的を達成するために、以下のような複数の発明を
提供する。
提供する。
本願第１発明は、制御レジスタを有し、該制御レジスタ
の設定値に応じて複数の動作モードから任意の動作モー
ドを選択できる集積回路において、上記制御レジスタの
設定状態を識別するための識別情報を保持する状態レジ
スタを設け、該レジスタも不揮発性メモリで構成され、
上記状態レジスタは、識別情報として、上記制御レジス
タが初期化されていない状態を表す情報と、上記制御レ
ジスタが初期化されているときの、少なくとも２つの状
態を表す情報とを保持可能であるようにしたものであ
る。
の設定値に応じて複数の動作モードから任意の動作モー
ドを選択できる集積回路において、上記制御レジスタの
設定状態を識別するための識別情報を保持する状態レジ
スタを設け、該レジスタも不揮発性メモリで構成され、
上記状態レジスタは、識別情報として、上記制御レジス
タが初期化されていない状態を表す情報と、上記制御レ
ジスタが初期化されているときの、少なくとも２つの状
態を表す情報とを保持可能であるようにしたものであ
る。
本願第２発明は、制御レジスタを有し、該制御レジスタ
の設定値に応じて複数の動作モードから任意の動作モー
ドを選択できる集積回路において、上記制御レジスタと
して動作可能な不揮発性メモリからなる第１レジスタ
と、上記第１レジスタに代わって動作可能な揮発性メモ
リからなる第２レジスタと、上記第１および第２レジス
タのいずれを動作可能にするかを選択する不揮発性メモ
リからなる第３レジスタとを設けるようにしたものであ
る。
の設定値に応じて複数の動作モードから任意の動作モー
ドを選択できる集積回路において、上記制御レジスタと
して動作可能な不揮発性メモリからなる第１レジスタ
と、上記第１レジスタに代わって動作可能な揮発性メモ
リからなる第２レジスタと、上記第１および第２レジス
タのいずれを動作可能にするかを選択する不揮発性メモ
リからなる第３レジスタとを設けるようにしたものであ
る。
情報処理システムを構成するマイクロコンピュータ周辺
I/OのLSI等では、適用される情報処理システムによっ
て、設定される動作モードが固定されている場合も多
く、このような場合には電源投入時に制御レジスタに設
定すべき値も同じである。本発明は、このような事情に
鑑みてなされたものであり、制御レジスタを不揮発性メ
モリで構成することにより、一旦、制御レジスタに値を
設定すれば、以後、電源投入時等には初期化する必要が
なく、２回目以降の使用時には初期化に要する時間が削
減できる。また、その設定値を変更する必要がなけれ
ば、初期化プログラムは不要となる。
I/OのLSI等では、適用される情報処理システムによっ
て、設定される動作モードが固定されている場合も多
く、このような場合には電源投入時に制御レジスタに設
定すべき値も同じである。本発明は、このような事情に
鑑みてなされたものであり、制御レジスタを不揮発性メ
モリで構成することにより、一旦、制御レジスタに値を
設定すれば、以後、電源投入時等には初期化する必要が
なく、２回目以降の使用時には初期化に要する時間が削
減できる。また、その設定値を変更する必要がなけれ
ば、初期化プログラムは不要となる。
このように、一度初期化された制御レジスタの値が電源
オフ時にも保持される場合、初期化されているか否か、
あるいは複数ある状態のうちのどの状態に初期化された
かを知る必要があるときには、制御レジスタに保持され
ている値を読む必要があるが、制御レジスタの数が多く
なると初期化と同様にプログラムおよび時間を要するこ
とになる。したがって、その設定状態を記憶する状態レ
ジスタを設けることにより、制御レジスタを読むことな
く状態レジスタを参照するだけで設定状態の確認ができ
る。例えば、いまだ初期化されていない第１回目の電源
投入時に、初期化情報を有する状態レジスタを参照して
初期化が必要と判定された場合だけ、制御レジスタの初
期化およびその初期化情報の状態レジスタへの設定を行
ない、２回目以降の電源投入時には、状態レジスタの参
照により初期化が不要であると判定され、２回目以降の
初期化時間が削減される。
オフ時にも保持される場合、初期化されているか否か、
あるいは複数ある状態のうちのどの状態に初期化された
かを知る必要があるときには、制御レジスタに保持され
ている値を読む必要があるが、制御レジスタの数が多く
なると初期化と同様にプログラムおよび時間を要するこ
とになる。したがって、その設定状態を記憶する状態レ
ジスタを設けることにより、制御レジスタを読むことな
く状態レジスタを参照するだけで設定状態の確認ができ
る。例えば、いまだ初期化されていない第１回目の電源
投入時に、初期化情報を有する状態レジスタを参照して
初期化が必要と判定された場合だけ、制御レジスタの初
期化およびその初期化情報の状態レジスタへの設定を行
ない、２回目以降の電源投入時には、状態レジスタの参
照により初期化が不要であると判定され、２回目以降の
初期化時間が削減される。
さらに、一つのシステムにおいて、例えば、アプリケー
シヨンによって、動作モードを変化させる場合、プログ
ラムにより制御レジスタの内容を書換える必要が生じ
る。不揮発性メモリは、現在のところ、揮発性メモリに
比して書込に要する時間が格段に長い。この点に鑑み、
同一の機能を有する、書込速度の速い揮発性の第１レジ
スタと書込速度は遅いが再設定の不要な不揮発性の第２
レジスタとにより制御レジスタを構成し、両レジスタの
選択制御を行なう不揮発性の第３レジスタを設け、動作
モードを固定して用いる場合にはその動作モードを設定
する制御レジスタとして再設定の不要な不揮発性のレジ
スタを選択し、動作モードを変更しながら使用する場合
は、書込速度の速い揮発性のレジスタを選択する。これ
により、初期化の時間を削減し、あるいは動作中の動作
モード変更を短時間に行なうことが可能になる。
シヨンによって、動作モードを変化させる場合、プログ
ラムにより制御レジスタの内容を書換える必要が生じ
る。不揮発性メモリは、現在のところ、揮発性メモリに
比して書込に要する時間が格段に長い。この点に鑑み、
同一の機能を有する、書込速度の速い揮発性の第１レジ
スタと書込速度は遅いが再設定の不要な不揮発性の第２
レジスタとにより制御レジスタを構成し、両レジスタの
選択制御を行なう不揮発性の第３レジスタを設け、動作
モードを固定して用いる場合にはその動作モードを設定
する制御レジスタとして再設定の不要な不揮発性のレジ
スタを選択し、動作モードを変更しながら使用する場合
は、書込速度の速い揮発性のレジスタを選択する。これ
により、初期化の時間を削減し、あるいは動作中の動作
モード変更を短時間に行なうことが可能になる。
以下、図面を参照しながら本発明の実施例について詳細
に説明する。
に説明する。
第１図に、第１の実施例のブロックを示す。
同図において、LSI24は、その本体となる機能論理回路1
8と、この機能論理回路18の動作モードを決定する制御
信号23を出力する不揮発性制御レジスタ２と、選択信号
17により不揮発性制御レジスタ２を選択するデコーダ16
と、内部アドレスバス22、内部データバス21で集積回路
内部に接続され、アドレスバス15、データバス11で外部
に接続されたバスインタフェース12とからなる。機能論
理回路18の入力20は外部から導入され、出力19は外部へ
導出される。
8と、この機能論理回路18の動作モードを決定する制御
信号23を出力する不揮発性制御レジスタ２と、選択信号
17により不揮発性制御レジスタ２を選択するデコーダ16
と、内部アドレスバス22、内部データバス21で集積回路
内部に接続され、アドレスバス15、データバス11で外部
に接続されたバスインタフェース12とからなる。機能論
理回路18の入力20は外部から導入され、出力19は外部へ
導出される。
LSI24の動作モードを設定するための制御レジスタはEPR
OM（Erasable Programmable ROM）やEEPROM（Electric
Erasable Programmable ROM）等の不揮発性のメモリを
用いて構成する。LSI24をシステムに組込む前に、これ
らの制御レジスタ２の内容を設定しておけば、制御レジ
スタ２の初期化が不要となり、初期化のためのプログラ
ムも不要になる。
OM（Erasable Programmable ROM）やEEPROM（Electric
Erasable Programmable ROM）等の不揮発性のメモリを
用いて構成する。LSI24をシステムに組込む前に、これ
らの制御レジスタ２の内容を設定しておけば、制御レジ
スタ２の初期化が不要となり、初期化のためのプログラ
ムも不要になる。
第１図の制御レジスタ２に加えて、初期化した動作モー
ドを識別するための情報を有する状態レジスタを設ける
こともできる。例えば、状態レジスタが１ビットの情報
を保持する場合、初期化実行前の状態を“1"とし、初期
化実行後の状態を“0"と決めておく。第２図のフローチ
ャートに示すように、最初、初期化されていないLSIが
システムに組込まれて、電源が投入される。プログラム
は最初の動作で状態レジスタを参照する。状態レジスタ
の値は“1"であり、初期化が必要であると判断される。
そこで制御レジスタの初期化プログラムが実行され、初
期化が終了し、状態レジスタを“0"に設定した後、アプ
リケーションプログラムを実行し、電源がオフされる。
このシステムが再び電源投入されて、状態レジスタを参
照すると、その値は“0"であるので、初期化のプログラ
ム実行を省略して直ちにアプリケーションプログラムが
実行される。
ドを識別するための情報を有する状態レジスタを設ける
こともできる。例えば、状態レジスタが１ビットの情報
を保持する場合、初期化実行前の状態を“1"とし、初期
化実行後の状態を“0"と決めておく。第２図のフローチ
ャートに示すように、最初、初期化されていないLSIが
システムに組込まれて、電源が投入される。プログラム
は最初の動作で状態レジスタを参照する。状態レジスタ
の値は“1"であり、初期化が必要であると判断される。
そこで制御レジスタの初期化プログラムが実行され、初
期化が終了し、状態レジスタを“0"に設定した後、アプ
リケーションプログラムを実行し、電源がオフされる。
このシステムが再び電源投入されて、状態レジスタを参
照すると、その値は“0"であるので、初期化のプログラ
ム実行を省略して直ちにアプリケーションプログラムが
実行される。
状態レジスタは１ビットとは限らず、例えば、２ビット
で構成されているとすると、11で初期化していないこと
を示し、他の10,01,00の３通りの組合わせに対し、三つ
の初期化モードを対応させることもできる。この構成に
より、LSI内の動作モードに従って３種類のどのモード
に設定されているかを表わすことが可能であり、電源投
入後、初期化してあるか否か、もしくは所望の動作モー
ドに設定されているか否かを判定することができる。
で構成されているとすると、11で初期化していないこと
を示し、他の10,01,00の３通りの組合わせに対し、三つ
の初期化モードを対応させることもできる。この構成に
より、LSI内の動作モードに従って３種類のどのモード
に設定されているかを表わすことが可能であり、電源投
入後、初期化してあるか否か、もしくは所望の動作モー
ドに設定されているか否かを判定することができる。
同図において、制御レジスタは、不揮発性制御レジスタ
２−１〜２−ｎ、揮発性制御レジスタ３−１〜３−ｎか
らなる。不揮発性制御レジスタ２−１〜２−ｎはその制
御部である不揮発性メモリ制御部13-1〜13-nにより制御
される。揮発性制御レジスタ３−１〜３−ｎは、その制
御部である揮発性メモリ制御部14-1〜14-nにより制御さ
れる。不揮発性制御レジスタ２−１〜２−ｎを動作モー
ド制御レジスタとして選択するか、揮発性制御レジスタ
３−１〜３−ｎを選択するかを設定するために、不揮発
性メモリからなる選択レジスタ１が設けられる。信号線
４−１〜４−ｎは、選択レジスタ１の設定値を不揮発性
レジスタ制御部13-1〜13-nと揮発性レジスタ制御部14-1
〜14-nに伝え、インバータ５−１〜５−ｎは、選択レジ
スタの値を揮発性制御部14-1〜14-nに反転して伝える。
２−１〜２−ｎ、揮発性制御レジスタ３−１〜３−ｎか
らなる。不揮発性制御レジスタ２−１〜２−ｎはその制
御部である不揮発性メモリ制御部13-1〜13-nにより制御
される。揮発性制御レジスタ３−１〜３−ｎは、その制
御部である揮発性メモリ制御部14-1〜14-nにより制御さ
れる。不揮発性制御レジスタ２−１〜２−ｎを動作モー
ド制御レジスタとして選択するか、揮発性制御レジスタ
３−１〜３−ｎを選択するかを設定するために、不揮発
性メモリからなる選択レジスタ１が設けられる。信号線
４−１〜４−ｎは、選択レジスタ１の設定値を不揮発性
レジスタ制御部13-1〜13-nと揮発性レジスタ制御部14-1
〜14-nに伝え、インバータ５−１〜５−ｎは、選択レジ
スタの値を揮発性制御部14-1〜14-nに反転して伝える。
このように本実施例は、LSI内部の制御レジスタを、動
作モード等の設定に関し、同一の機能を有する不揮発性
制御レジスタ２−１〜２−ｎと揮発性制御レジスタ３−
１〜３−ｎの対で構成し、不揮発性の選択レジスタ１を
設けたものである。選択レジスタ１のMSBの１ビット
が、“1"であると、選択信号４−１は“1"であるので不
揮発性レジスタ２−１が選択される。MSBより一つ下位
のビットが“0"であると、選択信号４−２は“0"とな
り、インバータ５−２を介して、揮発性制御レジスタ３
−２が選択される（以下、同様）。一般に、揮発性メモ
リの方が、不揮発性メモリより書込速度が速いので、動
作中に、動作モードを変化させて使いたい制御レジスタ
には、揮発性制御レジスタ３−１〜３−ｎを割当て、動
作中に、動作モードを変化させることなく固定のモード
でしか使わない制御レジスタには不揮発性制御レジスタ
２−１〜２−ｎを割当てる。その結果、固定の動作モー
ドで使う機能を制御する制御レジスタの初期化は不要と
なり、動作モードを動作中に変化させて使う機能を制御
する制御レジスタを設定するには、不揮発性レジスタを
設定するよりも速い速度で、設定することが可能にな
る。
作モード等の設定に関し、同一の機能を有する不揮発性
制御レジスタ２−１〜２−ｎと揮発性制御レジスタ３−
１〜３−ｎの対で構成し、不揮発性の選択レジスタ１を
設けたものである。選択レジスタ１のMSBの１ビット
が、“1"であると、選択信号４−１は“1"であるので不
揮発性レジスタ２−１が選択される。MSBより一つ下位
のビットが“0"であると、選択信号４−２は“0"とな
り、インバータ５−２を介して、揮発性制御レジスタ３
−２が選択される（以下、同様）。一般に、揮発性メモ
リの方が、不揮発性メモリより書込速度が速いので、動
作中に、動作モードを変化させて使いたい制御レジスタ
には、揮発性制御レジスタ３−１〜３−ｎを割当て、動
作中に、動作モードを変化させることなく固定のモード
でしか使わない制御レジスタには不揮発性制御レジスタ
２−１〜２−ｎを割当てる。その結果、固定の動作モー
ドで使う機能を制御する制御レジスタの初期化は不要と
なり、動作モードを動作中に変化させて使う機能を制御
する制御レジスタを設定するには、不揮発性レジスタを
設定するよりも速い速度で、設定することが可能にな
る。
第３の実施例については、その主要部分のブロック図で
ある第４図を用いて説明する。
ある第４図を用いて説明する。
同図において、２は不揮発性制御レジスタ、３は揮発性
制御レジスタ、25はリセット信号、６は不揮発性制御レ
ジスタの出力信号とデータバスからの信号を選択するマ
ルチプレクサ、７は通常の書込時に出力される書込信
号、８はリセット信号25と書込信号７の論理和である書
込制御信号、９はマルチプレクサ６の出力であり、揮発
性制御レジスタ３への書込データバス、10は揮発性制御
レジスタからの読出データバス、11は双方向のデータバ
ス、12はバスインターフェースである。なお、レジスタ
類は４ビットで示してある。
制御レジスタ、25はリセット信号、６は不揮発性制御レ
ジスタの出力信号とデータバスからの信号を選択するマ
ルチプレクサ、７は通常の書込時に出力される書込信
号、８はリセット信号25と書込信号７の論理和である書
込制御信号、９はマルチプレクサ６の出力であり、揮発
性制御レジスタ３への書込データバス、10は揮発性制御
レジスタからの読出データバス、11は双方向のデータバ
ス、12はバスインターフェースである。なお、レジスタ
類は４ビットで示してある。
電源が投入される前に、すでに、不揮発性制御レジスタ
２には、初期設定すべき値が書込まれている。電源が投
入されて、リセット信号25がアサートされると不揮発性
制御レジスタ２の内容が出力され、マルチプレクサ６は
図に示す方向のバスを選択し、書込データバス９には、
不揮発性制御レジスタ２に設定された値が出力され、リ
セット信号25に起因する書込制御信号８により、揮発性
制御レジスタ３は、書込データバス９の出力に従って、
内容の設定を行なう。
２には、初期設定すべき値が書込まれている。電源が投
入されて、リセット信号25がアサートされると不揮発性
制御レジスタ２の内容が出力され、マルチプレクサ６は
図に示す方向のバスを選択し、書込データバス９には、
不揮発性制御レジスタ２に設定された値が出力され、リ
セット信号25に起因する書込制御信号８により、揮発性
制御レジスタ３は、書込データバス９の出力に従って、
内容の設定を行なう。
つまり、電源投入直後に、リセット信号25により、あら
かじめ設定してある不揮発性制御レジスタ２の内容が、
揮発性制御レジスタ３に転送される。
かじめ設定してある不揮発性制御レジスタ２の内容が、
揮発性制御レジスタ３に転送される。
従って、電源投入直後の設定値を、あらかじめ対応する
不揮発性レジスタに書込んでおくことにより、揮発性レ
ジスタに自動的に所望の値に設定することが可能とな
り、動作中に設定を変える必要のある制御レジスタにつ
いても、電源投入時の初期化が不要となる。
不揮発性レジスタに書込んでおくことにより、揮発性レ
ジスタに自動的に所望の値に設定することが可能とな
り、動作中に設定を変える必要のある制御レジスタにつ
いても、電源投入時の初期化が不要となる。
また、本実施例によれば、すべての揮発性レジスタの内
容を、電源投入時に自動的に所望の値に設定することが
可能となるので、初期化プログラムは不要となる。
容を、電源投入時に自動的に所望の値に設定することが
可能となるので、初期化プログラムは不要となる。
また、電源投入時、リセット時等に不揮発性レジスタの
内容を揮発性レジスタに転送するようにすることができ
るが、この場合、最初、不揮発性レジスタの初期化を行
うために電源を投入した場合は、不揮発性レジスタ内の
意味のないデータが揮発性レジスタに転送される。そこ
で、不揮発性レジスタの値を所望の値に設定する。この
ようにして一旦、不揮発性レジスタに値を設定した後
は、再度電源投入もしくはリセットを行うことにより所
望の値が揮発性レジスタに設定される。以後、システム
動作中に制御レジスタの値を変更する場合も、書込速度
の速い揮発性レジスタを書換えるだけで動作モードの制
御が可能となる。このことにより、初期化の時間を削減
し、かつ動作中に動作モードを変化させるに要する時間
も増加させることがない。
内容を揮発性レジスタに転送するようにすることができ
るが、この場合、最初、不揮発性レジスタの初期化を行
うために電源を投入した場合は、不揮発性レジスタ内の
意味のないデータが揮発性レジスタに転送される。そこ
で、不揮発性レジスタの値を所望の値に設定する。この
ようにして一旦、不揮発性レジスタに値を設定した後
は、再度電源投入もしくはリセットを行うことにより所
望の値が揮発性レジスタに設定される。以後、システム
動作中に制御レジスタの値を変更する場合も、書込速度
の速い揮発性レジスタを書換えるだけで動作モードの制
御が可能となる。このことにより、初期化の時間を削減
し、かつ動作中に動作モードを変化させるに要する時間
も増加させることがない。
本願第１発明によれば、情報処理システム等に用いられ
るLSIの制御レジスタの初期設定を予め行なうことによ
り、電源投入やリセット時に初期設定を行なう必要がな
く、初期化プログラムが不要になる。したがって、初期
化に要する時間が削減され、システムの応答速度が向上
する。また、工場出荷時にだけ制御レジスタの設定を可
能にしユーザには再設定不可能とすることにより、LSI
の品種を変更可能となり、同一集積回路で他品種のLSI
に対応させることもできる。
るLSIの制御レジスタの初期設定を予め行なうことによ
り、電源投入やリセット時に初期設定を行なう必要がな
く、初期化プログラムが不要になる。したがって、初期
化に要する時間が削減され、システムの応答速度が向上
する。また、工場出荷時にだけ制御レジスタの設定を可
能にしユーザには再設定不可能とすることにより、LSI
の品種を変更可能となり、同一集積回路で他品種のLSI
に対応させることもできる。
さらに、一度初期化された制御レジスタの値が電源オフ
時にも保持される場合、初期化されているか否か、ある
いは複数ある状態のうちのどの状態に初期化されたかを
知る必要があるときには、制御レジスタに保持されてい
る値を読む必要があるが、その設定状態を記憶する状態
レジスタを設けることにより、制御レジスタを読むこと
なく状態レジスタを参照するだけで設定状態の確認がで
きる。したがって、制御レジスタを読むためのプログラ
ムおよび時間が不要となり、制御レジスタの数が多いほ
ど、顕著な効果がある。
時にも保持される場合、初期化されているか否か、ある
いは複数ある状態のうちのどの状態に初期化されたかを
知る必要があるときには、制御レジスタに保持されてい
る値を読む必要があるが、その設定状態を記憶する状態
レジスタを設けることにより、制御レジスタを読むこと
なく状態レジスタを参照するだけで設定状態の確認がで
きる。したがって、制御レジスタを読むためのプログラ
ムおよび時間が不要となり、制御レジスタの数が多いほ
ど、顕著な効果がある。
本願第２発明によれば、動作中に動作モードを変更しな
い制御レジスタについては、不揮発性レジスタを選択す
ることにより初期化の時間を削減し、動作モードを変更
する制御レジスタについては、揮発メモリを選択するこ
とにより動作モード変更を短時間に行なえる。
い制御レジスタについては、不揮発性レジスタを選択す
ることにより初期化の時間を削減し、動作モードを変更
する制御レジスタについては、揮発メモリを選択するこ
とにより動作モード変更を短時間に行なえる。
第１図は本願第１発明の一実施例を示すブロック図、第
２図は状態レジスタを設けた場合のシーケンスを表わす
フローチャート、第３図は本願第２発明の一実施例を示
すブロック図、第４図は本願第３発明の一実施例を表わ
すブロック図である。 １……選択レジスタ、２−ｎ……不揮発性制御レジス
タ、３−ｎ……揮発性制御レジスタ、４−ｎ……選択信
号、５……インバータ、６……マルチプレクサ、８……
書込制御信号、11……データバス、12……バスインタフ
ェース、13……不揮発性レジスタ制御部、14……揮発性
レジスタ制御部、16……デコーダ、17……選択信号、18
……機能論理回路、19……出力信号、20……入力信号、
21……内部アドレスバス、22……内部データバス、23…
…制御信号、24……LSI、25……リセット信号。
２図は状態レジスタを設けた場合のシーケンスを表わす
フローチャート、第３図は本願第２発明の一実施例を示
すブロック図、第４図は本願第３発明の一実施例を表わ
すブロック図である。 １……選択レジスタ、２−ｎ……不揮発性制御レジス
タ、３−ｎ……揮発性制御レジスタ、４−ｎ……選択信
号、５……インバータ、６……マルチプレクサ、８……
書込制御信号、11……データバス、12……バスインタフ
ェース、13……不揮発性レジスタ制御部、14……揮発性
レジスタ制御部、16……デコーダ、17……選択信号、18
……機能論理回路、19……出力信号、20……入力信号、
21……内部アドレスバス、22……内部データバス、23…
…制御信号、24……LSI、25……リセット信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−121435（ＪＰ，Ａ) 特開 昭54−159135（ＪＰ，Ａ) 特開 昭62−171020（ＪＰ，Ａ)
Claims (1)
- 【請求項１】制御レジスタを有し、該制御レジスタの設
定値に応じて複数の動作モードから任意の動作モードを
選択できる集積回路において、 上記制御レジスタは、不揮発性メモリからなり、 上記制御レジスタの設定状態を識別するための識別情報
を保持する不揮発性メモリからなる状態レジスタを設
け、 上記状態レジスタは、識別情報として、上記制御レジス
タが初期化されていない状態を表す第１の状態情報と、
上記制御レジスタが第１の初期化状態に初期化されてい
るときの第２の状態情報と、上記制御レジスタが第２の
初期化状態に初期化されているときの第３の状態情報と
を保持可能である ことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230265A JPH0776896B2 (ja) | 1987-09-14 | 1987-09-14 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230265A JPH0776896B2 (ja) | 1987-09-14 | 1987-09-14 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473409A JPS6473409A (en) | 1989-03-17 |
| JPH0776896B2 true JPH0776896B2 (ja) | 1995-08-16 |
Family
ID=16905093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62230265A Expired - Fee Related JPH0776896B2 (ja) | 1987-09-14 | 1987-09-14 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0776896B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637643A (ja) * | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | Ａｄｍ方式信号処理装置 |
| JP4768504B2 (ja) * | 2006-04-28 | 2011-09-07 | 株式会社東芝 | 不揮発性フラッシュメモリを用いる記憶装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53121435A (en) * | 1977-03-31 | 1978-10-23 | Toshiba Corp | Arithmetic operation control unit |
| JPS54159135A (en) * | 1978-06-06 | 1979-12-15 | Nippon Telegr & Teleph Corp <Ntt> | Sequence control circuit |
| JPS62171020A (ja) * | 1986-01-23 | 1987-07-28 | Nec Ic Microcomput Syst Ltd | マイクロコンピユ−タ |
-
1987
- 1987-09-14 JP JP62230265A patent/JPH0776896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473409A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3511826B1 (en) | System boot code clone | |
| KR100508087B1 (ko) | 낸드 플래시 메모리를 이용한 부트 시스템 및 그 방법 | |
| JP4819301B2 (ja) | Ｎａｎｄフラッシュメモリを利用したブートシステム及びその方法 | |
| US5600597A (en) | Register protection structure for FPGA | |
| US6772276B2 (en) | Flash memory command abstraction | |
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| JPH04233825A (ja) | プログラマブル論理装置、この装置で使用する回路ブロック、及び前記装置への入力が論理機能で使用されるかどうかを決定する方法 | |
| US5987581A (en) | Configurable address line inverter for remapping memory | |
| JPH11509950A (ja) | Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法 | |
| TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
| US6925558B2 (en) | System and method for selecting and loading configuration data into a register through the use of a first and second reset signal | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| JP2003140963A (ja) | 半導体記憶システム | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| US5093909A (en) | Single-chip microcomputer including an eprom capable of accommodating different memory capacities by address boundary discrimination | |
| US7200743B1 (en) | Simultaneous initialization of a plurality of memory elements from among a plurality of initialization values | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH0776896B2 (ja) | 集積回路 | |
| JP3635996B2 (ja) | 情報処理システム | |
| JPH086809A (ja) | フィールドプログラマブルゲートアレイ | |
| US5347641A (en) | Page register with a don't care function | |
| US20040078664A1 (en) | Information processing unit selecting one of reset vector addresses | |
| US6275420B1 (en) | Semiconductor device having memory cell part and transfer circuit | |
| JP2552316B2 (ja) | Ｃｍｏｓ半導体集積回路 | |
| JPH11353153A (ja) | レジスタ設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |