JPH11353153A - レジスタ設定回路 - Google Patents
レジスタ設定回路Info
- Publication number
- JPH11353153A JPH11353153A JP15777498A JP15777498A JPH11353153A JP H11353153 A JPH11353153 A JP H11353153A JP 15777498 A JP15777498 A JP 15777498A JP 15777498 A JP15777498 A JP 15777498A JP H11353153 A JPH11353153 A JP H11353153A
- Authority
- JP
- Japan
- Prior art keywords
- register
- initial value
- setting
- program code
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 コストアップを招くことなく、レジスタの初
期値の変更を容易に行うことができ、しかもシステムと
しての処理能力の低下をも防止することができるレジス
タ設定回路を提供する。 【解決手段】 不揮発性メモリ６Ａのレジスタ設定領域
１０１に格納されている設定値を読出し、設定制御回路
５Ａによりレジスタ７の初期値の変更をダイレクトに行
うようにしている。また、レジスタ７の初期値を変更す
る場合、不揮発性メモリ６Ａのレジスタ設定領域１０１
の設定値を読出すだけとし、しかも例えば電源投入時等
における初期動作においてもレジスタ７に変更後の初期
値を保持させるようにし、レジスタ７の初期値の変更時
における不揮発性メモリ６Ａに対するプログラムコード
の書込み処理に要する時間を不要としている。
期値の変更を容易に行うことができ、しかもシステムと
しての処理能力の低下をも防止することができるレジス
タ設定回路を提供する。 【解決手段】 不揮発性メモリ６Ａのレジスタ設定領域
１０１に格納されている設定値を読出し、設定制御回路
５Ａによりレジスタ７の初期値の変更をダイレクトに行
うようにしている。また、レジスタ７の初期値を変更す
る場合、不揮発性メモリ６Ａのレジスタ設定領域１０１
の設定値を読出すだけとし、しかも例えば電源投入時等
における初期動作においてもレジスタ７に変更後の初期
値を保持させるようにし、レジスタ７の初期値の変更時
における不揮発性メモリ６Ａに対するプログラムコード
の書込み処理に要する時間を不要としている。
Description
【０００１】
【発明の属する技術分野】この発明は、特定用途向けの
集積回路であるＡＳｌＣ（Application specificintegr
ated circuit ）におけるレジスタの初期値を設定する
レジスタ設定回路に関し、特に、不揮発性メモリにレジ
スタの設定値を格納しておき、その設定値に応じてレジ
スタの初期値を変更可能としたレジスタ設定回路に関す
る。
集積回路であるＡＳｌＣ（Application specificintegr
ated circuit ）におけるレジスタの初期値を設定する
レジスタ設定回路に関し、特に、不揮発性メモリにレジ
スタの設定値を格納しておき、その設定値に応じてレジ
スタの初期値を変更可能としたレジスタ設定回路に関す
る。
【０００２】
【従来の技術】特定用途向けの集積回路であるＡＳｌＣ
（Application specific integratedcircuit ）におけ
るレジスタを備えた回路としては、例えば、図４に示す
ものが知られている。
（Application specific integratedcircuit ）におけ
るレジスタを備えた回路としては、例えば、図４に示す
ものが知られている。
【０００３】これは、回路全体を制御するためのＣＰＵ
（中央演算処理装置）１と、ＣＰＵ１の介在なしで高速
にデータ転送を行うためのＤＭＡＣ（Direct Memory Ac
cessController ）２と、ＣＰＵ１あるいはＤＭＡＣ２
からのアドレスを含む制御信号１１，１２を選択して、
この選択信号に応じたアドレスを含む制御信号１４，１
５を出力するマルチプレクサ（ＭＰＸ）３と、例えばＥ
ＥＰＲＯＭ（electrically erasable programmable rea
d only memory ）からなりＣＰＵ１を制御するプログラ
ムコードを格納する不揮発性メモリ６と、マルチブレク
サ（ＭＰＸ）３から出力されたアドレスを含む制御信号
１５から不揮発性メモリ６及びレジスタ７へのメモリ選
択信号１６及びイネーブル信号１７を作成して出力する
デコーダ（ＤＥＣ）４と、デコーダ（ＤＥＣ）４からの
イネーブル信号１７に応じてレジスタ書込み信号１８を
出力するデータ書込み回路５と、リセット端子１９及び
セット端子２０を有し、データ書込み回路５からのレジ
スタ書込み信号１８に応じてデータバス１３上のデータ
を保持し、レジスタ出力２１によって制御回路９を動作
させるレジスタ７とを備えたものである。
（中央演算処理装置）１と、ＣＰＵ１の介在なしで高速
にデータ転送を行うためのＤＭＡＣ（Direct Memory Ac
cessController ）２と、ＣＰＵ１あるいはＤＭＡＣ２
からのアドレスを含む制御信号１１，１２を選択して、
この選択信号に応じたアドレスを含む制御信号１４，１
５を出力するマルチプレクサ（ＭＰＸ）３と、例えばＥ
ＥＰＲＯＭ（electrically erasable programmable rea
d only memory ）からなりＣＰＵ１を制御するプログラ
ムコードを格納する不揮発性メモリ６と、マルチブレク
サ（ＭＰＸ）３から出力されたアドレスを含む制御信号
１５から不揮発性メモリ６及びレジスタ７へのメモリ選
択信号１６及びイネーブル信号１７を作成して出力する
デコーダ（ＤＥＣ）４と、デコーダ（ＤＥＣ）４からの
イネーブル信号１７に応じてレジスタ書込み信号１８を
出力するデータ書込み回路５と、リセット端子１９及び
セット端子２０を有し、データ書込み回路５からのレジ
スタ書込み信号１８に応じてデータバス１３上のデータ
を保持し、レジスタ出力２１によって制御回路９を動作
させるレジスタ７とを備えたものである。
【０００４】このような回路構成では、例えば電源投入
時等において、初期化信号（Ｒ）２２がアクティブにな
ると、初期化信号（Ｒ）２２を受けたＣＰＵ１、ＤＭＡ
Ｃ２、レジスタ７は強制的に初期化されるとともに、初
期化信号（Ｒ）２２がアクティブで無くなり、ＣＰＵ
１、ＤＭＡＣ２、レジスタ７の初期化が終了すると、ク
ロック（ＣＫ）１０を受けたＣＰＵ１、ＤＭＡＣ２、レ
ジスタ７が初期動作を開始する。
時等において、初期化信号（Ｒ）２２がアクティブにな
ると、初期化信号（Ｒ）２２を受けたＣＰＵ１、ＤＭＡ
Ｃ２、レジスタ７は強制的に初期化されるとともに、初
期化信号（Ｒ）２２がアクティブで無くなり、ＣＰＵ
１、ＤＭＡＣ２、レジスタ７の初期化が終了すると、ク
ロック（ＣＫ）１０を受けたＣＰＵ１、ＤＭＡＣ２、レ
ジスタ７が初期動作を開始する。
【０００５】ここで、レジスタ７における初期化は、リ
セット端子１９に取込まれる初期化信号（Ｒ）２２がア
クティブとなることで、レジスタ出力２１が“０”とさ
れることであり、その後の初期動作はセット端子２０に
取込まれる電源（ロジック的に“１”）８からの電圧に
応じてレジスタ７の初期値が設定される。
セット端子１９に取込まれる初期化信号（Ｒ）２２がア
クティブとなることで、レジスタ出力２１が“０”とさ
れることであり、その後の初期動作はセット端子２０に
取込まれる電源（ロジック的に“１”）８からの電圧に
応じてレジスタ７の初期値が設定される。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のレジスタを備えた回路では、レジスタ７にリセット
端子１９及びセット端子２０を設けることで、例えばＣ
ＰＵ１による不揮発性メモリ６のプログラムコードに応
じたレジスタ７の初期設定が省かれ、レジスタ７の初期
動作が早められるものであるが、レジスタ７の初期値の
設定を変更しようとする場合、リセット端子１９を電源
（ロジック的に“１”）８に接続し、セット端子２０を
初期化信号（Ｒ）２２に接続し直すという回路変更が必
要となる。
来のレジスタを備えた回路では、レジスタ７にリセット
端子１９及びセット端子２０を設けることで、例えばＣ
ＰＵ１による不揮発性メモリ６のプログラムコードに応
じたレジスタ７の初期設定が省かれ、レジスタ７の初期
動作が早められるものであるが、レジスタ７の初期値の
設定を変更しようとする場合、リセット端子１９を電源
（ロジック的に“１”）８に接続し、セット端子２０を
初期化信号（Ｒ）２２に接続し直すという回路変更が必
要となる。
【０００７】この場合、製造工程の最終段階で、特定の
機能に合うようにゲートを接続するための層が追加され
ることで完成されるＡＳＩＣ等のＬＳＩ（Large scale
integration ）では、このＬＳＩの完成後に上述した回
路変更を行うことは、多くの時間と費用とを必要とする
ため、低コスト化を図る上で妨げとなる。
機能に合うようにゲートを接続するための層が追加され
ることで完成されるＡＳＩＣ等のＬＳＩ（Large scale
integration ）では、このＬＳＩの完成後に上述した回
路変更を行うことは、多くの時間と費用とを必要とする
ため、低コスト化を図る上で妨げとなる。
【０００８】一方、このような回路変更を行うことなし
に、レジスタ７の出力値を変更する方法がある。これ
は、レジスタ７の初期動作終了後に、ＣＰＵ１で読取ら
れる不揮発性メモリ６のプログラムコードを変更させる
ことで、例えば電源投入時等における初期動作において
設定されるレジスタの初期値を変更するものである。
に、レジスタ７の出力値を変更する方法がある。これ
は、レジスタ７の初期動作終了後に、ＣＰＵ１で読取ら
れる不揮発性メモリ６のプログラムコードを変更させる
ことで、例えば電源投入時等における初期動作において
設定されるレジスタの初期値を変更するものである。
【０００９】ところが、このような方法では、例えば電
源投入時等における初期動作において、レジスタ７の初
期値が予め定められている値に設定されるため、レジス
タ７の出力値の変更を行う場合、その都度、不揮発性メ
モリ６のプログラムコードを変更させる必要がある。
源投入時等における初期動作において、レジスタ７の初
期値が予め定められている値に設定されるため、レジス
タ７の出力値の変更を行う場合、その都度、不揮発性メ
モリ６のプログラムコードを変更させる必要がある。
【００１０】また、このような方法では、不揮発性メモ
リ６にレジスタ７の出力値を変更させたときのプログラ
ムコードを格納する必要があるため、レジスタ７の出力
値の変更に応じて不揮発性メモリ６内のプログラムコー
ドの格納領域が増える。しかもこの場合、不揮発性メモ
リ６に対するプログラムコードの書込み処理が加えられ
るため、システムとしての処理能力の低下を招くおそれ
がある。
リ６にレジスタ７の出力値を変更させたときのプログラ
ムコードを格納する必要があるため、レジスタ７の出力
値の変更に応じて不揮発性メモリ６内のプログラムコー
ドの格納領域が増える。しかもこの場合、不揮発性メモ
リ６に対するプログラムコードの書込み処理が加えられ
るため、システムとしての処理能力の低下を招くおそれ
がある。
【００１１】この発明は、このような従来の問題点を解
決するためになされたもので、コストアップを招くこと
なく、レジスタの初期値の変更を容易に行うことがで
き、しかもシステムとしての処理能力の低下をも防止す
ることができるレジスタ設定回路を提供することを目的
としている。
決するためになされたもので、コストアップを招くこと
なく、レジスタの初期値の変更を容易に行うことがで
き、しかもシステムとしての処理能力の低下をも防止す
ることができるレジスタ設定回路を提供することを目的
としている。
【００１２】
【課題を解決するための手段】上述した課題を解決する
ため、この発明は、初期値を保持するレジスタと、この
レジスタの初期値を変更するためのプログラムコードを
格納するプログラムコード格納領域及び前記レジスタの
初期値を変えるための設定値を格納するレジスタ設定領
域を有した不揮発性メモリと、前記プログラムコード格
納領域のプログラムコードに基づき、前記レジスタ設定
領域から読出された設定値に応じて前記レジスタの初期
値をダイレクトに変更設定する設定制御回路とを備えた
ものである。
ため、この発明は、初期値を保持するレジスタと、この
レジスタの初期値を変更するためのプログラムコードを
格納するプログラムコード格納領域及び前記レジスタの
初期値を変えるための設定値を格納するレジスタ設定領
域を有した不揮発性メモリと、前記プログラムコード格
納領域のプログラムコードに基づき、前記レジスタ設定
領域から読出された設定値に応じて前記レジスタの初期
値をダイレクトに変更設定する設定制御回路とを備えた
ものである。
【００１３】この発明では、不揮発性メモリに設けられ
ているプログラムコード格納領域は、ＣＰＵ（中央演算
処理装置）の動作を制御するためのプログラムコードを
格納する部分であり、レジスタ設定領域はレジスタの初
期値を変えるための設定値を格納する部分である。ま
た、プログラムコード格納領域には、レジスタ設定領域
に格納されている設定値に応じて、レジスタの初期値を
変えるためのプログラムコードが予め格納されている。
ているプログラムコード格納領域は、ＣＰＵ（中央演算
処理装置）の動作を制御するためのプログラムコードを
格納する部分であり、レジスタ設定領域はレジスタの初
期値を変えるための設定値を格納する部分である。ま
た、プログラムコード格納領域には、レジスタ設定領域
に格納されている設定値に応じて、レジスタの初期値を
変えるためのプログラムコードが予め格納されている。
【００１４】不揮発性メモリは、例えばＥＥＰＲＯＭの
ように、再プログラムが可能なメモリを用いることがで
きるため、プログラムコード格納領域内のプログラムコ
ードの変更や、レジスタ設定領域内のレジスタの設定値
の変更も可能となっている。ここで、レジスタの初期値
を変えるための設定値は、アドレスに対応させて複数格
納することもできる。
ように、再プログラムが可能なメモリを用いることがで
きるため、プログラムコード格納領域内のプログラムコ
ードの変更や、レジスタ設定領域内のレジスタの設定値
の変更も可能となっている。ここで、レジスタの初期値
を変えるための設定値は、アドレスに対応させて複数格
納することもできる。
【００１５】このような構成によれば、レジスタの初期
値の変更は、例えばＣＰＵから不揮発性メモリのレジス
タ設定領域の設定値のアドレスを含む制御信号が出力さ
れて、そのアドレスに応じた設定値が読出されたとき
に、レジスタの初期値が設定制御回路によりダイレクト
に変更されるため、従来のようなレジスタのセット端子
及びリセット端子の接続のやり直しによる回路変更が不
要となる。
値の変更は、例えばＣＰＵから不揮発性メモリのレジス
タ設定領域の設定値のアドレスを含む制御信号が出力さ
れて、そのアドレスに応じた設定値が読出されたとき
に、レジスタの初期値が設定制御回路によりダイレクト
に変更されるため、従来のようなレジスタのセット端子
及びリセット端子の接続のやり直しによる回路変更が不
要となる。
【００１６】また、レジスタの初期値を変更する場合、
不揮発性メモリのプログラムコード格納領域の変更すべ
きレジスタの設定値に対応するプログラムコードと、レ
ジスタ設定領域の設定値とを読出すだけでよいため、従
来の回路変更を行うことなく、レジスタの出力値を変更
する方法のように、不揮発性メモリにレジスタの出力値
を変更させたときのプログラムコードを格納する必要が
ないため、レジスタの初期値の変更に応じて不揮発性メ
モリ内のプログラムコードの格納領域の増加を抑えるこ
とができる。しかも、レジスタの初期値の変更時におけ
る不揮発性メモリに対するプログラムコードの書込み処
理が不要となるため、システムとしての処理能力の低下
を抑えることができる。
不揮発性メモリのプログラムコード格納領域の変更すべ
きレジスタの設定値に対応するプログラムコードと、レ
ジスタ設定領域の設定値とを読出すだけでよいため、従
来の回路変更を行うことなく、レジスタの出力値を変更
する方法のように、不揮発性メモリにレジスタの出力値
を変更させたときのプログラムコードを格納する必要が
ないため、レジスタの初期値の変更に応じて不揮発性メ
モリ内のプログラムコードの格納領域の増加を抑えるこ
とができる。しかも、レジスタの初期値の変更時におけ
る不揮発性メモリに対するプログラムコードの書込み処
理が不要となるため、システムとしての処理能力の低下
を抑えることができる。
【００１７】また、設定制御回路におけるレジスタの初
期値の変更は、上述したように、例えばＣＰＵからの不
揮発性メモリのレジスタ設定領域の設定値のアドレスを
含む制御信号が出力されることで行われるが、ＤＭＡＣ
（Direct Memory Access Controller ）を用いてレジス
タの初期値の変更を行うこともできる。この場合、ＣＰ
Ｕ（中央演算処理装置）におけるプログラム処理が不要
となるため、レジスタの初期値の変更を短時間で行うこ
とが可能となり、処理能力の低下をさらに抑えることが
できる。
期値の変更は、上述したように、例えばＣＰＵからの不
揮発性メモリのレジスタ設定領域の設定値のアドレスを
含む制御信号が出力されることで行われるが、ＤＭＡＣ
（Direct Memory Access Controller ）を用いてレジス
タの初期値の変更を行うこともできる。この場合、ＣＰ
Ｕ（中央演算処理装置）におけるプログラム処理が不要
となるため、レジスタの初期値の変更を短時間で行うこ
とが可能となり、処理能力の低下をさらに抑えることが
できる。
【００１８】さらに、不揮発性メモリのレジスタ設定領
域の初期値の読出しが行われない限り、レジスタの初期
値の変更は行われないため、初期化信号がアクティブに
なりＣＰＵ等が初期化されるという状況が繰返されて
も、レジスタには変更された初期値を保持させることが
できる。
域の初期値の読出しが行われない限り、レジスタの初期
値の変更は行われないため、初期化信号がアクティブに
なりＣＰＵ等が初期化されるという状況が繰返されて
も、レジスタには変更された初期値を保持させることが
できる。
【００１９】また、レジスタには、初期化直後の初期値
が保持されることにより、一度設定を行い今後設定変更
がいらないレジスタにおいては、対応するレジスタ設定
領域を読出さないという制御コードを不揮発性メモリの
プログラムコード格納領域に書込んでおくことでも、レ
ジスタの設定処理が削除され、システム全体としての処
理能力の低下を抑えることができる。
が保持されることにより、一度設定を行い今後設定変更
がいらないレジスタにおいては、対応するレジスタ設定
領域を読出さないという制御コードを不揮発性メモリの
プログラムコード格納領域に書込んでおくことでも、レ
ジスタの設定処理が削除され、システム全体としての処
理能力の低下を抑えることができる。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態を図
面を用いて説明する。なお、以下に説明する実施の形態
において、従来例を示した図４と共通する部分には同一
符号を付すものとする。
面を用いて説明する。なお、以下に説明する実施の形態
において、従来例を示した図４と共通する部分には同一
符号を付すものとする。
【００２１】図１は、この発明のレジスタ設定回路の一
実施の形態を示すブロック図、図２は、図１の不揮発性
メモリの記憶領域を示す概念図、図３は、図１のレジス
タの初期値の変更方法を説明するためのタイミングチャ
ートである。
実施の形態を示すブロック図、図２は、図１の不揮発性
メモリの記憶領域を示す概念図、図３は、図１のレジス
タの初期値の変更方法を説明するためのタイミングチャ
ートである。
【００２２】図１に示すこの実施の形態のレジスタ設定
回路は、不揮発性メモリ６Ａにレジスタ７の設定値が予
め格納されている点と、設定制御回路５Ａによってレジ
スタ７のリセット端子１９及びセット端子２０が制御さ
れ、不揮発性メモリ６Ａから読出された設定値に応じて
レジスタ７の初期値がダイレクトに変更される点で、図
４に示した従来のレジスタを備えた回路と相違してい
る。
回路は、不揮発性メモリ６Ａにレジスタ７の設定値が予
め格納されている点と、設定制御回路５Ａによってレジ
スタ７のリセット端子１９及びセット端子２０が制御さ
れ、不揮発性メモリ６Ａから読出された設定値に応じて
レジスタ７の初期値がダイレクトに変更される点で、図
４に示した従来のレジスタを備えた回路と相違してい
る。
【００２３】すなわち、図１において、レジスタ設定回
路は、レジスタ出力２１によって制御回路９を動作させ
るレジスタ７と、このレジスタ７の初期値を変更するた
めのプログラムコードを格納する後述のプログラムコー
ド格納領域１００及びレジスタ７の初期値を変えるため
の設定値を格納する後述のレジスタ設定領域１０１を有
した不揮発性メモリ６Ａと、プログラムコード格納領域
１００のプログラムコードに基づき、レジスタ設定領域
１０１から読出された設定値に応じてレジスタ７の初期
値をダイレクトに変更設定する設定制御回路５Ａとを備
えている。
路は、レジスタ出力２１によって制御回路９を動作させ
るレジスタ７と、このレジスタ７の初期値を変更するた
めのプログラムコードを格納する後述のプログラムコー
ド格納領域１００及びレジスタ７の初期値を変えるため
の設定値を格納する後述のレジスタ設定領域１０１を有
した不揮発性メモリ６Ａと、プログラムコード格納領域
１００のプログラムコードに基づき、レジスタ設定領域
１０１から読出された設定値に応じてレジスタ７の初期
値をダイレクトに変更設定する設定制御回路５Ａとを備
えている。
【００２４】設定制御回路５Ａは、レジスタ７のリセッ
ト端子１９及びセット端子２０をダイレクトに制御する
ことで、レジスタ７の初期値をダイレクトに変更するも
のである。すなわち、まずデコーダ（ＤＥＣ）４からの
イネーブル信号１７を受けると、レジスタ７のリセット
端子１９にレジスタリセット信号２４を与えてレジスタ
７の初期化を行い、次いで不揮発性メモリ６Ａから読出
されたデータバス１３上の設定値に基づき、レジスタ７
のセット端子２０にレジスタセット信号２３を与え、レ
ジスタ７の初期値を設定する。また、レジスタ７におけ
る保持データの幅は、例えば８ビットとしている。
ト端子１９及びセット端子２０をダイレクトに制御する
ことで、レジスタ７の初期値をダイレクトに変更するも
のである。すなわち、まずデコーダ（ＤＥＣ）４からの
イネーブル信号１７を受けると、レジスタ７のリセット
端子１９にレジスタリセット信号２４を与えてレジスタ
７の初期化を行い、次いで不揮発性メモリ６Ａから読出
されたデータバス１３上の設定値に基づき、レジスタ７
のセット端子２０にレジスタセット信号２３を与え、レ
ジスタ７の初期値を設定する。また、レジスタ７におけ
る保持データの幅は、例えば８ビットとしている。
【００２５】この回路構成では、初期化信号（Ｒ）２２
がアクティブになると、初期化信号（Ｒ）２２を受けた
ＣＰＵ１、ＤＭＡＣ２は強制的に初期化されるととも
に、初期化信号（Ｒ）２２がアクティブで無くなり、Ｃ
ＰＵ１、ＤＭＡＣ２の初期化が終了すると、クロック
（ＣＫ）１０を受けたＣＰＵ１、ＤＭＡＣ２が初期動作
を開始する。
がアクティブになると、初期化信号（Ｒ）２２を受けた
ＣＰＵ１、ＤＭＡＣ２は強制的に初期化されるととも
に、初期化信号（Ｒ）２２がアクティブで無くなり、Ｃ
ＰＵ１、ＤＭＡＣ２の初期化が終了すると、クロック
（ＣＫ）１０を受けたＣＰＵ１、ＤＭＡＣ２が初期動作
を開始する。
【００２６】また、図１において、ＣＰＵ（中央演算処
理装置）１は、回路全体を制御するための機能を有し、
ＤＭＡＣ（Direct Memory Access Controller ）２は、
ＣＰＵ１の介在なしで高速にデータ転送を行うための機
能を有している。
理装置）１は、回路全体を制御するための機能を有し、
ＤＭＡＣ（Direct Memory Access Controller ）２は、
ＣＰＵ１の介在なしで高速にデータ転送を行うための機
能を有している。
【００２７】マルチプレクサ（ＭＰＸ）３は、ＣＰＵ１
あるいはＤＭＡＣ２からのアドレスを含む制御信号１
１，１２を選択して、この選択信号に応じたアドレスを
含む制御信号１４，１５を出力する。
あるいはＤＭＡＣ２からのアドレスを含む制御信号１
１，１２を選択して、この選択信号に応じたアドレスを
含む制御信号１４，１５を出力する。
【００２８】デコーダ（ＤＥＣ）４は、マルチプレクサ
（ＭＰＸ）３から出力されたアドレスを含む制御信号１
５から不揮発性メモリ６Ａ及びレジスタ７へのメモリ選
択信号１６及びイネーブル信号１７を作成して出力す
る。
（ＭＰＸ）３から出力されたアドレスを含む制御信号１
５から不揮発性メモリ６Ａ及びレジスタ７へのメモリ選
択信号１６及びイネーブル信号１７を作成して出力す
る。
【００２９】不揮発性メモリ６Ａの記憶領域は、例えば
図２に示す通りである。同図は、不揮発性メモリ６Ａの
全記憶領域を、例えば２５６Ｋバイトとし、１アドレス
の格納できるデータ幅を８ビットとした一例を示してい
る。すなわち、全メモリ領域のうち、下位のＹＫバイト
をプログラムコード格納領域１００とし、残りのＺＫバ
イトをレジスタ７の初期値を変えるための設定値を格納
するレジスタ設定領域１０１としている。
図２に示す通りである。同図は、不揮発性メモリ６Ａの
全記憶領域を、例えば２５６Ｋバイトとし、１アドレス
の格納できるデータ幅を８ビットとした一例を示してい
る。すなわち、全メモリ領域のうち、下位のＹＫバイト
をプログラムコード格納領域１００とし、残りのＺＫバ
イトをレジスタ７の初期値を変えるための設定値を格納
するレジスタ設定領域１０１としている。
【００３０】プログラムコード格納領域１００には、ア
ドレス（０００００ｈ〜ＸＸＸＸＸｈ）に対応させてＣ
ＰＵ１の動作を制御（レジスタ７の初期値を変更するた
めの制御プログラムを含む）するプログラムコードが書
込まれている。レジスタ設定領域１０１には、アドレス
（ＹＹＹＹＹｈ〜ＦＦＦＦＦｈ）に対応させてレジスタ
７の初期値を設定する複数の設定値が格納されている。
ちなみに、不揮発性メモリ６Ａは、上述したように、Ｅ
ＥＰＲＯＭ等のメモリとされているため、プログラムコ
ード格納領域１００及びレジスタ設定領域１０１内のプ
ログラムコード及び設定値の書換えが可能となってい
る。
ドレス（０００００ｈ〜ＸＸＸＸＸｈ）に対応させてＣ
ＰＵ１の動作を制御（レジスタ７の初期値を変更するた
めの制御プログラムを含む）するプログラムコードが書
込まれている。レジスタ設定領域１０１には、アドレス
（ＹＹＹＹＹｈ〜ＦＦＦＦＦｈ）に対応させてレジスタ
７の初期値を設定する複数の設定値が格納されている。
ちなみに、不揮発性メモリ６Ａは、上述したように、Ｅ
ＥＰＲＯＭ等のメモリとされているため、プログラムコ
ード格納領域１００及びレジスタ設定領域１０１内のプ
ログラムコード及び設定値の書換えが可能となってい
る。
【００３１】そして、初期化信号（Ｒ）２２をアクティ
ブにしてＣＰＵ１、ＤＭＡＣ２及びマルチプレクサ（Ｍ
ＰＸ）３を初期化し、初期化終了後、クロック（ＣＫ）
１０を受けてＣＰＵ１が動作し、プログラムが先頭アド
レス（０００００ｈ）から実行され回路全体が動作する
ようになっている。
ブにしてＣＰＵ１、ＤＭＡＣ２及びマルチプレクサ（Ｍ
ＰＸ）３を初期化し、初期化終了後、クロック（ＣＫ）
１０を受けてＣＰＵ１が動作し、プログラムが先頭アド
レス（０００００ｈ）から実行され回路全体が動作する
ようになっている。
【００３２】次に、レジスタ７の初期値の設定方法を、
図３を用いて説明する。同図において、（ＡＤＲ）は、
マルチプレクサ（ＭＰＸ）３から不揮発性メモリ６Ａに
出力されるメモリアドレス信号１４であり、このメモリ
アドレス信号１４を元に不揮発性メモリ６Ａのレジスタ
設定領域１０１内のレジスタ７の設定値を格納している
アドレスが指定される。
図３を用いて説明する。同図において、（ＡＤＲ）は、
マルチプレクサ（ＭＰＸ）３から不揮発性メモリ６Ａに
出力されるメモリアドレス信号１４であり、このメモリ
アドレス信号１４を元に不揮発性メモリ６Ａのレジスタ
設定領域１０１内のレジスタ７の設定値を格納している
アドレスが指定される。
【００３３】（ＤＢ）は、データバス１３上に出力され
る不揮発性メモリ６Ａのレジスタ設定領域１０１から読
出されたレジスタ７の設定値を示すデータである。（Ｒ
Ｂ，ＣＥＢ）は、デコーダ（ＤＥＣ）４から不揮発性メ
モリ６Ａに出力されるメモリ選択信号１６であり、メモ
リアドレス信号１４とともに出力される。（ＲＣＥＢ）
は、デコーダ（ＤＥＣ）４から設定制御回路５Ａに出力
されるレジスタ７のイネーブル信号１７であり、このイ
ネーブル信号１７が出力されると、設定制御回路５Ａに
よってレジスト７の初期値が設定される。
る不揮発性メモリ６Ａのレジスタ設定領域１０１から読
出されたレジスタ７の設定値を示すデータである。（Ｒ
Ｂ，ＣＥＢ）は、デコーダ（ＤＥＣ）４から不揮発性メ
モリ６Ａに出力されるメモリ選択信号１６であり、メモ
リアドレス信号１４とともに出力される。（ＲＣＥＢ）
は、デコーダ（ＤＥＣ）４から設定制御回路５Ａに出力
されるレジスタ７のイネーブル信号１７であり、このイ
ネーブル信号１７が出力されると、設定制御回路５Ａに
よってレジスト７の初期値が設定される。
【００３４】（ＲＲＢ）は、設定制御回路５Ａからレジ
スタ７のリセット端子１９に出力されるレジスタリセッ
ト信号２４であり、（ＲＳＢ）は、設定制御回路５Ａか
らレジスタ７のセット端子２０に出力されるレジスタセ
ット信号２３である。これらレジスタリセット信号２４
及びレジスタセット信号２３がそれぞれリセット端子１
９及びセット端子２０に出力されることにより、設定制
御回路５Ａによってレジスタ７の初期値の変更がダイレ
クトに行われるため、従来のように、リセット端子１９
及びセット端子２０の接続のし直しが不要となる。
スタ７のリセット端子１９に出力されるレジスタリセッ
ト信号２４であり、（ＲＳＢ）は、設定制御回路５Ａか
らレジスタ７のセット端子２０に出力されるレジスタセ
ット信号２３である。これらレジスタリセット信号２４
及びレジスタセット信号２３がそれぞれリセット端子１
９及びセット端子２０に出力されることにより、設定制
御回路５Ａによってレジスタ７の初期値の変更がダイレ
クトに行われるため、従来のように、リセット端子１９
及びセット端子２０の接続のし直しが不要となる。
【００３５】なお、以上の（ＤＢ），（ＲＢ，ＣＥ
Ｂ），（ＲＣＥＢ），（ＲＲＢ），（ＲＳＢ）における
（Ｂ）は、（Ｄ），（Ｒ），（ＣＥ），（ＲＣＥ），
（ＲＲ），（ＲＳ）の否定を意味するバーを示すもので
ある。
Ｂ），（ＲＣＥＢ），（ＲＲＢ），（ＲＳＢ）における
（Ｂ）は、（Ｄ），（Ｒ），（ＣＥ），（ＲＣＥ），
（ＲＲ），（ＲＳ）の否定を意味するバーを示すもので
ある。
【００３６】そしてまず、初期化信号（Ｒ）２２をアク
ティブにしてＣＰＵ１、ＤＭＡＣ２及びマルチプレクサ
（ＭＰＸ）３を初期化し、初期化終了後、クロック（Ｃ
Ｋ）１０を受けてＣＰＵ１が動作し、プログラムが先頭
アドレス（０００００ｈ）から実行され回路全体が動作
する。
ティブにしてＣＰＵ１、ＤＭＡＣ２及びマルチプレクサ
（ＭＰＸ）３を初期化し、初期化終了後、クロック（Ｃ
Ｋ）１０を受けてＣＰＵ１が動作し、プログラムが先頭
アドレス（０００００ｈ）から実行され回路全体が動作
する。
【００３７】この状態では、レジスタ７の初期値が先に
設定された値となっている。ここで、レジスタ７の初期
値を、不揮発性メモリ６Ａの例えばアドレス（ＹＹＹＹ
Ｙｈ）の設定値に変更する場合、ＣＰＵ１からアドレス
（ＹＹＹＹＹｈ）を含む制御信号１１が出力される。こ
の制御信号１１が出力されると、マルチプレクサ（ＭＰ
Ｘ）３からアドレス（ＹＹＹＹＹｈ）を含むメモリアド
レス信号（ＡＤＲ）１４と、アドレス（ＹＹＹＹＹｈ）
を含む制御信号１５とが出力される。
設定された値となっている。ここで、レジスタ７の初期
値を、不揮発性メモリ６Ａの例えばアドレス（ＹＹＹＹ
Ｙｈ）の設定値に変更する場合、ＣＰＵ１からアドレス
（ＹＹＹＹＹｈ）を含む制御信号１１が出力される。こ
の制御信号１１が出力されると、マルチプレクサ（ＭＰ
Ｘ）３からアドレス（ＹＹＹＹＹｈ）を含むメモリアド
レス信号（ＡＤＲ）１４と、アドレス（ＹＹＹＹＹｈ）
を含む制御信号１５とが出力される。
【００３８】このとき、デコーダ（ＤＥＣ）４からのメ
モリ選択信号（ＲＢ，ＣＥＢ）１６がアクティブとな
り、不揮発性メモリ６Ａ内のレジスタ設定領域１０１の
アドレス（ＹＹＹＹＹｈ）の設定値が読出され、この読
出された設定値がデータバス１３上に（ＤＢ）として出
力される。
モリ選択信号（ＲＢ，ＣＥＢ）１６がアクティブとな
り、不揮発性メモリ６Ａ内のレジスタ設定領域１０１の
アドレス（ＹＹＹＹＹｈ）の設定値が読出され、この読
出された設定値がデータバス１３上に（ＤＢ）として出
力される。
【００３９】この読出しと同時に、デコーダ（ＤＥＣ）
４からイネーブル信号１７が出力されることに伴い、設
定制御回路５Ａにより、まずレジスタ７のリセット端子
１９にレジスタリセット（ＲＲＢ）信号２４が与えられ
てレジスタ７に保持されているレジスタ出力２１の出力
値がクリアされる。次いでセット端子２０にレジスタセ
ット（ＲＳＢ）信号２３が与えられると、レジスタ７に
は、データバス１３上に出力された設定値が取込まれ、
レジスタ７の初期値が設定される。この状態で、さらに
レシスタ７の初期値を変更する場合には、ＣＰＵ１から
のアドレスを（ＹＹＹＹＹｈ〜ＦＦＦＦＦｈ）の何れか
とすることで、上述した手順により、レジスタ７の初期
値が変更される。
４からイネーブル信号１７が出力されることに伴い、設
定制御回路５Ａにより、まずレジスタ７のリセット端子
１９にレジスタリセット（ＲＲＢ）信号２４が与えられ
てレジスタ７に保持されているレジスタ出力２１の出力
値がクリアされる。次いでセット端子２０にレジスタセ
ット（ＲＳＢ）信号２３が与えられると、レジスタ７に
は、データバス１３上に出力された設定値が取込まれ、
レジスタ７の初期値が設定される。この状態で、さらに
レシスタ７の初期値を変更する場合には、ＣＰＵ１から
のアドレスを（ＹＹＹＹＹｈ〜ＦＦＦＦＦｈ）の何れか
とすることで、上述した手順により、レジスタ７の初期
値が変更される。
【００４０】このように、この実施の形態では、不揮発
性メモリ６Ａのレジスタ設定領域１０１に格納されてい
る設定値を読出し、設定制御回路５Ａによりレジスタ７
の初期値の変更をダイレクトに行うようにしたので、従
来のようなレジスタ７のセット端子２０及びリセット端
子１９の接続のやり直しによる回路変更が不要となる。
性メモリ６Ａのレジスタ設定領域１０１に格納されてい
る設定値を読出し、設定制御回路５Ａによりレジスタ７
の初期値の変更をダイレクトに行うようにしたので、従
来のようなレジスタ７のセット端子２０及びリセット端
子１９の接続のやり直しによる回路変更が不要となる。
【００４１】また、この実施の形態では、レジスタ７の
初期値を変更する場合、不揮発性メモリ６Ａのレジスタ
設定領域１０１の設定値を読出すだけでよいため、従来
の回路変更を行うことなく、レジスタ７の出力値を変更
する方法のように、不揮発性メモリ６Ａにレジスタ７の
初期値を変更させたときのプログラムコードを格納する
必要がないため、不揮発性メモリ６Ａ内のプログラムコ
ードの格納領域の増加を抑えることができる。しかも、
レジスタ７の初期値の変更時における不揮発性メモリ６
Ａに対するプログラムコードの書込み処理が不要となる
ため、システムとしての処理能力の低下を抑えることが
できる。
初期値を変更する場合、不揮発性メモリ６Ａのレジスタ
設定領域１０１の設定値を読出すだけでよいため、従来
の回路変更を行うことなく、レジスタ７の出力値を変更
する方法のように、不揮発性メモリ６Ａにレジスタ７の
初期値を変更させたときのプログラムコードを格納する
必要がないため、不揮発性メモリ６Ａ内のプログラムコ
ードの格納領域の増加を抑えることができる。しかも、
レジスタ７の初期値の変更時における不揮発性メモリ６
Ａに対するプログラムコードの書込み処理が不要となる
ため、システムとしての処理能力の低下を抑えることが
できる。
【００４２】さらに、この実施の形態では、不揮発性メ
モリ６Ａは、例えばＥＥＰＲＯＭのように、再プログラ
ムが可能なメモリを用いることができるため、プログラ
ムコード格納領域１００内のプログラムコードの変更
や、レジスタ設定領域１０１内のレジスタの設定値の変
更も可能となる。しかも、レジスタ７の初期値を変える
ための設定値は、アドレスに対応させて複数格納するこ
ともできるため、設定すべき初期値のバリエーションを
増やすことができる。
モリ６Ａは、例えばＥＥＰＲＯＭのように、再プログラ
ムが可能なメモリを用いることができるため、プログラ
ムコード格納領域１００内のプログラムコードの変更
や、レジスタ設定領域１０１内のレジスタの設定値の変
更も可能となる。しかも、レジスタ７の初期値を変える
ための設定値は、アドレスに対応させて複数格納するこ
ともできるため、設定すべき初期値のバリエーションを
増やすことができる。
【００４３】なお、この実施の形態では、設定制御回路
５Ａにおけるレジスタ７の初期値の変更は、上述したよ
うに、例えばＣＰＵ１からの不揮発性メモリ６Ａのレジ
スタ設定領域１０１の設定値のアドレスを含む制御信号
が出力されることで行われる場合について説明したが、
この例に限らず、ＤＭＡＣ２を用いてレジスタ７の初期
値の変更を行うこともできる。この場合、ＣＰＵ１にお
けるプログラム処理が不要となるため、レジスタ７の初
期値の変更を短時間で行うことが可能となり、処理能力
の低下をさらに抑えることができる。
５Ａにおけるレジスタ７の初期値の変更は、上述したよ
うに、例えばＣＰＵ１からの不揮発性メモリ６Ａのレジ
スタ設定領域１０１の設定値のアドレスを含む制御信号
が出力されることで行われる場合について説明したが、
この例に限らず、ＤＭＡＣ２を用いてレジスタ７の初期
値の変更を行うこともできる。この場合、ＣＰＵ１にお
けるプログラム処理が不要となるため、レジスタ７の初
期値の変更を短時間で行うことが可能となり、処理能力
の低下をさらに抑えることができる。
【００４４】また、この実施の形態では、不揮発性メモ
リ６Ａのレジスタ設定領域１０１の初期値の読出しが行
われない限り、レジスタ７の初期値の変更は行われない
ため、初期化信号（Ｒ）がアクティブになりＣＰＵ１等
が初期化されるという状況が繰返されても、レジスタ７
に変更された初期値を保持させることができる。
リ６Ａのレジスタ設定領域１０１の初期値の読出しが行
われない限り、レジスタ７の初期値の変更は行われない
ため、初期化信号（Ｒ）がアクティブになりＣＰＵ１等
が初期化されるという状況が繰返されても、レジスタ７
に変更された初期値を保持させることができる。
【００４５】さらに、この実施の形態では、レジスタ７
には、変更後の初期値が保持されるため、一度設定を行
い今後設定変更を必要としないレジスタ７においては、
対応するレジスタ設定領域１０１のアドレスを読出さな
いという制御コードを不揮発性メモリ６Ａのプログラム
コード格納領域１００に書込んでおくことでも、レジス
タ７の設定処理が削除されるので、システム全体として
の処理能力の低下を抑えることが可能となる。
には、変更後の初期値が保持されるため、一度設定を行
い今後設定変更を必要としないレジスタ７においては、
対応するレジスタ設定領域１０１のアドレスを読出さな
いという制御コードを不揮発性メモリ６Ａのプログラム
コード格納領域１００に書込んでおくことでも、レジス
タ７の設定処理が削除されるので、システム全体として
の処理能力の低下を抑えることが可能となる。
【００４６】
【発明の効果】以上に説明したように、この発明のレジ
スタ設定回路によれば、不揮発性メモリのレジスタ設定
領域に格納されている設定値を読出し、設定制御回路に
よりレジスタの初期値の変更をダイレクトに行うように
し、従来のようなレジスタのセット端子及びリセット端
子の接続のし直しによる回路変更を不要としたので、コ
ストアップを防止することができる。
スタ設定回路によれば、不揮発性メモリのレジスタ設定
領域に格納されている設定値を読出し、設定制御回路に
よりレジスタの初期値の変更をダイレクトに行うように
し、従来のようなレジスタのセット端子及びリセット端
子の接続のし直しによる回路変更を不要としたので、コ
ストアップを防止することができる。
【００４７】また、レジスタの初期値を変更する場合、
不揮発性メモリのプログラムコード格納領域の変更すべ
きレジスタの設定値に対応するプログラムコードと、レ
ジスタ設定領域の設定値とを読出すだけでよく、しかも
例えば電源投入時等における初期動作においてもレジス
タに変更後の初期値を保持させるようにしたので、従来
のようなレジスタの出力値の変更の都度必要となる不揮
発性メモリのプログラムコードの変更が不要となるた
め、レジスタの初期値の変更を容易に行うことができ
る。
不揮発性メモリのプログラムコード格納領域の変更すべ
きレジスタの設定値に対応するプログラムコードと、レ
ジスタ設定領域の設定値とを読出すだけでよく、しかも
例えば電源投入時等における初期動作においてもレジス
タに変更後の初期値を保持させるようにしたので、従来
のようなレジスタの出力値の変更の都度必要となる不揮
発性メモリのプログラムコードの変更が不要となるた
め、レジスタの初期値の変更を容易に行うことができ
る。
【００４８】さらに、レジスタの初期値の変更時におけ
る不揮発性メモリに対するプログラムコードの書込み処
理を不要としたので、システムとしての処理能力の低下
を防止することができる。
る不揮発性メモリに対するプログラムコードの書込み処
理を不要としたので、システムとしての処理能力の低下
を防止することができる。
【図１】この発明のレジスタ設定回路を示すブロック図
である。
である。
【図２】図１の不揮発性メモリ内のメモリマップを示す
概念図である。
概念図である。
【図３】図１のレジスタの設定を説明するためのタイミ
ングチャートである。
ングチャートである。
【図４】従来のレジスタを備えた回路を示すブロック図
である。
である。
１ ＣＰＵ（中央演算処理装置） ２ ＤＭＡＣ（Direct Memory Access Controller ） ３ マルチプレクサ（ＭＰＸ） ４ デコーダ（ＤＥＣ） ５Ａ 設定制御回路 ６Ａ 不揮発性メモリ ７ レジスタ ９ 制御回路 １０ クロック（ＣＫ） １１，１２，１４，１５ アドレスを含む制御信号 １３ データバス １６ メモリ選択信号 １７ イネーブル信号 ２２ 初期化信号（Ｒ） ２３ レジスタセット信号 ２４ レジスタリセット信号
Claims (1)
- 【請求項１】 初期値を保持するレジスタと、このレジ
スタの初期値を変更するためのプログラムコードを格納
するプログラムコード格納領域及び前記レジスタの初期
値を変えるための設定値を格納するレジスタ設定領域を
有した不揮発性メモリと、前記プログラムコード格納領
域のプログラムコードに基づき、前記レジスタ設定領域
から読出された設定値に応じて前記レジスタの初期値を
ダイレクトに変更設定する設定制御回路とを備えてなる
レジスタ設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15777498A JPH11353153A (ja) | 1998-06-05 | 1998-06-05 | レジスタ設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15777498A JPH11353153A (ja) | 1998-06-05 | 1998-06-05 | レジスタ設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11353153A true JPH11353153A (ja) | 1999-12-24 |
Family
ID=15657009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15777498A Withdrawn JPH11353153A (ja) | 1998-06-05 | 1998-06-05 | レジスタ設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11353153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019512135A (ja) * | 2016-02-29 | 2019-05-09 | ルネサス エレクトロニクス アメリカ インコーポレイテッドＲｅｎｅｓａｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｍｅｒｉｃａ Ｉｎｃ． | マイクロコントローラのデータ転送をプログラミングするシステムおよび方法 |
-
1998
- 1998-06-05 JP JP15777498A patent/JPH11353153A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019512135A (ja) * | 2016-02-29 | 2019-05-09 | ルネサス エレクトロニクス アメリカ インコーポレイテッドＲｅｎｅｓａｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｍｅｒｉｃａ Ｉｎｃ． | マイクロコントローラのデータ転送をプログラミングするシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US7227777B2 (en) | Mode selection in a flash memory device | |
| JPH01118297A (ja) | 不揮発性半導体メモリ | |
| EP0806772A2 (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| KR20030085046A (ko) | 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록 | |
| JPH11353153A (ja) | レジスタ設定回路 | |
| US6735126B1 (en) | Semiconductor memory | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JPH1153338A (ja) | 半導体集積回路およびその半導体集積回路における外部バスモード選択方法 | |
| KR100288417B1 (ko) | 동기형 반도체 기억 장치 | |
| JP3441944B2 (ja) | シーケンシャルアクセス型半導体メモリ装置 | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH11242889A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| JPH0776896B2 (ja) | 集積回路 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2002269988A (ja) | 不揮発性半導体記憶装置 | |
| JP4206005B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2678446B2 (ja) | 半導体集積回路装置の機能選択回路 | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 | |
| JP2006190370A (ja) | 半導体装置 | |
| JPH0789439B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |