JP2552316B2 - Ｃｍｏｓ半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はCMOS半導体集積回路、特にスタティックRA
M（ランダムアクセスメモリ）のバッテリバックアップ
機能つまり低電圧RAMデータ保持機能に関するものであ
る。

（従来の技術） 従来、CMOSスタティックRAMLSIは、低電圧でRAMデー
タ保持機能を利用してバッテリ（電池）によるバックア
ップが可能であった。その時、不必要な電力消費を防ぐ
ためうに入力端子や入出力端子の処理が問題になってい
たが、CS（チップセレクト）フローティング機能を使う
ことにより解決された。

第７図はCSフローティング機能を持たないCMOSスタテ
ィックRAMであり、バッテリバックアップ時の不必要な
電力消費を防ぐために、入力端子INや入出力端子I/Oは
外付けの抵抗R1,R2を通して電源Vccまたは接地電位（GN
D電位）にする必要があった。

一方、第８図はCSフローティング機能を持つものであ
り、抵抗による端子の処理が不必要となっている。つま
り、CS端子により、LSI内部で端子IN,I/Oに不必要な電
力を消費しないようにできる。

ところで、最近では、RAM機能だけでなくRAMとその他
のロジックを１チップ化したCMOS LSIも多数開発されて
きており、これらのLSIについてもバッテリバックアッ
プの要求が増えてきている。

（発明が解決しようとする課題） ところが、上記のようなLSIでは、RAM以外のロジック
が付加されたために、CS端子では制御できない端子が発
生しており、容易にはバッテリバックアップができなく
なっている。

第９図に、RAM以外のロジック機能として入出力ポー
トとタイマ機能を備えたCMOS LSIのブロック図を示す。
入力端子1,2,3は各々チップセレクト，アドレス，読出
し書込み制御端子である。また、入出力端子４はデータ
バス端子であり、RAM11,入出力ポート12,タイマ13のす
べてに接続されている。また、入力端子５はタイマ用の
クロック端子であり、出力端子７はタイマ出力端子であ
る。また、入出力端子６はポート端子である。

ここで、このLSIの内部機能は各々独立しているの
で、入出力端子４のデータバス端子を通して各機能にデ
ータを書込んだり、データを読出したりする時以外は端
子5,6,7は端子１のCS端子により制御されてはいけな
い。よって、このLSIを使ってバッテリバックアップを
する場合には、入力端子５および入力状態となっている
入出力端子６において不必要な電力消費を防ぐために、
このLSIの外側で第７図に示したように抵抗により端子
処理をする必要がある。また一方、出力端子７および出
力状態となっている入出力端子６については低レベル出
力状態にして、これらの端子から不必要な電流が流れ出
してバッテリがすぐに使用できなくなるのを防ぐように
する必要がある。

この発明は、以上述べたRAMとその他のロジック回路
を１チップ化したCMOS LSIにおいてバッテリバックアッ
プ時の処理が容易でないという問題点を解決し、ユーザ
にとって使い易く、システムコストパフォーマンスの高
いCMOS半導体集積回路を提供することを目的とする。

（課題を解決するための手段） この発明は、RAMとその他のロジック回路を１チップ
化したCMOS LSIにおいて、該LSIを選択するためのCS端
子の外に、バッテリバックアップ時のすべての端子の処
理、すなわち、該端子が入力端子あるいは入力状態とな
っている入出力端子の場合は、該端子の入力がバッファ
回路の出力を低レベルあるいは高レベルに固定し、前記
端子が出力端子あるいは出力状態となっている入出力端
子の場合は該端子を低レベル出力あるいはフローティン
グ状態とするためのバッテリバックアップ用制御端子お
よび回路を設けたものである。

（作用） 端子が入力端子あるいは入力状態となっている入出力
端子の場合において、該端子の入力バッファ回路の出力
を低レベルあるいは高レベルに固定すれば、バッテリバ
ックアッ時に端子がフローティング状態となった場合で
も入力バッファ回路に電流が流れない。また、端子が出
力端子あるいは出力状態となっている入出力端子の場合
において、該端子の低レベル出力あるいはフローティン
グ状態とすれば、該端子を通してのバッテリの不要な消
費が防げる。そして、この発明のRAMとその他のロジッ
ク回路を１チップ化したCOMS LSIはおいては、該LSIを
選択するためのCS端子とは別のバッテリバックアップ用
制御端子によりすべての入力端子，出力端子および入出
力端子に関して上記のような制御してバッテリバックア
ップ状態とし得る。

（実施例） 以下この発明の実施例を図面に参照して説明する。第
１図はこの発明の第１の実施例を示す回路図であり、第
９図の従来の回路にバッテリバックアップ用制御端子８
が追加されており、この端子８が入出力ポート12および
タイマ13に接続されている。また、この端子８はCS端子
の機能も備えている。この端子８の機能を示すと以下の
通りである。

（１） このLSIをチップディスエーブル状態（非選択
状態）として、このLSIのRAM11,入出力ポート12および
タイマ13との不要なアクセスを禁止する。また、バッテ
リバックアップ時に入力端子１〜３および入出力端子４
がフローティング状態となった場合に端子１〜４の入力
バッファ回路に不要な電流が流れないようにする。

（２） 入力端子５および入力状態の入出力端子６がバ
ッテリバックアップ時にフローディング状態となった場
合に、端子5,6の入力バッファ回路に不要な電流が流れ
ないようにする。

（３） 出力端子７および出力状態と入出力端子６を低
レベル出力またはフローティング状態として、これら端
子7,6を通してバッテリの不要な消費を防ぐ。

上記（１）の機能は従来のCSフローティング機能と同
じであり、（２），（３）の機能が新しく追加された機
能である。そして、これら機能を有するため、上記一実
施例ではバッテリバックアップ用制御端子８からの制御
により、抵抗外付けの処理を無くして、LSI全体をバッ
テリバックアップ状態とすることができのである。

第２図ないし第５図は上記機能を満足するための回路
例で、第２図は特に入力端子の回路例で、特にタイマ13
の入力端子５に適用した場合である。

この第２図の回路では、バッテリバックアップ用制御
端子８のバッテリバックアップ制御信号が高レベルとな
ると、前記制御端子８が一方の入力に接続された、入力
端子５の入力バップァ回路21（ノアゲート）の出力ａは
低レベルとなり、入力端子５がバッテリバックアップ時
にフローティング状態となっても入力バッファ回路21に
不要な電流が流れることはない。ここで、入力バッファ
回路21はノアゲート以外のナンドゲートあるいはその他
のゲートであってもかまわない。端子８からの信号によ
り入力バッファ回路の電源グランド間に電流が流れない
構造になっていればよい。

第３図は出力端子７を低レベルとする回路である。こ
こでは、出力バッファ回路22の前段にノアゲート23を追
加して、バッテリバックアップ用制御端子８を高レベル
にすることにより、出力端子７を強制的に低レベルとし
ている。

第４図は出力端子７をフローティング状態（高インピ
ーダンス状態）とする回路である。ここでは、出力バッ
ファ回路24を３ステートバッファ回路として、バッテリ
バックアップ用制御端子８を高レベルにすることにより
出力端子７を強制的にフローティング状態としている。

第５図は入出力端子の回路例で、入出力ポート12の入
出力端子６に適用した場合である。ここでは、バッテリ
バックアップ用制御端子８が高レベルになると、第２図
と同様に入出力端子６の入力バッファ回路25（ノアゲー
ト）の出力が低レベルとなり、入出力端子６がフローテ
ィング状態（ハイインピーダンス（HiZ）状態）になっ
ても入力バッファ回路25に不要な電流が流れることはな
い。また、バッテリバックアップ用制御端子８が高レベ
ルとなると、その高レベルによりオアゲート26を通して
３ステートバッファの出力バッフア回路27が制御され、
入出力端子６が強制的にフローティング状態となる。

第６図はこの発明の第２の実施例で、第１図の第１の
実施例の構成に加えて、端子８の信号路にバッテリバッ
クアップ制御レジスタ14が設けられている。このバッテ
リバックアップ制御レジスタは、バッテリバックアップ
モードレジスタと出力端子制御レジスタから構成され
る。

バッテリバックアップモードレジスタは、バッテリバ
ックアップ用制御端子８を他の機能端子と兼用するため
に設けられるもので、例えば当該レジスタに端子４から
“1"を入力することにより、端子８により第１の実施例
で詳述したような制御を可能とし、前記レジスタ“0"を
入力することにより前記端子８で他の制御を可能とす
る。このようにすれば、従来の端子数を増すことなくバ
ッテリバックアップ機能を備えることが可能となる。

一方、出力端子制御レジスタは、バッテリバックアッ
プ時の出力端子の状態を低レベルとするかフローティン
グ状態とするか決定するために設けられるもので、例え
ば上記バッテリバックアップモードレジスタと同様に、
端子４より“1"を入力するか、“0"を入力するかによ
り、出力端子の状態をフローティング状態とするか低レ
ベル状態とするか決定する。このようにすれば、ユーザ
からの幅広い要望に答えることができる。

なお、バッテリバックアップモードレジスタの出力で
ゲート回路を制御して端子８からの信号の送出先を変え
ることにより、上記のように端子８を２通りの機能に利
用できる。

また、例えば３ステートの出力バッファ回路を使用し
て、端子８が高レベルになった時に、出力端子制御レジ
スタの出力に応じて前記バッファ回路の出力がフローテ
ィングと低レベルのどちらかになるように制御すること
により、上記のように出力端子の状態を出力端子制御レ
ジスタで決定できる。

（発明の効果） 以上詳細に説明したように、この発明のCMOS半導体集
積回路によれば、チップセレクタ端子以外に、すべての
入力端子，出力端子，入出力端子を制御できるバッテリ
バックアップ用制御信号と回路を設けたことにより、バ
ッテリバックアップ時の抵抗による端子処理が不要にな
るとともに、出力端子のバッテリバックアップ用の出力
設定が容易となりバッテリバックアップ制御端子だけで
全てのバッテリバックアップ処理が可能となり、ユーザ
にとって非常に使い易くなり、かつシステムのコストの
低減ならびに開発期間の短縮を図ることができる。この
発明は、特に自分自身CPUを持たず、自己制御ができな
いロジックの集積回路において有効である。

【図面の簡単な説明】

第１図はこの発明のCMOS半導体集積回路の第１の実施例
を示すブロック図、第２図ないし第５図は第１の実施例
に用いられる具体的回路例を示す回路図、第６図はこの
発明の第２の実施例を示すブロック図、第７図は従来の
CSフローティング機能なしのCMOSスタティックRAMのブ
ロック図、第８図は従来のCSフローティング機能を備え
たCMOSスタティックRAMを示すブロック図、第９図は従
来の複合機能CMOS LSIのブロック図である。 １〜３……入力端子、４……入出力端子、５……入力端
子、６……入出力端子、７……出力端子、８……バッテ
リバックアップ用制御端子、11……RAM、12……入出力
ポート、13……タイマ、21……入力バッファ回路、22…
…出力バッファ回路、23……ノアゲート、24……出力バ
ッファ回路、25……入力バッファ回路、26……オアゲー
ト、27……出力バッファ回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】選択信号が与えられる選択信号端子と、 バッテリーバックアップ信号が与えられるバッテリーバ
   ックアップ端子と、 動作状態／非動作状態が前記選択信号により制御されデ
   ータを記憶するメモリ部と、 動作状態／非動作状態が前記選択信号によっては制御さ
   れないロジック部であって、入力バッファ回路もしくは
   出力バッファ回路を含むロジック部と、 前記バッテリーバックアップ信号に応答して、前記ロジ
   ック部の入力バッファ回路の出力をＬレベルもしくはＨ
   レベルに設定する、もしくは前記出力バッファ回路の出
   力をＬレベルもしくはフローティングレベルに設定する
   回路とを内蔵したことを特徴とするCMOS半導体集積回
   路。