CN111966626B - 一种基于espi总线的服务器启动装置和方法 - Google Patents
一种基于espi总线的服务器启动装置和方法 Download PDFInfo
- Publication number
- CN111966626B CN111966626B CN202010742337.5A CN202010742337A CN111966626B CN 111966626 B CN111966626 B CN 111966626B CN 202010742337 A CN202010742337 A CN 202010742337A CN 111966626 B CN111966626 B CN 111966626B
- Authority
- CN
- China
- Prior art keywords
- espi
- logic chip
- editable logic
- control center
- platform control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
Abstract
本发明提出了一种基于ESPI总线的服务器启动装置和方法，该装置包括可编辑逻辑芯片、基板管理控制器、平台控制中心和开关模块；平台控制中心以菊花链拓扑分别通过ESPI与可编辑逻辑芯片以及基板管理控制器连接；且在平台控制中心和可编辑逻辑芯片之间设置开关模块；开关模块打开，平台控制中心寻址连接从属设备，可编辑逻辑芯片向平台控制中心发送信息解码并存入寄存器中。开关模块关闭，然后通过拉高开挂选择信号，可编辑逻辑芯片对基板管理控制器进行配置。配置完成后，可编辑逻辑芯片通过I2C将配置信息的寄存器写成默认值等待开机。基于该装置，还提出了启动方法。本发明有效解决基板管理控制器启动过慢带来的概率性无法开机问题。
Description
技术领域
本发明属于服务器启动技术领域，特别涉及一种基于ESPI总线的服务器启动装置和方法。
背景技术
随着Intel CPU不断的迭代发展和推出，每一代CPU平台对速率和性能的要求就越高。在Intel Purely平台和Whitely平台，PCH(平台控制中心)和BMC(基板管理控制器)之间使用的都是LPC总线，但在刚推出不久的Eagle Stream平台上LPC总线被ESPI总线所替代。ESPI总线支持的速率更高，而且相比于LPC还可以对系统固件进行读写，不需要额外的线路去读写，可以减少线路的复杂度。同时，也带来新的缺点，Eagle Stream平台对BMC的依赖十分高，可能会出现概率性开机失败。
如图1给出了现有技术中Eagle Stream平台上电流程图；如图2给出了现有技术中Eagle Stream平台上电拓扑图。详细的步骤为：步骤一，CPLD(复杂可程序逻辑装置)对STBY电进行上电，所有STBY电上电完成后执行下一步，其中，STBY电为服务器未按下开机按钮前，部分器件工作所需要的电，如CPLD，BMC,PCH；主电为按下开机按钮之后上的电，如CPU,内存的电。步骤二、CPLD发出RSMRST信号，PCH接收后开始工作。步骤三、PCH的ESPI控制器控制ESPI接口发送指令，去寻找SLAVE设备，ESPI要求每条指令都必须有回复，第一条指令无回复，即认为没有SLAVE设备。如果找到，进入步骤五，否则进入步骤四。步骤四、未找到ESPIslave(从属)设备，无法开机，这种情况只有断掉电源重新上电。步骤五、找到设备，通过ESPI对BMC的寄存器进行配置，并发送系统的上电情况，交互完成，PCH拉高上电控制信号，CPLD接收到后允许继续上电。步骤六、按下开机按键，系统开机，主电根据要求逐步去上。否则，系统待机等待开机按钮按下。现有技术的缺点为：如果在PCH寻找ESPI slave设备时，第一条指令BMC未应答，PCH即认为没有ESPI slave设备，这样系统无法开机。
发明内容
为了解决上述技术问题，本发明提出一种基于ESPI总线的服务器启动装置和方法，通过CPLD对ESPI解码存到寄存器中，再通过ESPI或者I2C对BMC配置，可有效解决BMC启动过慢带来的概率性无法开机问题，并可以加快开机速度。
为实现上述目的，本发明采用以下技术方案：
一种基于ESPI总线的服务器启动装置，包括可编辑逻辑芯片、基板管理控制器、平台控制中心和开关模块；
所述平台控制中心以菊花链拓扑分别通过ESPI总线与可编辑逻辑芯片以及基板管理控制器连接；且在所述平台控制中心和可编辑逻辑芯片之间设置开关模块；
所述可编辑逻辑芯片通过电平的高低控制开关模块的打开和关闭；在所述开关模块打开时，平台控制中心通过ESPI总线寻址连接从属设备；在所述开关模块关闭时，平台控制中心断开，可编辑逻辑芯片对基板管理控制器进行配置实现服务器启动。
进一步的，所述装置还包括主机cpu；
所述平台控制中心与主机cpu互相通信。
进一步的，可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI信息解码，并存入寄存器中。
进一步的，可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。
进一步的，在所述可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。
进一步的，所述开关模块的型号为TS3L501ERUAR。
本发明还提出了一种基于ESPI总线的服务器启动方法，是基于一种基于ESPI总线的服务器启动装置实现的，包括以下步骤：
可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI信息解码，并存入寄存器中；
可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。
进一步的，在所述可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种基于ESPI总线的服务器启动装置和方法，该装置包括可编辑逻辑芯片、基板管理控制器、平台控制中心和开关模块；平台控制中心以菊花链拓扑分别通过ESPI总线与可编辑逻辑芯片以及基板管理控制器连接；且在平台控制中心和可编辑逻辑芯片之间设置开关模块；可编辑逻辑芯片通过电平的高低控制开关模块的打开和关闭；可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI信息解码，并存入寄存器中。可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。在可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。基于本发明提出的一种基于ESPI总线的服务器启动装置，还提出了一种基于ESPI总线的服务器启动方法。本发明在基板管理控制器和平台控制中心之间的ESPI增加可编辑逻辑芯片控制，可编辑逻辑芯片可以在开机时可以与平台控制信息通过ESPI交互并解码，将配置信息存到寄存器中，之后关掉开关模块，等配置完成后再打开开关模块，可有效解决基板管理控制器启动过慢带来的概率性无法开机问题，并可以加快开机速度。
附图说明
如图1给出了现有技术中Eagle Stream平台上电流程图；
如图2给出了现有技术中Eagle Stream平台上电拓扑图；
如图3给出了本发明实施例1一种基于ESPI总线的服务器启动装置拓扑图；
如图4给出了本发明实施例2一种基于ESPI总线的服务器启动方法流程图。
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种基于ESPI总线的服务器启动装置和方法，在基板管理控制器和平台控制中心之间的ESPI增加可编辑逻辑芯片控制，可编辑逻辑芯片可以在开机时可以与平台控制信息通过ESPI交互并解码，将配置信息存到寄存器中，之后关掉开关模块，等配置完成后再打开开关模块，可有效解决基板管理控制器启动过慢带来的概率性无法开机问题，并可以加快开机速度。如图3给出了本发明实施例1一种基于ESPI总线的服务器启动装置拓扑图；该装置包括：可编辑逻辑芯片、基板管理控制器、平台控制中心和开关模块。
平台控制中心以菊花链拓扑分别通过ESPI总线与可编辑逻辑芯片以及基板管理控制器连接；且在平台控制中心和可编辑逻辑芯片之间设置开关模块；将开关信号ESPI_SELECT接到可编辑逻辑芯片。
平台控制中心还与主机CPU双向通信。主机CPU用于处理该装置的相关的数据。
在本发明给出的装置中，定义可编辑逻辑芯片的GPIO接口的信号包括：RSMRST为平台控制中心的开始工作信号，ESPI_RST为基板管理控制器ESPI的复位信号，ESPI_SELECT作为开关模块选择信号，CONFIG_COMPLETE_N作为ESPI配置完成信号。
可编辑逻辑芯片通过RSMRST与平台控制中心通信；可编辑逻辑芯片通过ESPI_SELECT信号与开关模块通信；可编辑逻辑芯片通过ESPI_RST与基板管理控制器通信；可编辑逻辑芯片通过CONFIG_COMPLETE_N信号与基板管理控制器通信可编辑逻辑芯片还通过I2C信号与基板管理控制器通信。
可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI信息解码，并存入寄存器中；
可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。
在可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。
实施例2
基于本发明提出的一种基于ESPI总线的服务器启动装置，本发明实施例2还提出了基于一种基于ESPI总线的服务器启动方法。如图4给出了一种基于ESPI总线的服务器启动方法流程图。
在步骤S401中，STBY上电完成。
在步骤S402中，RSMRST触发，PCH eSPI channel开始工作，可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备。
在步骤S403中，可编辑逻辑芯片作为从属设备回应平台控制中心，可编辑逻辑芯片code支持ESPI解码，并把配置信息存到寄存器中并将PCH eSPI channel的配置信息存储到寄存器中。
在步骤S404中，配置完成。
在步骤S405中，可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，ESPI总线不允许一条线路存在两个主机，所以断开。可编辑逻辑芯片拉高ESPI_RESET，可编辑逻辑芯片对基板管理控制器的寄存器进行配置。
在步骤S406中，将基板管理控制器的配置信息配置到基板管理寄存器的寄存器中。
在步骤S407中，判断可编辑逻辑芯片配置时，基板管理控制器是否有回应，如果有回应，则执行步骤S408，如果没有回应，则重新判断，循环执行S407。
在步骤S408中，配置完成，拉低CONFIG_COMPLETE_N信号，打开开关模块。
在步骤S409中，基板管理控制器检测到CONFIG_COMPLETE_N信号，通过I2C信号清空CPLD的寄存器。
在步骤S410中，判断电源按键是否被按下，如果按下，则执行步骤S411，否则执行步骤S412。
在步骤S411中，主电上电，主板工作。
在步骤S412中，待机，等待开机键按下。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (8)
1.一种基于ESPI总线的服务器启动装置，其特征在于，包括可编辑逻辑芯片、基板管理控制器、平台控制中心和开关模块；
所述平台控制中心以菊花链拓扑分别通过ESPI总线与可编辑逻辑芯片以及基板管理控制器连接；且在所述平台控制中心和可编辑逻辑芯片之间设置开关模块；
所述可编辑逻辑芯片通过电平的高低控制开关模块的打开和关闭；在所述开关模块打开时，平台控制中心通过ESPI总线寻址连接从属设备；在所述开关模块关闭时，平台控制中心断开，可编辑逻辑芯片对基板管理控制器进行配置实现服务器启动 。
2.根据权利要求1所述的一种基于ESPI总线的服务器启动装置，其特征在于，所述装置还包括主机 cpu；
所述平台控制中心与主机 cpu互相通信。
3.根据权利要求1所述的一种基于ESPI总线的服务器启动装置，其特征在于，可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI 信息解码，并存入寄存器中。
4.根据权利要求1所述的一种基于ESPI总线的服务器启动装置，其特征在于，可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。
5.根据权利要求4所述的一种基于ESPI总线的服务器启动装置，其特征在于，在所述可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。
6.根据权利要求1所述的一种基于ESPI总线的服务器启动装置，其特征在于，所述开关模块的型号为TS3L501ERUAR。
7.一种基于ESPI总线的服务器启动方法，是基于权利要求1至6任意一项所述的一种基于ESPI总线的服务器启动装置实现的，其特征在于，包括以下步骤：
可编辑逻辑芯片拉高ESPI_SELECT信号，开关模块打开，平台控制中心通过ESPI总线寻址连接从属设备；同时基板管理控制器断开与开关装置的连接；可编辑逻辑芯片向平台控制中心发送ESPI 信息解码，并存入寄存器中；
可编辑逻辑芯片拉低ESPI_SELECT信号，开关模块关闭，平台控制中心断开；然后通过拉高ESPI_SELECT信号，可编辑逻辑芯片对基板管理控制器进行配置。
8.根据权利要求7所述的一种基于ESPI总线的服务器启动方法，其特征在于，在所述可编辑逻辑芯片对基板管理控制器配置完成后，可编辑逻辑芯片拉低配置完成信号，通过I2C将可编辑逻辑芯片配置信息的寄存器写成默认值，然后可编辑逻辑芯片等待开机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010742337.5A CN111966626B (zh) | 2020-07-29 | 2020-07-29 | 一种基于espi总线的服务器启动装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010742337.5A CN111966626B (zh) | 2020-07-29 | 2020-07-29 | 一种基于espi总线的服务器启动装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111966626A CN111966626A (zh) | 2020-11-20 |
| CN111966626B true CN111966626B (zh) | 2023-01-06 |
Family
ID=73363312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010742337.5A Active CN111966626B (zh) | 2020-07-29 | 2020-07-29 | 一种基于espi总线的服务器启动装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111966626B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112612742B (zh) * | 2020-12-29 | 2022-12-27 | 苏州浪潮智能科技有限公司 | 一种平台固件弹性拓扑 |
| TWI775436B (zh) * | 2021-05-17 | 2022-08-21 | 新唐科技股份有限公司 | 匯流排系統 |
| CN113848779B (zh) * | 2021-09-15 | 2023-11-10 | 北京和利时系统工程有限公司 | 一种控制器、工业控制系统和数据传输方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的系统及方法 |
| CN111103827A (zh) * | 2019-12-06 | 2020-05-05 | 苏州浪潮智能科技有限公司 | 一种服务器工作模式切换装置 |
-
2020
- 2020-07-29 CN CN202010742337.5A patent/CN111966626B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的系统及方法 |
| CN111103827A (zh) * | 2019-12-06 | 2020-05-05 | 苏州浪潮智能科技有限公司 | 一种服务器工作模式切换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111966626A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111966626B (zh) | 一种基于espi总线的服务器启动装置和方法 | |
| US7822964B2 (en) | Booting apparatus for booting a computer and method therefor and computer with a booting apparatus | |
| JP2006120114A (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
| TWI677214B (zh) | 擴展塢裝置、電子裝置及ｍａｃ位址複製方法 | |
| KR101260066B1 (ko) | 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템 | |
| CN112748948B (zh) | PCIe switch工作模式更新方法及相关组件 | |
| WO2024103829A1 (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| CN101196819A (zh) | 一种片上系统芯片自适应启动设备的方法 | |
| CN110399328B (zh) | 一种板载图形处理器控制方法与装置 | |
| JP2001319209A (ja) | 仕様モード切り替え可能なｐｃカードおよびｐｃカード入出力制御装置 | |
| CN102043638A (zh) | 计算机系统以及计算机启动设定方法 | |
| CN104679566A (zh) | 更新smbios的方法和终端设备 | |
| CN113656076A (zh) | 一种基于硬件复用通道的bios启动方法及装置 | |
| CN103853638A (zh) | 一种刷新固件的方法及电子设备 | |
| CN102662617A (zh) | 一种kvm中vga信号切换的实现方法 | |
| TWI830373B (zh) | 記憶體熱插拔方法及裝置、記憶體 | |
| CN104077080A (zh) | 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器 | |
| CN110765065A (zh) | 片上系统 | |
| CN110096366B (zh) | 一种异构内存系统的配置方法、装置及服务器 | |
| CN114185720A (zh) | 服务器动态热备份的方法、装置、设备及存储介质 | |
| CN113835505A (zh) | 一种服务器硬盘分批上下电的控制系统及方法 | |
| CN114546899A (zh) | Usb设备连接方法、系统及计算机可读存储介质 | |
| CN108182157B (zh) | 一种实现异构混合内存的方法、bmc、装置及存储介质 | |
| CN216930052U (zh) | 一种数据交换系统及内置该系统的交换机 | |
| CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |