KR101260066B1 - 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템 - Google Patents

직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템 Download PDF

Info

Publication number
KR101260066B1
KR101260066B1 KR1020060015823A KR20060015823A KR101260066B1 KR 101260066 B1 KR101260066 B1 KR 101260066B1 KR 1020060015823 A KR1020060015823 A KR 1020060015823A KR 20060015823 A KR20060015823 A KR 20060015823A KR 101260066 B1 KR101260066 B1 KR 101260066B1
Authority
KR
South Korea
Prior art keywords
storage device
ata
connection information
storage devices
computer system
Prior art date
Application number
KR1020060015823A
Other languages
English (en)
Other versions
KR20070082766A (ko
Inventor
허석원
박성호
방삼룡
박시영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060015823A priority Critical patent/KR101260066B1/ko
Priority to US11/701,647 priority patent/US7631112B2/en
Priority to DE102007009300A priority patent/DE102007009300B4/de
Publication of KR20070082766A publication Critical patent/KR20070082766A/ko
Application granted granted Critical
Publication of KR101260066B1 publication Critical patent/KR101260066B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E21—EARTH DRILLING; MINING
    • E21D—SHAFTS; TUNNELS; GALLERIES; LARGE UNDERGROUND CHAMBERS
    • E21D11/00—Lining tunnels, galleries or other underground cavities, e.g. large underground chambers; Linings therefor; Making such linings in situ, e.g. by assembling
    • E21D11/14—Lining predominantly with metal
    • E21D11/18—Arch members ; Network made of arch members ; Ring elements; Polygon elements; Polygon elements inside arches
    • E21D11/20—Special cross- sections, e.g. corrugated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH DRILLING; MINING
    • E21D—SHAFTS; TUNNELS; GALLERIES; LARGE UNDERGROUND CHAMBERS
    • E21D11/00—Lining tunnels, galleries or other underground cavities, e.g. large underground chambers; Linings therefor; Making such linings in situ, e.g. by assembling
    • E21D11/40—Devices or apparatus specially adapted for handling or placing units of linings or supporting units for tunnels or galleries

Abstract

컴퓨터 시스템은, 제 1 장치 연결 정보를 나타내는 제 1 핀을 포함하는 병렬-ATA 저장 장치와, 제 2 장치 연결 정보를 나타내는 제 2 핀을 포함하는 직렬-ATA 저장 장치와, 상기 제 1 및 제 2 저장 장치들이 연결될 수 있는 커넥터, 그리고 상기 제 1 저장 장치 그리고/또는 상기 제 2 저장 장치가 상기 커넥터에 연결되었을 때 상기 제 1 및 제 2 장치 연결 정보를 저장하는 레지스터를 포함한다. 사용자가 바이오스 셋 업 메뉴에서 병렬-ATA 및/또는 직렬-ATA 저장 장치의 연결 정보를 정확하게 설정하지 못하더라도 컴퓨터 시스템은 레지스터에 저장된 저장 장치들의 연결 정보를 자동으로 검색해서 BIOS RAM에 연결 정보를 설정할 수 있다. 그러므로 컴퓨터 시스템은 정상적으로 부팅될 수 있다.

Description

직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템{COMPUTER SYSTEM HAVING SERIAL AND PARALLEL INTERFACES}
도 1은 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템의 구성을 보여주는 도면;
도 2는 BIOS ROM에 저장된 코드를 이용하여 컴퓨터 시스템을 시작하는 방법의 흐름도; 그리고
도 3은 BIOS ROM에 저장된 BIOS 코드가 부트 파일 검색 코드를 포함하는 경우 BIOS 코드를 이용하여 컴퓨터 시스템을 시작하는 방법의 흐름도이다.
*도면의 주요 부분에 대한 설명
100 : 컴퓨터 시스템 102 : 프로세서
104 : 노스 브릿지 106 : 그래픽 컨트롤러
108 : 메모리 110 : 사우스 브릿지
112 : 클럭 발생기 114 : 커넥터
115, 117 : FPC 커넥터 116 : 병렬-ATA 저장 장치
118 : 직렬-ATA 저장 장치 120 : BIOS ROM
122, 124 : 버스 130 : 병렬-ATA 컨트롤러
132 : GPIO 레지스터 134 : 직렬-ATA 컨트롤러
136 : CMOS RAM
본 발명은 컴퓨터 시스템에 관한 것이다.
컴퓨터 시스템에서, 하드 디스크, CD 또는 DVD 드라이브들, 고용량 저장 장치들, 집(zip) 드라이브들, 및 CDRW 드라이브들과 같은 저장 장치들은 컴퓨터와의 데이터 전송을 위해 물리적 및 논리적 요건을 정의하는 인터페이스를 통하여 컴퓨터와 연결된다. 최근 컴퓨터 시스템에서 가장 널리 사용되는 인터페이스 가운데 하나는 IDE(Integrated Drive Electronics)이다. IDE 드라이브는 AT(Advanced Technology) 접속(ATA) 인터페이스라고 불린다.
ATA는 병렬(parallel)로 데이터를 전송하는 방식으로, 최대 데이터 전송 속도는 133MB/s이다. 최근에는 데이터 전송 속도가 150MB/s로 향상된 직렬(serial)-ATA가 개발되었다. 본 명세서에서는 직렬-ATA와 구별하기 위하여 ATA를 병렬-ATA로 부른다.
일반적으로 컴퓨터 시스템 내 메인 보드는 병렬-ATA 및 직렬-ATA를 모두 지원하기 위한 커넥터 및 컨트롤러를 포함하며 사용자가 편의에 따라서 병렬-ATA용 저장 장치 및 직렬-ATA용 저장 장치 둘 모두 또는 어느 하나를 사용할 수 있도록 한다. 사용자가 병렬-ATA 그리고/또는 직렬-ATA에 저장 장치들을 연결하는 경우, 사용자가 직접 CMOS 셋업(setup) 메뉴에서 저장 장치 정보를 설정해야만 컴퓨터 시 스템은 정상적인 부팅을 수행할 수 있다. 그러나 컴퓨터 하드웨어에 대한 지식이 부족한 사용자의 경우 CMOS 셋업 메뉴에서 저장 장치 정보를 정확하게 설정하는 것이 용이하지 않다.
따라서 본 발명의 목적은 저장 정치 정보를 자동으로 설정할 수 있는 컴퓨터 시스템을 제공하는데 있다.
본 발명의 다른 목적은 저장 정치 정보를 자동으로 설정할 수 있는 컴퓨터 시스템의 동작 방법을 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 컴퓨터 시스템은, 제 1 장치 연결 정보를 나타내는 제 1 핀을 포함하는 제 1 저장 장치와, 제 2 장치 연결 정보를 나타내는 제 2 핀을 포함하는 제 2 저장 장치와, 상기 제 1 및 제 2 저장 장치들이 연결될 수 있는 커넥터, 그리고 상기 제 1 저장 장치 그리고/또는 상기 제 2 저장 장치가 상기 커넥터에 연결되었을 때 상기 제 1 및 제 2 장치 연결 정보를 저장하는 레지스터를 포함한다.
상기 컴퓨터 시스템은, 바이오스 코드를 저장하는 바이오스 롬과, 사용자 장치 정보를 저장하는 씨모스 램, 그리고 상기 바이오스 코드에 따라서 POST(Power On Self Test)를 수행하되, 상기 레지스터에 저장된 상기 제 1 및 제 2 저장 장치 정보와 상기 씨모스 램에 저장된 상기 사용자 장치 정보가 일치하지 않을 때 상기 레지스터에 저장된 상기 제 1 및 제 2 장치 연결 정보를 상기 씨모스 램에 저장하 는 프로세서를 더 포함한다.
상기 제 1 저장 장치는 병렬-ATA(Advanced Technology Attachment) 저장 장치이고, 상기 제 2 저장 장치는 직렬-ATA 저장 장치이다. 이 실시예에서, 컴퓨터 시스템은, 상기 프로세서와 연결된 노스 브릿지, 그리고 상기 노스 브릿지와 연결되고, 상기 병렬-ATA 저장 장치와의 인터페이스를 위한 제 1 컨트롤러 및 상기 직렬-ATA 저장 장치와의 인터페이스를 위한 제 2 컨트롤러를 포함하는 사우스 브릿지를 더 포함한다. 상기 레지스터는 상기 사우스 브릿지 내 구성된다.
컴퓨터 시스템은, 상기 제 1 컨트롤러로 공급되는 제 1 클럭 및 상기 제 2 컨트롤러로 공급되는 제 2 클럭을 발생하는 클럭 발생기를 더 포함한다.
상기 프로세서는, 상기 레지스터에 저장된 상기 제 1 및 제 2 장치 연결 정보에 따라서 상기 클럭 발생기가 상기 제 1 및 제 2 클럭들을 선택적으로 발생하도록 제어한다.
본 발명의 실시예에서, 상기 커넥터와 연결된 상기 병렬-ATA 저장 장치 그리고 상기 직렬-ATA 저장 장치 중 어느 하나는 부트 파일을 포함하는 마스터 장치이고, 다른 하나는 슬래브 장치이다.
상기 바이오스 롬이 부트 파일 검색 프로그램을 더 포함할 때, 상기 프로세서는 상기 부트 파일 검색 프로그램에 따라서 상기 커넥터와 연결된 상기 병렬-ATA 저장 장치 그리고 상기 직렬-ATA 저장 장치 중 상기 부트 파일을 포함하는 상기 마스터 장치를 검색하고, 상기 마스터 장치를 상기 씨모스 램에 설정한다.
본 발명의 다른 특징에 의하면, 커넥터를 통해 제 1 및 제 2 저장 장치들과 연결되는 컴퓨터 시스템의 동작 방법은: POST(Power On Self Test)를 수행하는 단계와, 제 1 및 제 2 저장 장치들 및 상기 커넥터의 연결 정보와 씨모스 램에 저장된 사용자 장치 정보가 일치하는 지의 여부를 판별하는 단계, 그리고 상기 제 1 및 제 2 저장 장치의 연결 정보와 상기 사용자 장치 정보가 일치하지 않을 때 상기 제 1 및 제 2 저장 장치의 연결 정보를 상기 씨모스 램에 기입하는 단계를 포함한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템(100)의 구성을 보여준다. 컴퓨터 시스템(100)은 중앙 처리 장치인 프로세서(102), 노스 브릿지(north bridge, 104), 그래픽 컨트롤러(106), 메인 메모리(108), 사우스 브릿지(south bridge, 110), 클럭 발생기(112), 커넥터(114), FPC(Flexible Printed Circuit) 커넥터들(115, 117)을 통해 각각 연결되는 병렬-ATA 저장 장치(116) 및 직렬-AFTA 저장 장치(118), 버스들(122, 124), BIOS ROM(120) 그리고 배터리(126)를 포함한다. 로스 브릿지(104)와 사우스 브릿지(110)는 하나의 칩으로 구성되거나 또는 별개의 칩으로 각각 구성될 수 있다. 또한, 캐쉬 메모리, 모뎀, 병렬 또는 직렬 인터페이스들, SCSI 인터페이스, 네트워크 인터페이스 카드 등과 같은 디바이스들 및 여러가지 버스들 및/또는 서브 시스템들이 필요에 따라서 컴퓨터 시스템(100)에 포함될 수 있다.
프로세서(102)는 노스 브릿지(104)에 연결된다. 노스 브릿지(104)는 프로세서(102)와 그래픽 컨트롤러(106)와 메모리(108) 그리고 PCI 버스(124) 사이의 인터 페이스를 제공한다. 사우스 브릿지(110)는 PCI 버스(124)와 주변 장치, 디바이스 및 서브 시스템들과 연결된 인터페이스들 사이에 인터페이스를 제공한다. 배터리(126)는 사우스 브릿지(110)와 연결된다.
노스 브릿지(104)는 프로세서(102)와 그래픽 컨트롤러(106)와 메모리(108) 그리고 PCI 버스(124)에 연결된 디바이스들과, 사우스 브릿지(110)에 연결된 디바이스 및 서브 시스템들 사이에 통신 액세스를 제공한다. 일반적으로, 제거 가능한주변 장치들이 컴퓨터 시스템(100)에 연결되기 위해 PCI 버스(124)에 연결된 PCI 슬롯(미 도시됨)에 삽입된다.
사우스 브릿지(110)는 PCI 버스(124)와 모뎀, 프린터, 키보드, 마우스 등과 같은 일반적으로 LPC 버스(122)(또는 이전 것의 모델인, X-버스나 ISA 버스)를 통해 컴퓨터 시스템(100)에 연결되는 다양한 디바이스 및 서브 시스템 사이에 인터페이스를 제공한다. 사우스 브릿지(110)는 커넥터(114)를 통해 연결되는 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(118)를 나머지 컴퓨터 시스템(100)과 인터페이스로 연결하는데 사용되는 병렬-ATA 컨트롤러(130) 및 직렬-ATA 컨트롤러(134)를 포함한다. 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(118)는 하드 디스크, CD 또는 DVD 드라이브들, 고용량 저장 장치들, 집(zip) 드라이브들, 및 CDRW 드라이브들이 될 수 있다.
병렬-ATA 저장 장치(116)와 병렬-ATA 컨트롤러(130) 사이의 데이터 전송을 위한 핀들의 수는 40 개이나, 병렬-ATA 저장 장치(116)는 커넥터(114)에 연결되었음을 나타내기 위한 GPIO(General Purpose Input/Output) 핀을 1개 더 포함한다. 또한, 직렬-ATA 저장 장치(118)와 직렬-ATA 컨트롤러(134) 사이의 데이터 전송을 위한 핀들의 수는 4 개이나, 직렬-ATA 저장 장치(118)는 커넥터(114)에 연결되었음을 나타내기 위한 GPIO(General Purpose Input/Output) 핀을 1개 더 포함한다. 그러므로 커넥터(114)에는 컨트롤러들(130, 134)과 저장 장치들(116, 118)을 연결하기 위한 44개의 핀들 외에 2 개의 GPIO 핀들을 더 포함하여 총 46 개의 핀들이 구비된다. 본 명세서에서는 병렬 인터페이스를 위한 핀들이 40 개이고, 직렬 인터페이스를 위한 핀들이 4 개인 것을 기준으로 설명하나. 핀들의 수는 다양하게 변경될 수 있다.
저장 장치들(116, 118)을 커넥터(114)에 연결하기 위한 FPC 커넥터들(115, 117)은 저장 장치(116, 118)들이 커넥터(114)에 연결될 때 커넥터(114)의 GPIO 단자들을 풀-업(pull-up)한다. 저장 장치(116, 118)들이 커넥터(114)에 연결되지 않았을 때 커넥터(114)의 GPIO 단자들은 풀-다운(pull-down)된다.
커넥터(114)의 GPIO 단자들은 사우스 브릿지(110) 내 구비된 GPIO 레지스터(132)와 연결된다. 저장 장치들(116, 118)이 커넥터(114)에 연결되었는 지의 여부에 따라서 GPIO 레지스터(132)는 00, 01, 10 또는 11로 설정된다. 다음 표 1은 병렬-ATA 저장 장치(116) 그리고/또는 직렬-ATA 저장 장치(118)가 커넥터(114)에 연결되었을 때 GPIO 레지스터(132)에 설정되는 값을 예시적으로 보여주고 있다.
저장 장치 연결 여부 GPIO[1:0]
병렬-ATA 비연결
직렬-ATA 비연결		 00
병렬-ATA 비연결
직렬-ATA 연결		 01
병렬-ATA 연결
직렬-ATA 비연결		 10
병렬-ATA 연결
직렬-ATA 연결		 11
이와 같이 본 발명의 컴퓨터 시스템(100)은 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(118)가 컴퓨터 시스템(100)에 연결되었는 지를 나타내는 정보를 사우스 브릿지(110) 내 GPIO레지스터(132)에 저장하므로, 컴퓨터 시스템(100)이 부팅 과정에서 저장 장치들(116, 118)의 연결 여부를 용이하게 판별할 수 있다.
사우스 브릿지(136)는 CMOS RAM(136)을 포함한다. CMOS RAM(136)은 시스템 구성 데이터를 포함한다. 시스템 구성 데이터는 컴퓨터 시스템(100)을 구성하고 있는 장치들의 정보 및 컴퓨터 시스템(100)의 동작 환경 정보 예컨대, 현재 날짜, 시간, 플로피 디스크 드라이브 연결 여부, 부트 드라이브 정보, 하드디스크 정보, 전원 관리 정보 등을 저장한다. 특히 CMOS RAM(136)은 병렬-ATA 저장 장치(116) 및/또는 직렬-ATA 저장 장치(118)가 컴퓨터 시스템(100)에 연결었는 지의 여부 그리고 두 개의 저장 장치들(116, 118) 중 어느 것이 마스터이고 어느 것이 슬래브인 지의 여부를 나타내는 정보를 저장한다. CMOS RAM(136)은 사우스 브릿지(110)와 연결된 배터리(136)로부터 공급되는 전원에 의해서 저장된 데이터를 유지한다. 사용자는 바이오스 셋 업 메뉴를 통해 CMOS RAM(136)에 저장된 설정을 변경할 수 있다.
BIOS ROM(120)은 BIOS(Basic Input Output System) 코드를 저장한다. BIOS 코드는 컴퓨터 시스템(100)을 제어하고 테스트하는 내장 소프트웨어이다.
본 발명의 실시예에 따른 컴퓨터 시스템(100)에서, BIOS 코드는 BIOS RAM(136)에 저장된 시스템 구성 정보 즉, 저장 장치들(116, 118)의 연결 정보와 GPIO 레지스터(132)에 저장된 연결 정보가 일치하는 지의 여부를 비교하고, 일치하지 않을 때 GPIO 레지스터(132)에 저장된 연결 정보를 CMOS RAM(136)에 기입한다. 즉, 사용자가 바이오스 셋 업 메뉴에서 저장 장치들(116, 118)의 연결 정보를 정확하게 설정하지 못하더라도 컴퓨터 시스템(100)이 저장 장치들(116, 118)의 연결 정보를 자동으로 검색해서 설정할 수 있다. 그러므로, 컴퓨터 시스템(100)은 정상적으로 부팅될 수 있다.
병렬-ATA 저장 장치(116)와 직렬-ATA 저장 장치(118)가 모두 컴퓨터 시스템(100)에 연결되는 경우, 두 개의 장치들(116, 118) 중 하나는 마스터로 설정되고 나머지 하나는 슬래이브로 설정된다. 일반적으로, 두 개의 장치들(116, 118) 중 부트 파일을 포함하는 장치가 마스터로 설정된다. 여기서, 부트 파일은 운영 체제(operating system)의 시작을 위한 파일이다. CMOS RAM(136)은 컴퓨터 시스템(100)에 연결된 병렬-ATA 저장 장치(116) 및/또는 직렬-ATA 저장 장치(118)의 마스터/슬래이브 정보도 저장하며, 이 또한 사용자에 의해서 변경될 수 있다.
본 발명의 실시예에 따른 BIOS ROM(120)이 부트 파일 검색 프로그램을 포함하는 경우, 프로세서(102)는 부트 파일 검색 프로그램을 실행하는 것에 의해서 저장 장치들(116, 118) 중 부트 파일을 포함하는 장치를 검색하고, 검색된 결과에 따라서 저장 장치들(116, 118)의 마스터/슬래브 정보를 CMOS RAM(136)에 기입한다.
클럭 발생기(112)는 컴퓨터 시스템(100)의 동작에 필요한 클럭들을 발생하는데, 클럭 발생기(112)에서 발생되는 클럭 신호들에는 병렬-ATA 컨트롤러(130)를 위한 제 1 클럭 신호(CLK1)와 직렬-ATA 컨트롤러(134)를 위한 제 1 클럭 신호(CLK2)를 포함한다. 프로세서(102)는 파워 온 후 각 장치들을 초기화하는 과정에서 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(116)의 연결 여부에 따라서 제 1 및 제 2 클럭 신호들(CLK1, CLK2)의 발생이 중지되도록 클럭 발생기(112)를 제어한다. 불필요한 클럭 신호의 발생이 중지되므로 컴퓨터 시스템(100)에서 소비되는 전력이 감소된다.
도 2는 BIOS ROM(120)에 저장된 코드를 이용하여 컴퓨터 시스템(100)을 시작하는 방법의 흐름도이다. 단계 200에서, 프로세서(102)는 BIOS ROM(120)에 저장된 BIOS 코드 명령의 처리를 시작한다. 프로세서(102)에 의해서 처리되는 BIOS 코드는 POST를 실행한다.
단계 202에서 BIOS 코드는 GPIO 레지스터(132)에 저장된 저장 장치들(116, 118)의 연결 정보를 읽어와서, GPIO 레지스터(132)에 저장된 연결 정보와 CMOS RAM(136)에 저장된 연결 정보가 일치하는 지의 여부를 판별한다. 두 정보가 일치하지 않을 때 제어는 단계 210으로 진행한다. 단계 210에서, BIOS 코드는 GPIO 레지스터(132)에 저장된 장치 연결 정보를 CMOS RAM(136)에 기입한 후 단계 204로 진행한다. 단계 202에서 두 정보가 일치할 때 제어는 단계 204로 진행한다.
단계 204에서, BIOS 코드는 CMOS RAM(136)에 저장된 저장 장치들(116, 118)의 연결 정보에 따라서 클럭 발생기(112)를 제어한다. 즉, 저장 장치들(116, 118)이 모두 컴퓨터 시스템(100)에 연결된 경우, BIOS 코드는 제 1 및 제 2 클럭 신호들(CLK1, CLK2)을 모두 발생하도록 클럭 발생기(112)를 제어하고, 저장 장치들(116, 118) 중 어느 하나만 컴퓨터 시스템(100)에 연결된 경우, 연결된 저장 장치에 대응하는 클럭 신호만을 발생하도록 클럭 발생기(112)를 제어한다.
단계 206에서, BIOS 코드는 컴퓨터 시스템(100)에 연결된 병렬-ATA 저장 장치(116) 그리고/또는 직렬-ATA 저장 장치(118)를 초기화한다.
단계 208에서, BIOS 코드는 부팅 위치와 이에 대응하는 부팅 섹터를 식별한다. 부팅 장소는 플로피 드라이브, 하드 드라이브, CDROM, 원격 장소 등일 수 있다. 그 다음 BIOS 코드는 컴퓨터 시스템을 부팅하기 위해 부트 위치(boot location)에서 부트 섹터 코드(boot sector code)를 호출하는 것에 의해 운영 체제를 구동한다.
도 3은 BIOS ROM(120)에 저장된 BIOS 코드가 부트 파일 검색 코드를 포함하는 경우 BIOS 코드를 이용하여 컴퓨터 시스템(100)을 시작하는 방법의 흐름도이다. 도 3의 방법에 의하면, 컴퓨터 시스템(100)에 연결된 병렬-ATA 저장 장치(116) 및/또는 직렬-ATA 저장 장치(118)의 마스터/슬래브 정보를 자동으로 검색해서 CMOS RAM(136)에 설정할 수 있다.
단계 300에서, 프로세서(102)는 BIOS ROM(120)에 저장된 BIOS 코드 명령의 처리를 시작한다. 프로세서(102)에 의해서 처리되는 BIOS 코드는 POST를 실행한다.
단계 302에서 BIOS 코드는 GPIO 레지스터(132)에 저장된 저장 장치들(116, 118)의 연결 정보를 읽어와서, GPIO 레지스터(132)에 저장된 연결 정보와 CMOS RAM(136)에 저장된 연결 정보가 일치하는 지의 여부를 판별한다. 두 정보가 일치하지 않을 때 제어는 단계 310으로 진행한다. 단계 202에서 두 정보가 일치할 때 제어는 단계 304로 진행한다.
단계 310에서 BIOS 코드는 GPIO 레지스터(132)에 저장된 연결 정보에 근거해서 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(118) 모두가 컴퓨터 시스템(100)에 연결되었는 지의 여부를 판별한다. 병렬-ATA 저장 장치(116) 및 직렬-ATA 저장 장치(118) 모두가 컴퓨터 시스템(100)에 연결되었을 때 제어는 단계 312로 진행하고, 그렇지 않으면 단계 314로 진행한다.
단계 312에서 BIOS 코드는 병렬-ATA 저장 장치(116)에 부트 파일이 존재하는 지의 여부를 판별한다. 병렬-ATA 저장 장치(116)에 부트 파일이 존재하면 단계 316에서 병렬-ATA 저장 장치(116)를 마스터로 그리고 직렬-ATA 저장 장치(118)를 슬래브로 설정하는 정보를 CMOS RAM(136)에 기입한다. 병렬-ATA 저장 장치(116)에 부트 파일이 존재하지 않으면 단계 318에서 병렬-ATA 저장 장치(116)를 슬래브로 그리고 직렬-ATA 저장 장치(118)를 마스터로 설정하는 정보를 CMOS RAM(136)에 기입한다.
단계 314에서 BIOS 코드는 GPIO 레지스터(132)에 저장된 연결 정보에 근거해서 병렬-ATA 저장 장치(116)가 컴퓨터 시스템(100)에 연결되었는 지의 여부를 판별한다. 병렬-ATA 저장 장치(116)가 컴퓨터 시스템(100)에 연결되었을 때 단계 320에서 병렬-ATA 저장 장치(116)를 마스터로 설정하는 정보를 CMOS RAM(136)에 기입한다. 병렬-ATA 저장 장치(116)가 컴퓨터 시스템(100)에 연결되지 않았을 때 단계 322에서 직렬-ATA 저장 장치(116)를 마스터로 설정하는 정보를 CMOS RAM(136)에 기입한다.
단계 304에서 BIOS 코드는 CMOS RAM(136)에 저장된 저장 장치 정보에 따라서 클럭 발생기(112)의 제 1 및 제 2 클럭 신호들(CLK1, CLK2) 발생을 제어한다.
단계 306에서 BIOS 코드는 CMOS RAM(136)에 저장된 저장 장치 정보에 따라서 컴퓨터 시스템(100)에 연결된 병렬-ATA 저장 장치(116) 그리고/또는 직렬-ATA 저장 장치(118)를 초기화한다.
단계 308에서, BIOS 코드는 컴퓨터 시스템을 부팅하기 위해 병렬-ATA 저장 장치(116) 그리고/또는 직렬-ATA 저장 장치(118) 중 부트 파일을 포함하는 마스터의 부트 위치에서 부트 섹터 코드를 호출하는 것에 의해 운영 체제를 구동한다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 사용자가 바이오스 셋 업 메뉴에서 병렬-ATA 및/또는 직렬-ATA 저장 장치의 연결 정보를 정확하게 설정하지 못하더라도 컴퓨터 시스템이 저장 장치들의 연결 정보를 자동으로 검색해서 설정할 수 있다. 그러므로, 컴퓨터 시스템은 정상적으로 부팅될 수 있다.
또한 본 발명의 컴퓨터 시스템은 병렬-ATA 및/또는 직렬-ATA 저장 장치의 연결 여부에 따라서 클럭 발생기를 제어하여 불필요한 클럭 신호의 발생을 중지시키므로 소비 전력을 줄일 수 있다.
더욱이 BIOS ROM이 부트 파일 검색 프로그램을 포함하는 경우, BIOS 코드가 병렬-ATA 및/또는 직렬-ATA 저장 장치에 저장된 부트 파일을 검색해서 병렬-ATA 및/또는 직렬-ATA 저장 장치의 마스터/슬래브 정보를 CMOS RAM에 기입할 수 있다. 그러므로, 사용자가 병렬-ATA 및/또는 직렬-ATA 저장 장치 마스터/슬래브 정보를 잘못 설정했더라도 컴퓨터 시스템은 정상적으로 부팅될 수 있다.

Claims (16)

  1. 제 1 장치 연결 정보를 나타내는 제 1 핀을 포함하는 제 1 저장 장치와;
    제 2 장치 연결 정보를 나타내는 제 2 핀을 포함하는 제 2 저장 장치와;
    상기 제 1 및 제 2 저장 장치들이 연결될 수 있는 커넥터;
    상기 제 1 저장 장치 또는 상기 제 2 저장 장치가 상기 커넥터에 연결되었을 때 상기 제 1 및 제 2 장치 연결 정보를 저장하는 레지스터;
    바이오스 코드를 저장하는 바이오스 롬;
    사용자 장치 정보를 저장하는 씨모스 램; 그리고
    상기 바이오스 코드에 따라서 POST(Power On Self Test)를 수행하되, 상기 레지스터에 저장된 상기 제 1 및 제 2 장치 연결 정보와 상기 씨모스 램에 저장된 상기 사용자 장치 정보가 일치하지 않을 때 상기 레지스터에 저장된 상기 제 1 및 제 2 장치 연결 정보를 상기 씨모스 램에 저장하는 프로세서를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 저장 장치는 병렬-ATA(Advanced Technology Attachment) 저장 장치이고, 상기 제 2 저장 장치는 직렬-ATA 저장 장치인 것을 특징으로 하는 컴퓨터 시스템.
  4. 제 3 항에 있어서,
    상기 프로세서와 연결된 노스 브릿지; 그리고
    상기 노스 브릿지와 연결되고, 상기 병렬-ATA 저장 장치와의 인터페이스를 위한 제 1 컨트롤러 및 상기 직렬-ATA 저장 장치와의 인터페이스를 위한 제 2 컨트롤러를 포함하는 사우스 브릿지를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 3 항에 있어서,
    상기 바이오스 롬은 부트 파일 검색 프로그램을 더 포함하며,
    상기 프로세서는 상기 부트 파일 검색 프로그램에 따라서 상기 커넥터와 연결된 상기 병렬-ATA 저장 장치 그리고 상기 직렬-ATA 저장 장치 중 부트 파일을 포함하는 마스터 장치를 검색하고, 상기 마스터 장치를 상기 씨모스 램에 설정하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 커넥터를 통해 제 1 및 제 2 저장 장치들과 연결되는 컴퓨터 시스템의 동작 방법에 있어서:
    POST(Power On Self Test)를 수행하는 단계와;
    상기 커넥터와 연결되는 상기 제 1 및 제 2 저장 장치의 연결 정보와 씨모스 램에 저장된 사용자 장치 정보가 일치하는 지의 여부를 판별하는 단계; 그리고
    상기 제 1 및 제 2 저장 장치의 연결 정보와 상기 사용자 장치 정보가 일치하지 않을 때 상기 제 1 및 제 2 저장 장치의 연결 정보를 상기 씨모스 램에 기입하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  11. 제 10 항에 있어서,
    상기 컴퓨터 시스템은,
    상기 제 1 저장 장치와의 인터페이스를 위한 제 1 컨트롤러와;
    상기 제 2 저장 장치와의 인터페이스를 위한 제 2 컨트롤러; 및
    상기 제 1 및 제 2 컨트롤러들로 각각 제공되는 제 1 및 제 2 클럭 신호들을 발생하는 클럭 발생기를 포함하며;
    상기 씨모스 램에 저장된 상기 제 1 및 제 2 저장 장치의 연결 정보에 따라서 상기 클럭 발생기가 상기 제 1 및 제 2 클럭 신호들을 선택적으로 발생하도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  12. 제 10 항에 있어서,
    상기 제 1 및 제 2 저장 장치의 연결 정보와 상기 사용자 장치 정보가 일치할 때 상기 커넥터에 연결된 상기 제 1 또는 제 2 저장 장치를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  13. 제 10 항에 있어서,
    상기 제 1 및 제 2 저장 장치의 연결 정보가 상기 제 1 및 상기 제 2 저장 장치들 모두가 상기 커넥터에 연결됨을 나타낼 때 상기 제 1 및 제 2 저장 장치들 중 부트 파일을 포함하는 장치를 검색하는 단계; 그리고
    상기 제 1 및 제 2 저장 장치들 중 부트 파일을 포함하는 장치를 마스터로 설정하는 정보를 상기 씨모스 램에 기입하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 저장 장치들 중 부트 파일을 포함하지 않는 장치를 슬래브로 설정하는 정보를 상기 씨모스 램에 기입하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  15. 삭제
  16. 삭제
KR1020060015823A 2006-02-17 2006-02-17 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템 KR101260066B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060015823A KR101260066B1 (ko) 2006-02-17 2006-02-17 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템
US11/701,647 US7631112B2 (en) 2006-02-17 2007-02-02 Determining storage device connection information for serial and parallel computer interfaces to storage devices
DE102007009300A DE102007009300B4 (de) 2006-02-17 2007-02-14 Rechnersystem und Verfahren zum Betreiben eines Rechnersystems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015823A KR101260066B1 (ko) 2006-02-17 2006-02-17 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템

Publications (2)

Publication Number Publication Date
KR20070082766A KR20070082766A (ko) 2007-08-22
KR101260066B1 true KR101260066B1 (ko) 2013-04-30

Family

ID=38336251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015823A KR101260066B1 (ko) 2006-02-17 2006-02-17 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템

Country Status (3)

Country Link
US (1) US7631112B2 (ko)
KR (1) KR101260066B1 (ko)
DE (1) DE102007009300B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417709B (zh) * 2008-03-06 2013-12-01 Asustek Comp Inc 電腦系統和節電方法
US7937512B1 (en) * 2009-10-19 2011-05-03 Spx Corporation Method and apparatus for an automatic recovery keyboard for slate tablet computers
US20130097346A1 (en) * 2011-10-14 2013-04-18 Innodisk Corporation Storage device and connecting seat for connecting the same to host
US8719459B2 (en) * 2011-10-24 2014-05-06 Skyworks Solutions, Inc. Dual mode power amplifier control interface with a three-mode general purpose input/output interface
KR101983959B1 (ko) 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기와 전송 라인을 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
TW201437818A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 週邊元件連接裝置及具有週邊元件連接介面的電子裝置
TWI541656B (zh) * 2014-08-07 2016-07-11 SATA Express interface storage device and its inserted motherboard
WO2016111670A1 (en) * 2015-01-05 2016-07-14 Hewlett Packard Enterprise Development Lp Storage device flashing operation
US20190050366A1 (en) * 2017-08-14 2019-02-14 Qualcomm Incorporated Device, event and message parameter association in a multi-drop bus
WO2020251539A1 (en) * 2019-06-10 2020-12-17 Hewlett-Packard Development Company, L.P. Peripheral component interconnect express (pcie) device add-on card detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030191872A1 (en) 2002-04-03 2003-10-09 Frank Barth ATA and SATA compliant controller

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016402A (en) 1996-05-21 2000-01-18 Iomega Corporation Method for integrating removable media disk drive into operating system recognized as fixed disk type and modifying operating system to recognize as floppy disk type
US6073206A (en) 1998-04-30 2000-06-06 Compaq Computer Corporation Method for flashing ESCD and variables into a ROM
TWI221225B (en) * 2002-08-29 2004-09-21 Via Tech Inc Physical layer structure adapted to provide parallel and serial ATA interfaces
AU2003270413A1 (en) * 2002-09-06 2004-03-29 Silicon Image, Inc. Method and apparatus for double data rate serial ata phy interface
TWI221256B (en) 2003-10-15 2004-09-21 Via Tech Inc Method and apparatus for driving a non-native SATA hard disk
JP2005166097A (ja) 2003-11-28 2005-06-23 Toshiba Corp 記憶装置及び磁気ディスク装置
US7734868B2 (en) 2003-12-02 2010-06-08 Nvidia Corporation Universal RAID class driver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030191872A1 (en) 2002-04-03 2003-10-09 Frank Barth ATA and SATA compliant controller

Also Published As

Publication number Publication date
DE102007009300A1 (de) 2007-09-13
DE102007009300B4 (de) 2012-05-03
DE102007009300A8 (de) 2007-12-27
KR20070082766A (ko) 2007-08-22
US20070234027A1 (en) 2007-10-04
US7631112B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
KR101260066B1 (ko) 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템
US6038624A (en) Real-time hardware master/slave re-initialization
US7447934B2 (en) System and method for using hot plug configuration for PCI error recovery
TW299424B (en) Methods and apparatus for booting a computer having a removable media disk drive
KR100281901B1 (ko) 듀얼 명령어 세트 아키텍쳐
US6338107B1 (en) Method and system for providing hot plug of adapter cards in an expanded slot environment
TW445416B (en) Upgrade card for a computer system and method of operating the same
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 ｒｏｍ
US20070300055A1 (en) Booting apparatus and method therefor
US7350111B2 (en) Method of providing a real time solution to error occurred when computer is turned on
JP3618878B2 (ja) コンピュータシステムおよびバス接続方法
KR100816763B1 (ko) 플래시 메모리 모듈을 주기억장치로 사용하는 전자 시스템및 그것의 부팅 방법
US20090132798A1 (en) Electronic device and method for resuming from suspend-to-memory state thereof
US6016549A (en) Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving
US20040049617A1 (en) Method of firmware update by USB interface
CN107145198B (zh) 一种提升服务器对硬盘兼容能力的方法及其主板
US20040225874A1 (en) Method for reduced BIOS boot time
US20030182476A1 (en) Embedded control unit
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US6457137B1 (en) Method for configuring clock ratios in a microprocessor
KR100216870B1 (ko) 컴퓨터의 바이오스 공용 장치 및 공용 방법
JP3437238B2 (ja) コンピュータ、コンピュータシステム及びその制御方法
CN112187252A (zh) 接口识别电路、方法、设备和电子设备
US7206973B2 (en) PCI validation
CN101206576A (zh) 缩短开机时间的计算机主机及缩短计算机主机开机时间方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7