TWI541656B - SATA Express interface storage device and its inserted motherboard - Google Patents

SATA Express interface storage device and its inserted motherboard Download PDF

Info

Publication number
TWI541656B
TWI541656B TW103127077A TW103127077A TWI541656B TW I541656 B TWI541656 B TW I541656B TW 103127077 A TW103127077 A TW 103127077A TW 103127077 A TW103127077 A TW 103127077A TW I541656 B TWI541656 B TW I541656B
Authority
TW
Taiwan
Prior art keywords
data
data connection
connector
port
interface
Prior art date
Application number
TW103127077A
Other languages
English (en)
Other versions
TW201606517A (zh
Inventor
Chin Chung Kuo
Chia Wei Li
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW103127077A priority Critical patent/TWI541656B/zh
Priority to US14/807,560 priority patent/US20160041939A1/en
Publication of TW201606517A publication Critical patent/TW201606517A/zh
Application granted granted Critical
Publication of TWI541656B publication Critical patent/TWI541656B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

SATA Express介面之儲存裝置及其插設之主機板
本發明有關於一種儲存裝置及其插設之主機板，尤指一種符合於SATA Express介面規格之儲存裝置及其插設之主機板。
固態硬碟的性能不斷提升，以致於目前SATA的頻寬傳輸速度已經不敷使用，如SATA 3之頻寬傳輸速度為6Gb/s。在此，為了可以進一步提升SATA的頻寬傳輸速度，SATA-IO協會係以PCI-Express介面為基礎，制定出全新的SATA Express介面規格，其頻寬傳輸速度可以達到8Gb/s或16Gb/s。
SATA Express介面規格係容許其介面可以選擇配置一或兩儲存器，其儲存器可以為固態硬碟或快閃記憶體模組。關於SATA Express介面的腳位定義如表1所述：
S1~S7腳位被配置給第一個儲存器使用，其中S2、S3、S5、S6腳位作為第一個儲存器傳送資料的腳位。S8~S14腳位被配置給第二個儲存器使用，其中S9、S10、S12、S13腳位作為第二個儲存器傳送資料的腳位。此外，P1~P4腳位屬於控制腳位。
接續，在P1~P4腳位之中，P4腳位被定義作為判定S2、S3、S5、S6資料腳位及S9、S10、S12、S13資料腳位傳送何種傳輸協定資料之檢測腳位。例如：當P4腳位之訊號狀態為0(或低電位)時，可以判定兩儲存器經由S2、S3、S5、S6資料腳位及S9、S10、S12、S13資料腳位傳送PCIe傳輸協定之資料；或者，當P4腳位之訊號狀態為1(或高電位)時，可以判定兩儲存器經由S2、S3、S5、S6資料腳位及S9、S10、S12、S13資料腳位傳送SATA傳輸協定之資料。在此，經由判定P4腳位之訊號狀態以得知兩儲存器所規範的資料傳輸協定。
再者，以往SATA Express介面之儲存裝置配置兩儲存器，由於只使用單一個檢測腳位(如P4腳位)判定其資料傳輸協定，因此，兩儲存器之資料傳輸協定必須被限制為相同的，例如：兩儲存器之資料傳輸協定都被規範為SATA資料或都被規範為PCIe資料。若SATA Express介面之儲存裝置傳送兩種傳輸協定類型之資料且實際應用在一傳統的主機板時，將會造成傳統的主機板無法正確判定出兩種傳輸協定類型之資料進而導致停止運作的情況。
本發明提出一種SATA Express介面之儲存裝置，其儲存裝置具有兩儲存器，SATA Express介面可以選擇採用相同或不同傳輸協定來存取兩儲存器的資料。
本發明提出一種SATA Express介面之儲存裝置及其插設之主機板，在儲存裝置之SATA Express介面連接器與主機板之SATA Express介面連接座中分別定義有兩檢測腳位，當介面連接器之兩檢測腳位與介面連接座之兩檢測腳位電性接觸時將會產生兩檢測訊號，主機板之微處理器經由檢查兩檢測訊號以判定從儲存裝置之兩儲存器中所存取的資料為兩種傳 輸協定類型或一種傳輸協定類型。
為達成上述目的，本發明提供一種SATA Express介面之儲存裝置，包括：一介面連接器，為一SATA Express介面規格之連接器，包括一第一資料連接端、一第二資料連接端及一控制端，在控制端的腳位中定義有兩連接器檢測腳位；一第一控制單元，電性連接第一資料連接端及一第一儲存器，定義第一資料連接端以一第一傳輸協定或一第二傳輸協定來傳送第一儲存器的資料；及一第二控制單元，電性連接第二資料連接端及一第二儲存器，定義第二資料連接端以第一傳輸協定或第二傳輸協定來傳送第二儲存器的資料，其中藉由檢測兩連接器檢測腳位以判定第一資料連接端或第二資料連接端所傳送的資料為符合於第一傳輸協定或第二傳輸協定之資料。
本發明一實施例中，其中第一資料連接端及第二資料連接端傳送相同傳輸協定或不同傳輸協定之資料。
本發明一實施例中，其中介面連接器製作成一金手指介面連接器或一針腳式介面連接器。
本發明又提供一種可供儲存裝置插設之主機板，包括：一微處理器；及一介面連接座，電性連接微處理器，為一SATA Express介面規格之連接座，包括一第一資料連接埠、一第二資料連接埠及一控制埠，在控制埠的腳位中定義有兩連接座檢測腳位，其中當介面連接器之第一資料連接端、第二資料連接端及控制端分別插接在介面連接座之第一資料連接埠、第二資料連接埠及控制埠時，兩連接器檢測腳位將會電性接觸兩連接座檢測腳位而產生有兩檢測訊號，微處理器經由檢查兩檢測訊號以判定第一資料連接埠或第二資料連接埠所傳送的資料為符合於第一傳輸協定或第二傳輸協定之資料。
本發明一實施例中，其中第一資料連接埠及第二資料連接埠傳送相同傳輸協定或不同傳輸協定之資料。
本發明一實施例中，其中第一傳輸協定為SATA傳輸協定，而第二傳輸協定為PCIe傳輸協定。
本發明一實施例中，其中介面連接座製作成一金手指介面連接座或一針腳式介面連接座。
10‧‧‧儲存裝置
11‧‧‧介面連接器
111‧‧‧第一資料連接端
113‧‧‧第二資料連接端
115‧‧‧控制端
1151‧‧‧連接器檢測腳位
1153‧‧‧連接器檢測腳位
131‧‧‧第一控制單元
133‧‧‧第二控制單元
15‧‧‧第一儲存器
17‧‧‧第二儲存器
20‧‧‧主機板
21‧‧‧介面連接座
211‧‧‧第一資料連接埠
213‧‧‧第二資料連接埠
215‧‧‧控制埠
2151‧‧‧連接座檢測腳位
2153‧‧‧連接座檢測腳位
23‧‧‧微處理器
第1圖：本發明儲存裝置及其插設之主機板之立體結構圖。
第2圖：本發明儲存裝置及其插設之主機板之電路結構圖。
第3圖：本發明介面連接器及介面連接座之腳位結構示意圖。
請參閱第1圖及第2圖分別為本發明儲存裝置及其插設之主機板之立體結構圖及電路結構圖。如圖所示，儲存裝置10包括一介面連接器11、一第一控制單元131、一第二控制單元133、一第一儲存器15及一第二儲存器17。第一控制單元131及第二控制單元133可以為個別獨立的晶片模組或一整合型的晶片模組。第一儲存器15與第二儲存器17可以為固態硬碟或快閃記憶體模組。介面連接器11為一金手指或一針腳式介面連接器，其包括一第一資料連接端111、一第二資料連接端113及一控制端115。第一控制單元131電性連接第一儲存器15及第一資料連接端111，而第二控制單元133電性連接第二儲存器17及第二資料連接端113。第一控制單元131定義第一資料連接端111以一第一傳輸協定或一第二傳輸協定來傳送第一儲存器15的資料，而第二控制單元133定義第二資料連接端113以第一傳輸協定或第二傳輸協定來傳送第二儲存器17的資料。在本發明一實施例中，第一傳輸協定為SATA資料傳輸協定，而第二傳輸協定為PCIe資料傳輸協定。
主機板20為一電腦系統之主機板，包括一介面連接座21及一微處理器23，微處理器23電性連接介面連接座21。介面連接座21為一金手指或一針腳式介面連接座，其包括一第一資料連接埠211、一第二資料連接埠213及一控制埠215。儲存裝置10及主機板20可以透過介面連接器11及介面連接座21的插接而進行兩者間的資料傳輸。再者，本發明一實施例中，儲存裝置10可以直接利用介面連接器11插接至主機板20之介面連接座21之上，或者，本發明另一實施例中，儲存裝置10透過一具有連接排線之介面連接器11插接至主機板20之介面連接座21之上。
進一步參閱第3圖，為本發明介面連接器及介面連接座之腳位結構圖。介面連接器11及介面連接座21為符合於SATA-IO協會所定義的SATA Express介面標準規範之連接器及連接座，其腳位數量皆為14支。關於介面連接器11及介面連接座21的腳位定義如表2所述：
S1~S7腳位為第一資料連接端111及第一資料連接埠211之腳位，被配置給第一個儲存器15使用，其中S2、S3、S5、S6腳位被定義作為傳送第一個儲存器15資料的腳位。S8~S14腳位為第二資料連接端113及第二資料連接埠213之腳位，被配置給第二個儲存器17使用，其中S9、S10、S12、S13腳位被定義作為傳送第二個儲存器17資料的腳位。P1~P4腳位為控制端115及控制埠215之腳位。
在本發明中，除了將控制端115及控制埠215的P4腳位定義為一檢測腳位1151、2151外，進一步將原本閒置的P1腳位定義為另一檢測腳位1153、2153。當儲存裝置10透過介面連接器11與主機板20之介面連接座21插接時，第一資料連接端111、第二資料連接端113及控制端15將會分別結合在對應的第一資料連接埠211、第二資料連接埠213及控制埠215上，使得連接器11的兩檢測腳位1151、1153可以電性接觸連接座21的兩檢測腳位 2151、2153而產生有兩檢測訊號DET1、DET2。此兩檢測訊號DET1、DET2將會根據於第一資料連接端111/連接埠211與第二資料連接端113/連接埠213傳送何種傳輸協定之資料以反應出相對的電性訊號，如電位訊號。之後，微處理器23經由檢查兩檢測訊號DET1、DET2即可判定在儲存裝置10中所配置的兩儲存器15、17其個別定義的資料傳輸協定。
係以表3為例，當微處理器23接收到兩檢測訊號為DET1=0、DET2=0時，將會判定出第一資料連接端111/連接埠211與第二資料連接端113/連接埠213都傳送SATA傳輸協定之資料。當微處理器23接收到兩檢測訊號為DET1=0、DET2=1時，將會判定出第一資料連接端111/連接埠211傳送SATA傳輸協定之資料，而第二資料連接端113/連接埠213傳送PCIe傳輸協定之資料。當微處理器23接收到兩檢測訊號為DET1=1、DET2=0時，將會判定出第一資料連接端111/連接埠211傳送PCIe傳輸協定之資料，而第二資料連接端113/連接埠213傳送SATA傳輸協定之資料。當微處理器23接收到兩檢測訊號為DET1=1、DET2=1時，將會判定出第一資料連接端111/連接埠211與第二資料連接端113/連接埠213都傳送PCIe傳輸協定之資料。
於是，在本發明中，第一資料連接端111/連接埠211與第二資料連接端113/連接埠213不論傳送相同或不同傳輸協定之資料，主機板20之微處理器23都可以透過檢查兩檢測訊號DET1、DET2而正確地判定出來。如此據以實施，SATA Express介面即可選擇採用相同或不同傳輸協定來存取兩儲存器15、17的資料。
以往SATA Express介面之兩資料連接端/連接埠只能傳送相 同傳輸協定之資料(例如兩資料連接端/連接埠都傳送SATA傳輸協定之資料或都傳送PCIe傳輸協定之資料)，然，本發明SATA Express介面之兩資料連接端111、113/連接埠211、213可以選擇傳輸不同傳輸協定之資料(例如：第一資料連接端111/連接埠211傳送SATA傳輸協定之資料，而第二資料連接端113/連接埠213傳送PCIe傳輸協定之資料)。
再者，本發明又一實施例中，本發明SATA Express介面可以選擇其中一資料連接端/連接埠(例如：第一資料連接端111/連接埠211)作為一儲存器的資料介面，而另一資料連接端/連接埠(例如：第二資料連接端113/連接埠213)選擇作為一應用模組(例如：顯示模組、WIFI無線通訊模組)的應用介面。如此據以實施，將可以使得本發明SATA Express介面不僅具有資料儲存功能外，也能包含有其他特定的應用功能。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
11‧‧‧介面連接器
111‧‧‧第一資料連接端
113‧‧‧第二資料連接端
115‧‧‧控制端
1151‧‧‧連接器檢測腳位
1153‧‧‧連接器檢測腳位
21‧‧‧介面連接座
211‧‧‧第一資料連接埠
213‧‧‧第二資料連接埠
215‧‧‧控制埠
2151‧‧‧連接座檢測腳位
2153‧‧‧連接座檢測腳位

Claims (6)

  1. 一種SATA Express介面之儲存裝置，包括：一介面連接器，為一符合於SATA Express硬體標準介面規格之連接器，包括一第一資料連接端、一第二資料連接端及一控制端，在控制端的腳位中定義有兩連接器檢測腳位；一第一控制單元，電性連接第一資料連接端及一第一儲存器，定義第一資料連接端以一第一傳輸協定或一第二傳輸協定來傳送第一儲存器的資料；及一第二控制單元，電性連接第二資料連接端及一第二儲存器，定義第二資料連接端以第一傳輸協定或第二傳輸協定來傳送第二儲存器的資料，其中該第一資料連接端及該第二資料連接端傳送相同傳輸協定或不同傳輸協定之資料；其中藉由檢測兩連接器檢測腳位以判定第一資料連接端或第二資料連接端所傳送的資料為符合於第一傳輸協定或第二傳輸協定之資料。
  2. 如申請專利範圍第1項所述之儲存裝置，其中該第一傳輸協定為SATA傳輸協定，而該第二傳輸協定為PCIe傳輸協定。
  3. 如申請專利範圍第1項所述之儲存裝置，其中該介面連接器製作成一金手指介面連接器或一針腳式介面連接器。
  4. 一種如申請專利範圍第1項所述之儲存裝置所插設之主機板，包括：一微處理器；及一介面連接座，電性連接微處理器，為一符合於SATA Express硬體標準介面規格之連接座，包括一第一資料連接埠、一第二資料連接埠及一控制埠，在控制埠的腳位中定義有兩連接座檢測腳位，其中當該介面連接器之該第一資料連接端、該第二資料連接端及該控制端分別插接在介面連接座之第一資料連接埠、第二資料連接埠及控制埠時，該兩連接器檢測腳位將會電性接觸兩連接座檢測腳位而產生 有兩檢測訊號，微處理器經由檢查兩檢測訊號以判定第一資料連接埠或第二資料連接埠所傳送的資料為符合於該第一傳輸協定或該第二傳輸協定之資料，其中該第一資料連接埠及該第二資料連接埠傳送相同傳輸協定或不同傳輸協定之資料。
  5. 如申請專利範圍第4項所述之主機板，其中該第一傳輸協定為SATA傳輸協定，而該第二傳輸協定為PCIe傳輸協定。
  6. 如申請專利範圍第4項所述之主機板，其中該介面連接座製作成一金手指介面連接座或一針腳式介面連接座。
TW103127077A 2014-08-07 2014-08-07 SATA Express interface storage device and its inserted motherboard TWI541656B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103127077A TWI541656B (zh) 2014-08-07 2014-08-07 SATA Express interface storage device and its inserted motherboard
US14/807,560 US20160041939A1 (en) 2014-08-07 2015-07-23 Sata express interface storage device and motherboard insertedly provided thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127077A TWI541656B (zh) 2014-08-07 2014-08-07 SATA Express interface storage device and its inserted motherboard

Publications (2)

Publication Number Publication Date
TW201606517A TW201606517A (zh) 2016-02-16
TWI541656B true TWI541656B (zh) 2016-07-11

Family

ID=55267516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127077A TWI541656B (zh) 2014-08-07 2014-08-07 SATA Express interface storage device and its inserted motherboard

Country Status (2)

Country Link
US (1) US20160041939A1 (zh)
TW (1) TWI541656B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10257944B2 (en) * 2016-12-14 2019-04-09 Micron Technology, Inc. Board edge connector

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221225B (en) * 2002-08-29 2004-09-21 Via Tech Inc Physical layer structure adapted to provide parallel and serial ATA interfaces
KR101260066B1 (ko) * 2006-02-17 2013-04-30 삼성전자주식회사 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템

Also Published As

Publication number Publication date
TW201606517A (zh) 2016-02-16
US20160041939A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
TWI568101B (zh) 在插座中提供定向支援之技術
EP2480978B1 (en) Multi-protocol storage device bridge
TWI512484B (zh) 用於促進一主機裝置與一配件間通信之資料結構
CN107871524B (zh) 对存储装置进行复位的电子装置和操作该电子装置的方法
US8553578B2 (en) Automated protocol selection for host adapter card
US7673092B2 (en) PCI Express interface
US10162723B2 (en) Electronic card and detecting method thereof
WO2019071887A1 (zh) 连接器、NVMe存储设备及计算机设备
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
TWI545858B (zh) SATA EXPRESS connector
WO2017112046A1 (en) Device, method and system for performing closed chassis debug with a repeater
TWI541656B (zh) SATA Express interface storage device and its inserted motherboard
US8029320B1 (en) Integrated module including physical layer network device, receptacle and physical layer isolation module
US7597592B2 (en) Automatic configuration of an interface to a host or client
TWI499145B (zh) 電子裝置、底座及切換連接器接腳功能之方法
US9742654B1 (en) Communication interface testing
US20230418703A1 (en) Autonomic troubleshooting of a system of devices
TWI578165B (zh) 支援usb存放裝置在dos系統下熱插拔的裝置及方法
CN105589530B (zh) 一种电子系统和管理半导体芯片的使用的方法
CN113806273B (zh) 快速周边组件互连数据传输控制系统
US9811496B2 (en) Method and apparatus for detecting interface connection between devices
CN104298309A (zh) SATA Express介面之存贮装置及其插设之主机板
TWI559155B (zh) 輸入／輸出埠切換方法及其電子裝置及系統
TWI454921B (zh) 訊號溝通方法、訊號轉換系統及擴充插卡
TW201403615A (zh) 記憶體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees