TWI775436B - 匯流排系統 - Google Patents

匯流排系統 Download PDF

Info

Publication number
TWI775436B
TWI775436B TW110117650A TW110117650A TWI775436B TW I775436 B TWI775436 B TW I775436B TW 110117650 A TW110117650 A TW 110117650A TW 110117650 A TW110117650 A TW 110117650A TW I775436 B TWI775436 B TW I775436B
Authority
TW
Taiwan
Prior art keywords
slave
elements
alert
control line
code
Prior art date
Application number
TW110117650A
Other languages
English (en)
Other versions
TW202246994A (zh
Inventor
黃之鴻
邱康富
張豪揚
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110117650A priority Critical patent/TWI775436B/zh
Priority to CN202111402803.6A priority patent/CN115378755B/zh
Priority to US17/551,399 priority patent/US11630787B2/en
Application granted granted Critical
Publication of TWI775436B publication Critical patent/TWI775436B/zh
Publication of TW202246994A publication Critical patent/TW202246994A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Small-Scale Networks (AREA)
  • Debugging And Monitoring (AREA)
  • Platform Screen Doors And Railroad Systems (AREA)
  • Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
  • Mechanical Operated Clutches (AREA)

Abstract

本發明提供一種匯流排系統。複數從屬元件經由增強序列週邊設備介面匯流排電性連接於主控元件。各從屬元件具有一警示交握接腳。該等從屬元件的該等警示交握接腳經由一警示交握控制線而電性連接在一起。第一從屬元件經由一序列週邊設備介面匯流排電性連接於一記憶體元件。在得到來自該記憶體元件的一程式碼之後，該第一從屬元件根據一安全碼對該程式碼進行驗證，並相應於已驗證的該程式碼經由該警示交握接腳控制該警示交握控制線對該等從屬元件進行解鎖。已解鎖的該等從屬元件是透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。

Description

匯流排系統
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統。
以往在電腦系統中，晶片組如南橋晶片（south bridge chip）是藉由低接腳數（Low Pin Count，LPC）介面來與其他的電路模組，例如具不同功能的系統單晶片（System-on-a-chip，SoC）相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面（Enhanced Serial Peripheral Interface，eSPI）匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。
因此，需要一種能排程多個電路模組之匯流排的機制。
本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、一序列週邊設備介面匯流排、一記憶體元件以及複數從屬元件。該記憶體元件是經由該序列週邊設備介面匯流排電性連接於該主控元件。該等從屬元件是經由該增強序列週邊設備介面匯流排電性連接於該主控元件。每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該等警示交握接腳係經由一警示交握控制線而電性連接在一起。該等從屬元件之一第一從屬元件是經由該序列週邊設備介面匯流排電性連接於該記憶體元件。在得到來自該記憶體元件的一程式碼之後，該第一從屬元件根據一安全碼對該程式碼進行驗證，並相應於已驗證的該程式碼經由該警示交握接腳控制該警示交握控制線對除了該第一從屬元件之外的該等從屬元件進行解鎖。已解鎖的該等從屬元件是透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
再者，本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、一序列週邊設備介面匯流排、一記憶體元件以及複數從屬元件。該記憶體元件是經由該序列週邊設備介面匯流排電性連接於該主控元件。該等從屬元件是經由該增強序列週邊設備介面匯流排電性連接於該主控元件。每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該等警示交握接腳係經由一警示交握控制線而電性連接在一起。該等從屬元件之一第一從屬元件是經由該序列週邊設備介面匯流排電性連接於該記憶體元件。在得到來自該記憶體元件的複數程式碼之後，該第一從屬元件根據一安全碼對該等程式碼進行驗證。相應於已驗證的該程式碼，該第一從屬元件經由該警示交握接腳控制該警示交握控制線對對應於已驗證的該程式碼的該從屬元件進行解鎖。對應於已驗證的該程式碼的該從屬元件在解鎖之後是透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控（master）元件10、匯流排12以及複數從屬（slave）元件14A-14D。在一些實施例中，主控元件10是南橋晶片。在一些實施例中，主控元件10可電性連接於一電腦系統（未顯示）的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。在一些實施例中，匯流排12為增強序列週邊設備介面（Enhanced Serial Peripheral Interface，eSPI）匯流排。主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D進行eSPI通訊，而從屬元件14A-14D是根據仲裁機制與主控元件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
第2圖係顯示根據本發明一些實施例所述之第1圖中匯流排系統1之連接配置圖。在此實施例中，匯流排12包括重置信號線eSPI_RST、晶片選擇（chip select）信號線eSPI_CS、時脈信號eSPI_CLK以及輸入輸出信號線eSPI_IO。主控元件10是藉由晶片選擇信號線eSPI_CS與從屬元件14A-14D以一對一機制來進行eSPI通訊。此外，透過仲裁機制，從屬元件14A-14D可經由輸入輸出信號線eSPI_IO與主控元件10進行eSPI通訊（例如傳輸資料與指令）。當主控元件10經由匯流排12與從屬元件14A-14D進行eSPI通訊時，時脈信號eSPI_CLK可做為參考時脈。
一般來說，根據晶片選擇信號線eSPI_CS的運作機制，主控元件10僅能選擇單一元件進行eSPI通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇信號線eSPI_CS而連接從屬元件14A-14D進行eSPI通訊，因而可提高匯流排系統1的擴充性。
在第2圖中，從屬元件14A-14D包括位址區段選擇接腳18A-18D、位址進入選擇接腳16A-16D以及警示交握（handshake）接腳Alert_1-Alert_4。從屬元件14A-14D所對應的位址可藉由位址區段選擇接腳18A-18D以及位址進入選擇接腳16A-16D所接收的電壓準位的組合來進行配置，以使從屬元件14A-14D具有互異的位址區段。例如，從屬元件14A與14C的位址區段選擇接腳18A及18C是耦接於接地端GND，以對應於第一位址區段。從屬元件14A與14C的位址進入選擇接腳16A及16C分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第一位址區段的第一位址及第二位址。此外，從屬元件14B與14D的位址區段選擇接腳18B及18D是耦接於電源VDD，以對應於第二位址區段。從屬元件14B與14D的位址進入選擇接腳16B及16D分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第二位址區段的第一位址及第二位址。值得注意的是，位址區段選擇接腳18A-18D以及位址進入選擇接腳16A-16D的配置僅是個例子，並非用以限定本發明。在其他實施例中，任何合適的設置都可用於設定從屬元件14A-14D所對應的位址區段。
從屬元件14A-14D的警示交握接腳Alert_1-Alert_4是彼此電性連接至警示交握控制線ALERT_HAND。在此實施例中，警示交握控制線ALERT_HAND是經由上拉（pull-up）電阻R而電性連接至電源VDD，以使警示交握控制線ALERT_HAND為高電壓位準（例如高邏輯信號“H”）。此外，從屬元件14A-14D內的排程控制器（schedule controller）145A-145D可藉由控制所對應之警示交握接腳Alert_1-Alert_4為低電壓位準（例如低邏輯信號“L”），來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為低電壓位準。於是，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓位準，來取得主動和主控元件10通訊的權利。警示交握接腳Alert_1-Alert_4為雙向輸入/輸出接腳（bi-directional input/output），且在輸出模式下為汲極開路（open drain）。在一些實施例中，警示交握控制線ALERT_HAND是經由下拉（pull-down）電阻而電性連接至接地端GND，以使警示交握控制線ALERT_HAND為低電壓位準（例如低邏輯信號“L”）。
在第2圖中，每一從屬元件14A-14D包括各自的需求控制器143A-143D。以從屬元件14A作為例子來說明，從屬元件14A的需求控制器143A可控制從屬元件14A經由匯流排12與主控元件10進行eSPI通訊。例如，當從屬元件14A與主控元件10進行通訊時，需求控制器143A可控制從屬元件14A經由匯流排12接收來自主控元件10的指令與資料，並提供所對應的資料給主控元件10。此外，需求控制器143A亦可控制從屬元件14A經由警示交握控制線ALERT_HAND與其他從屬元件（例如從屬元件14B、14C及/或14D）及/或週邊元件（未顯示）進行單線資料存取（Single-Wire Data Access，SWDA）通訊。例如，當從屬元件14A與從屬元件14B、14C及/或14D進行通訊時，需求控制器143A可控制從屬元件14A經由警示交握控制線ALERT_HAND傳送指令與資料至單一從屬元件（即一對一通訊）或多個從屬元件（即一對多廣播）。此外，需求控制器143A亦可控制從屬元件14A經由警示交握控制線ALERT_HAND接收來自從屬元件14B、14C或14D的指令與資料。再者，每一從屬元件14A-14D更包括各自的排程控制器145A-145D。每一排程控制器145A-145D是用以控制警示交握控制線ALERT_HAND以進行eSPI通訊及/或SWDA通訊的排序。此外，從屬元件14A-14D控制警示交握控制線ALERT_HAND的優先順序是由第2圖之位址區段選擇接腳18A-18D與位址進入選擇接腳16A-16D所決定。在其他實施例中，可使用其他硬體或是軟體的設定來決定從屬元件14A-14D控制警示交握控制線ALERT_HAND的優先順序。
在匯流排系統1中，從屬元件14A是作為安全性驗證的主要元件。值得注意的是，當匯流排系統1開機之後，從屬元件14B-14D為上鎖狀態，即主控元件10無法與從屬元件14B-14D進行通訊。在從記憶體元件得到韌體之後，從屬元件14A會根據已預先儲存的安全碼SecurityIP（或識別碼）對所得到的韌體進行認證，以確認該韌體是否為可使用並且是正確的。當韌體認證成功之後，從屬元件14A會經由警示交握控制線ALERT_HAND與其他從屬元件（即從屬元件14B、14C及/或14D）及/或週邊元件（未顯示）進行SWDA通訊，以便解鎖其他從屬元件及/或週邊元件。於是，解鎖後的從屬元件便可與主控元件10進行eSPI通訊。另一方面，當韌體認證失敗時，從屬元件14A不會對其他從屬元件進行解鎖。因此，可避免已上鎖的從屬元件的資料會被不正常地讀取。在一些實施例中，從屬元件14A是使用安全碼SecurityIP以及特定加解密運算（例如公鑰加速（public key acceleration，PKA）、進階加密標準（advanced encryption standard，AES）、安全散列演算（secure hash algorithm，SHA）等）來驗證所得到的韌體。
在從屬元件14A-14D中，每一排程控制器145A-145D更包括封包編碼器41以及封包解碼器43。在每一排程控制器145A-145D中，封包編碼器41是根據一特定金鑰而對欲透過警示交握控制線ALERT_HAND提供至其他從屬元件的SWDA通訊的封包進行編碼。此外，封包解碼器43是根據該特定金鑰而對經由警示交握控制線ALERT_HAND所接收之來自其他從屬元件的SWDA通訊的封包進行解碼。此外，特定金鑰是內建於從屬元件14A-14D內。在一些實施例中，每一從屬元件具有相同的特定金鑰。此外，根據匯流排系統1的不同應用以及不同廠商，每一從屬元件可具有不同且相關聯之金鑰。
第3圖係顯示根據本發明一些實施例所述之匯流排系統1之SWDA通訊的排程控制方法的流程圖。第3圖之SWDA通訊的排程控制方法可由匯流排系統1中從屬元件14A-14D之每一排程控制器145A-145D所執行。
在匯流排系統1中，從屬元件14A-14D是使用相同頻率之時脈信號來作為排程控制器145A-145D的計數依據。在一些實施例中，從屬元件14A-14D的時脈信號具有相同的相位。在一些實施例中，從屬元件14A-14D的時脈信號具有不同的相位。在一些實施例中，從屬元件14A-14D的時脈信號具有相同的頻率。在一些實施例中，排程控制器145A-145D是根據時脈信號的上升邊緣（rising edge）而進行計數。在一些實施例中，排程控制器145A-145D是根據時脈信號的下降邊緣（falling edge）而進行計數。
當未偵測到警示交握控制線ALERT_HAND被驅動時，排程控制器145-145D會控制從屬元件14A-14D進入待機等待階段（idle wait stage）ST_IdleWait（步驟S302）。在待機等待階段ST_IdleWait中，每一從屬元件14A-14D的排程控制器145A-145D會控制所對應之警示交握接腳Alert_1-Alert_4為輸入模式，以便監看警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動（步驟S304），例如警示交握控制線ALERT_HAND由高電壓位準改變為低電壓位準。
在步驟S304中，當偵測到警示交握控制線ALERT_HAND未被任一從屬元件14A-14D所驅動時，則每一排程控制器145A-145D會控制從屬元件14A-14D繼續操作在待機等待階段（步驟S302），直到偵測到警示交握控制線ALERT_HAND被驅動（步驟S304）。當偵測到警示交握控制線ALERT_HAND被驅動（例如警示交握控制線ALERT_HAND為低電壓位準）時，每一排程控制器145A-145D會控制從屬元件14A-14D進入同步階段ST_Sync（步驟S306）。於是，匯流排系統1的從屬元件14A-14D會同時進入同步階段ST_Sync。
當匯流排系統1進入同步階段ST_Sync（步驟S306）後，有中斷需求的從屬元件會控制其警示交握接腳為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND超過特定數量的時脈週期（例如驅動3個時脈週期以上），以便讓匯流排系統1的其他從屬元件能分辨出匯流排系統1進入同步階段ST_Sync而非其他階段（例如分發階段ST_Ass）。當警示交握控制線ALERT_HAND被驅動超過3個時脈週期之後，有中斷需求的從屬元件會停止驅動警示交握控制線ALERT_HAND，並控制其警示交握接腳為輸入模式，以監看警示交握控制線ALERT_HAND。同時地，匯流排系統1的其他從屬元件也會偵測到警示交握控制線ALERT_HAND恢復為高電壓位準，於是所有從屬元件同時進入同步結束階段ST_SyncEnd（步驟S308）。
在同步結束階段ST_SyncEnd中，每一排程控制器145A-145D會等待至少一個時脈週期，以確保匯流排系統1的每一從屬元件14A-14D皆完成同步階段ST_Sync，然後排程控制器145A-145D會控制從屬元件14A-14D從同步結束階段ST_SyncEnd進入分發階段ST_Ass（步驟S310）。
進入分發階段ST_Ass之後，每一從屬元件14A-14D的排程控制器145A-145D會判斷是否有SWDA通訊及/或eSPI通訊的中斷需求，以便控制所對應之警示交握接腳Alert_1-Alert_4來驅動警示交握控制線ALERT_HAND（步驟S312）。若不需要驅動警示交握控制線ALERT_HAND（即無中斷需求），則控制所對應的警示交握接腳Alert_1-Alert_4為輸入模式或三態模式（Tri-State）（第3圖的步驟S318）。若從屬元件14A-14D之一者經由所對應之警示交握接腳來驅動警示交握控制線ALERT_HAND，則判斷該從屬元件是否要進行SWDA通訊（步驟S314）。若該從屬元件僅進行eSPI通訊，則該從屬元件會控制所對應的警示交握接腳為輸入模式或三態模式（第3圖的步驟S318）。若該從屬元件欲與其他從屬元件進行SWDA通訊，則該從屬元件的排程控制器會控制所對應的警示交握接腳，以便控制警示交握控制線ALERT_HAND來進行SWDA通訊（步驟S316）。接著，當偵測到警示交握控制線ALERT_HAND未被驅動（步驟S320）時，則排程控制器145A-145D會控制從屬元件14A-14D再次進入待機等待階段ST_IdleWait（步驟S302）。若偵測到警示交握控制線ALERT_HAND被驅動（步驟S320）時，則流程回到步驟S312。
在本發明實施例中，SWDA通訊在警示交握控制線ALERT_HAND上所傳輸的信號及/或封包僅是個例子。在其他實施例中，從屬元件14A-14D可以在警示交握控制線ALERT_HAND上傳送任何協定的信號及封包，例如I2C、UART、SPI等串列通訊協定。此外，相似於其他串列通訊協定，SWDA通訊中的各元件具有個別的識別碼。此外，SWDA通訊的封包會包括目標識別碼、命令、資料等資訊。
在分發階段ST_Ass中，從屬元件14A-14D會在每一分發週期（assignment period）中經由警示交握接腳Alert_1-Alert_4來監看警示交握控制線ALERT_HAND的狀態。此外，每一從屬元件14A-14D具有相同時間週期的分發週期。此外，在分發階段ST_Ass中，每一從屬元件14A-14D是依據個別的階段來分別執行相對應之操作。
在分發階段ST_Ass中，當警示交握控制線ALERT_HAND未被驅動時，每一從屬元件14A-14D要與主控元件10進行eSPI通訊或是與從屬元件14B-14D進行SWDA通訊的話，則該從屬元件會在其分發週期之所對應的階段中有權力能驅動警示交握控制線ALERT_HAND。例如，若從屬元件14A要與主控元件10進行eSPI通訊或是與從屬元件14B-14D進行SWDA通訊的話，則從屬元件14A會在分發週期中所對應的階段內驅動警示交握控制線ALERT_HAND。具體而言，當從屬元件14A進行eSPI通訊及/或SWDA通訊時，從屬元件14A的排程控制器145A會在所對應的階段中控制警示交握接腳Alert_1為輸出模式並輸出低電壓位準，以便驅動警示交握控制線ALERT_HAND（第3圖的步驟S312），即控制警示交握控制線ALERT_HAND為低電壓位準。若從屬元件14A不需進行eSPI通訊或SWDA通訊，則從屬元件14A的排程控制器145A會在所對應的階段中控制警示交握接腳Alert_1為輸入模式或三態模式（第3圖的步驟S318），即不驅動警示交握控制線ALERT_HAND。接著，在分發週期的其他階段中，從屬元件14A會藉由監看警示交握控制線ALERT_HAND的電壓位準，以判斷從屬元件14B-14D是否有中斷需求要進行eSPI通訊及/或SWDA通訊。換言之，當警示交握控制線ALERT_HAND未被驅動時，從屬元件14A的排程控制器145A會在其他階段中控制警示交握接腳Alert_1為輸入模式。
值得注意的是，每一從屬元件14A-14D是透過分發週期中對應於其他從屬元件的階段來經由警示交握控制線ALERT_HAND執行SWDA通訊，因此可增加匯流排系統1在排程上的效率與彈性。
第4圖係顯示根據本發明一些實施例所述之匯流排系統1A之連接配置圖。主控元件10是經由匯流排12而電性連接於從屬元件14_1-14_n。如先前所描述，匯流排12為eSPI匯流排。此外，主控元件10是經由匯流排17而電性連接於記憶體元件24。在第4圖中，匯流排17為SPI匯流排，而記憶體元件24為快閃記憶體。此外，記憶體元件24是用以儲存主控元件10的基本輸入輸出系統（Basic Input/Output System，BIOS）以及從屬元件14_1的韌體FW1等程式碼。在一些實施例中，主控元件10的基本輸入輸出系統以及從屬元件14_1的韌體FW1是儲存在不同的記憶體元件。
在第4圖中，從屬元件14_1-14_n的警示交握接腳Alert_1-Alert_n是彼此電性連接至警示交握控制線ALERT_HAND。如先前所描述，每一從屬元件14_1-14_n包括各自的需求控制器143_1-143_n以及各自的排程控制器145_1-145_n，且每一排程控制器145_1-145_n包括封包編碼器（未顯示）以及封包解碼器（未顯示）。此外，從屬元件14_1-14_n更經由警示交握控制線ALERT_HAND電性連接至週邊元件15_1-15_m的警示交握接腳Alert_(n+1)-Alert_(n+m)。在一些實施例中，週邊元件15_1-15_m為風扇，用以對匯流排系統1A進行散熱。在一些實施例中，每一週邊元件15_1-15_m包括各自的需求控制器153_1-153_m以及各自的排程控制器155_1-155_m。相似於從屬元件14_1-14_n，週邊元件15_1-15_m的每一排程控制器155_1-155_m更包括封包編碼器（未顯示）以及封包解碼器（未顯示）。
在匯流排系統1A中，從屬元件14_1是作為安全性驗證的主要元件。因此，相較於從屬元件14_2-14_n，從屬元件14_1更包括安全碼SecurityIP。此外，在匯流排系統1A開機的初始階段，從屬元件14_2-14_n是在上鎖狀態，即主控元件10無法與從屬元件14_2-14_n進行通訊。此外，在匯流排系統1A開機的初始階段，主控元件10會經由匯流排17從記憶體元件24載入BIOS，並根據BIOS執行啟動程序。在一些實施例中，在主控元件10完成啟動程序之後，主控元件10會經由匯流排17從記憶體元件24載入韌體FW1，並經由匯流排12進行eSPI通訊，以便將韌體FW1提供給從屬元件14_1。在一些實施例中，從屬元件14_1是經由匯流排17從記憶體元件24載入韌體FW1。在一些實施例中，只有從屬元件14_1會經由匯流排17電性連接於記憶體元件24。換言之，從屬元件14_2-14_n是電性分離於記憶體元件24。
在得到韌體FW1之後，從屬元件14_1會根據內建的安全碼SecurityIP對韌體FW1進行認證，以確認韌體FW1是否為可使用且正確的。在認證成功之後，從屬元件14_1會經由警示交握控制線ALERT_HAND與從屬元件14_2-14_n及週邊元件15_1-15_m進行SWDA通訊，以便解鎖從屬元件14_2-14_n及週邊元件15_1-15_m。於是，解鎖後的從屬元件14_2-14_n便可與主控元件10進行eSPI通訊。此外，從屬元件14_1以及解鎖後的從屬元件14_2-14_n也可透過警示交握控制線ALERT_HAND與週邊元件15_1-15_m進行SWDA通訊，以便控制解鎖後之週邊元件15_1-15_m的操作。如先前所描述，在進行SWDA通訊時，每一從屬元件14_1-14_n會使用特定金鑰對所接收的封包進行解碼及/或對欲傳送的封包進行編碼。
第5圖係顯示第4圖之匯流排系統1A的示範波形圖，用以說明從屬元件14_1-14_n根據第3圖之SWDA通訊的排程控制方法來驅動警示交握控制線ALERT_HAND的操作。同時參考第4-5圖，clk1-clkn是分別表示從屬元件14_1-14_n的時脈信號的示範性波形、SPI_BUS是表示匯流排17的示範性波形以及Oper_1是表示從屬元件14_1的操作狀況。
在待機等待階段ST_IdleWait中，如時間點t1所顯示，從屬元件14_1經由匯流排17從記憶體元件24載入韌體FW1。接著，在時間點t2，從屬元件14_1會使用安全碼SecurityIP對韌體FW1進行解碼，並確認解碼後的韌體FW1是否為可用且正確的。接著，在時間點t3，從屬元件14_1的需求控制器143_1會產生中斷需求REQ1。相應於中斷需求REQ1，從屬元件14_1需要進行SWDA通訊。於是，從屬元件14_1會控制警示交握接腳Alert_1為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14_2-14_n以及週邊元件15_1-15_m進入同步階段ST_Sync。接著，在時間點t4，完成同步階段ST_Sync之後，從屬元件14_1會控制警示交握接腳Alert_1為輸入模式，以停止驅動警示交握控制線ALERT_HAND。於是，匯流排系統1A的從屬元件14_1-14_n以及週邊元件15_1-15_m會進入同步結束階段ST_SyncEnd。在一些實施例中，在同步結束階段ST_SyncEnd，每一排程控制器145_1-145_n會等待至少一個時脈週期。接著，在時間點t5，排程控制器145_1-145_n會控制從屬元件14_1-14_n從同步結束階段ST_SyncEnd進入分發階段ST_Ass。於是，從屬元件14_1便可透過警示交握控制線ALERT_HAND進行SWDA通訊，對從屬元件14_2-14_n以及週邊元件15_1-15_m進行解鎖。
如先前所描述，已解鎖的從屬元件14_2-14_n可藉由驅動警示交握控制線ALERT_HAND而透過匯流排12與主控元件10進行eSPI通訊。此外，已解鎖的從屬元件14_1-14_n亦可藉由驅動警示交握控制線ALERT_HAND而與已解鎖的週邊元件15_1-15_m進行SWDA通訊。再者，對從屬元件14_1-14_n以及週邊元件15_1-15_m而言，在SWDA通訊中所傳送的封包及/或所接收的封包會經過特定金鑰的加密及/或解密。於是，透過驅動警示交握控制線ALERT_HAND所傳輸的SWDA封包被監看之後也不會被破解。
第6圖係顯示根據本發明一些實施例所述之匯流排系統1B之連接配置圖。第6圖的匯流排系統1B具有相似於第4圖之匯流排系統1A的配置，而匯流排系統1B與匯流排系統1A之間的差異在於匯流排系統1B中從屬元件14_1-14_n的韌體FW1-FWn都儲存在記憶體元件24內。換言之，從屬元件14_1-14_n的數量是相同於韌體FW1-FWn的數量。
第7A-7B圖係顯示第6圖之匯流排系統1B的示範波形圖，用以說明從屬元件14_1-14_n根據第3圖之SWDA通訊的排程控制方法來驅動警示交握控制線ALERT_HAND的操作。同時參考第6與7A-7B圖，clk1-clkn是分別表示從屬元件14_1-14_n的時脈信號的示範性波形、SPI_BUS是表示匯流排17的示範性波形以及Oper_1是表示從屬元件14_1的操作。
相似於匯流排系統1A，在匯流排系統1B開機的初始階段，從屬元件14_2-14_n是在上鎖狀態，即主控元件10無法與從屬元件14_2-14_n進行通訊。此外，在匯流排系統1B開機的初始階段，主控元件10會經由匯流排17從記憶體元件24載入BIOS，並根據BIOS執行啟動程序。在一些實施例中，在主控元件10完成啟動程序之後，主控元件10會經由匯流排17從記憶體元件24載入韌體FW1，並經由匯流排12進行eSPI通訊，以便將韌體FW1提供給從屬元件14_1。在一些實施例中，從屬元件14_1是經由匯流排17從記憶體元件24載入韌體FW1，如時間點t11所顯示。
在得到韌體FW1之後，從屬元件14_1會根據內建的安全碼SecurityIP對韌體FW1進行認證（如時間點t12所顯示），以確認韌體FW1是否為可使用且正確的。同時地，從屬元件14_1會經由匯流排17從記憶體元件24載入韌體FW2。
在得到韌體FW2之後，從屬元件14_1會根據安全碼SecurityIP對韌體FW2進行認證（如時間點t13所顯示），以確認韌體FW2是否為可使用且正確的。同時地，從屬元件14_1會經由匯流排17從記憶體元件24載入韌體FW3。再者，相應於先前已驗證成功的韌體FW1，從屬元件14_1的需求控制器143_1會產生中斷需求REQ2。相應於中斷需求REQ2，從屬元件14_1需要進行SWDA通訊。於是，從屬元件14_1會控制警示交握接腳Alert_1為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知週邊元件15_1-15_m。相應於已認證成功的韌體FW1，從屬元件14_1會經由警示交握控制線ALERT_HAND與週邊元件15_1-15_m進行SWDA通訊，以便解鎖週邊元件15_1-15_m（如時間點t14所顯示）。於是，從屬元件14_1便可透過警示交握控制線ALERT_HAND與已解鎖的週邊元件15_1-15_m進行SWDA通訊，以便控制週邊元件15_1-15_m的操作。如先前所描述，在進行SWDA通訊時，從屬元件14_1和週邊元件15_1-15_m會使用特定金鑰對所接收的封包進行解碼及/或對欲傳送的封包進行編碼。
在得到韌體FW3之後，從屬元件14_1會根據安全碼SecurityIP對韌體FW3進行認證（如時間點t15所顯示），以確認韌體FW3是否為可使用且正確的。同時地，從屬元件14_1會經由匯流排17從記憶體元件24載入韌體FW4。再者，相應於先前已驗證成功的韌體FW2，從屬元件14_1的需求控制器143_1會產生中斷需求REQ3。相應於中斷需求REQ3，從屬元件14_1需要進行SWDA通訊。於是，從屬元件14_1會控制警示交握接腳Alert_1為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14_2。相應於已認證成功的韌體FW2，從屬元件14_1會經由警示交握控制線ALERT_HAND與從屬元件14_2進行SWDA通訊，以便解鎖從屬元件14_2並提供驗證後的韌體FW2至從屬元件14_2（如時間點t16所顯示）。於是，根據韌體FW2，解鎖後的從屬元件14_2可與主控元件10進行eSPI通訊，並可透過警示交握控制線ALERT_HAND與已解鎖的週邊元件15_1-15_m進行SWDA通訊，以便控制週邊元件15_1-15_m的操作。
在一些實施例中，相應於先前已驗證成功的韌體FW2，從屬元件14_1僅解鎖從屬元件14_2。接著，已解鎖的從屬元件14_2是透過匯流排12與主控元件10進行eSPI通訊，以便透過主控元件10從記憶體元件24載入韌體FW2。
在得到韌體FW4之後，從屬元件14_1會根據安全碼SecurityIP對韌體FW4進行認證（如時間點t17所顯示），以確認韌體FW4是否為可使用且正確的。同時地，從屬元件14_1會經由匯流排17從記憶體元件24載入韌體FW5。再者，相應於先前已驗證成功的韌體FW3，從屬元件14_1的需求控制器143_1會產生中斷需求REQ4。相應於中斷需求REQ4，從屬元件14_1需要進行SWDA通訊。於是，從屬元件14_1會控制警示交握接腳Alert_1為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14_3。相應於已認證成功的韌體FW3，從屬元件14_1會經由警示交握控制線ALERT_HAND與從屬元件14_3進行SWDA通訊，以便解鎖從屬元件14_3並提供驗證後的韌體FW3至從屬元件14_3（如時間點t18所顯示）。於是，根據韌體FW3，解鎖後的從屬元件14_3可與主控元件10進行eSPI通訊，並可透過警示交握控制線ALERT_HAND與解鎖的週邊元件15_1-15_m進行SWDA通訊，以便控制週邊元件15_1-15_m的操作。以此類推，直到從屬元件14_1得到並驗證韌體FWn，然後相應於已認證成功的韌體FWn，與從屬元件14_n進行SWDA通訊，以便解鎖從屬元件14_n並提供驗證後的韌體FWn至從屬元件14_n（如時間點t20所顯示）。
值得注意的是，若從屬元件14_1所載入的韌體無法通過安全碼SecurityIP的認證時，則從屬元件14_1不會將對應於該韌體的從屬元件進行解鎖。於是，該從屬元件會維持在上鎖狀態，以便保護該從屬元件的內部資料。
根據本發明實施例，匯流排系統中的每一從屬元件可以透過警示交握控制線ALERT_HAND來進行SWDA通訊。相較於傳統的匯流排系統，透過主要從屬元件（例如14_1或14_A）的安全碼SecurityIP來執行驗證，本發明實施例的匯流排系統可節省其他從屬元件所需要的安全碼，並可幫助沒有安全碼的從屬元件進行安全性驗證。再者，透過使用金鑰來對SWDA通訊的封包進行加密與解密，可增加SWDA通訊的安全性。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1, 1A, 1B:匯流排系統 10:主控元件 12:匯流排 14A-14D, 14_1-14_n:從屬元件 143A-143D, 143_1-143_n, 153_1-153_n:需求控制器 145A-145D, 145_1-145_n, 155_1-155_n:排程控制器 15_1-15_m:週邊元件 16A-16D:位址進入選擇接腳 17:匯流排 18A-18D:位址區段選擇接腳 20:處理模組 22:記憶體 24:記憶體元件 Alert_1-Alert_n, Alert_(n+1)-Alert_(n+m):警示交握接腳 ALERT_HAND:警示交握控制線 BIOS:基本輸入輸出系統 clk1-clk4:時脈信號 eSPI_CLK:時脈信號 eSPI_CS:晶片選擇信號線 eSPI_IO, eSPI_IO2:輸入輸出信號線 eSPI_RST:重置信號線 FW1-FWn:韌體 GND:接地端 R:上拉電阻 REQ1-REQ4:中斷需求 S302-S320:步驟 SecurityIP:安全碼 ST_Ass:分發階段 ST_IdleWait:待機等候階段 ST_Sync:同步階段 ST_SyncEnd:同步結束階段 t1-t20:時間點 VDD:電源
第1圖係顯示根據本發明一些實施例所述之匯流排系統。 第2圖係顯示根據本發明一些實施例所述之第1圖之匯流排系統之連接配置圖。 第3圖係顯示根據本發明一些實施例所述之匯流排系統之單線資料存取（SWDA）通訊的排程控制方法的流程圖。 第4圖係顯示根據本發明一些實施例所述之匯流排系統之連接配置圖。 第5圖係顯示第4圖之匯流排系統的示範波形圖，用以說明從屬元件根據第3圖之SWDA通訊的排程控制方法來驅動警示交握控制線ALERT_HAND的操作。 第6圖係顯示根據本發明一些實施例所述之匯流排系統之連接配置圖。 第7A-7B圖係顯示第6圖之匯流排系統的示範波形圖，用以說明從屬元件根據第3圖之SWDA通訊的排程控制方法來驅動警示交握控制線ALERT_HAND的操作。
1:匯流排系統
10:主控元件
12:匯流排
14A-14D:從屬元件
20:處理模組
22:記憶體

Claims (10)

  1. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；一序列週邊設備介面匯流排；一記憶體元件，經由該序列週邊設備介面匯流排電性連接於該主控元件；以及複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件；其中每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該等警示交握接腳係經由一警示交握控制線而電性連接在一起；其中僅有該等從屬元件之一第一從屬元件是經由該序列週邊設備介面匯流排電性連接於該記憶體元件；其中在經由該序列週邊設備介面匯流排得到來自該記憶體元件的一程式碼之後，該第一從屬元件根據一安全碼對該程式碼進行驗證，並相應於已驗證的該程式碼經由該警示交握接腳控制該警示交握控制線對除了該第一從屬元件之外的該等從屬元件進行解鎖；其中已解鎖的該等從屬元件是透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
  2. 如請求項1之匯流排系統，其中該程式碼為該第一從屬元件的一韌體，以及該第一從屬元件更經由該增強序列週邊設備介面匯流排與該主控元件而從該記憶體元件得到該程式碼。
  3. 如請求項1之匯流排系統，其中除了該第一從屬元件之外的其他該從屬元件是電性分離於該記憶體元件，以及未解鎖的其他該從屬元件是無法透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
  4. 如請求項1之匯流排系統，其中每一該從屬元件包括：一封包解碼器，用以根據一金鑰對來自該警示交握控制線且由其他該從屬元件所提供的一第一封包進行解碼；以及一封包編碼器，用以根據該金鑰對一第二封包進行編碼，並經由該警示交握控制線提供已編碼的該第二封包至其他該從屬元件。
  5. 如請求項1之匯流排系統，更包括：複數週邊元件，經由該警示交握控制線電性連接於該等從屬元件，其中相應於已驗證的該程式碼，該第一從屬元件經由該警示交握接腳控制該警示交握控制線對該等週邊元件進行解鎖；其中該第一從屬元件以及已解鎖的其他該從屬元件是透過該警示交握控制線與該等週邊元件進行通訊。
  6. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；一序列週邊設備介面匯流排；一記憶體元件，經由該序列週邊設備介面匯流排電性連接於該主控元件；以及 複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件；其中每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該等警示交握接腳係經由一警示交握控制線而電性連接在一起；其中僅有該等從屬元件之一第一從屬元件是經由該序列週邊設備介面匯流排電性連接於該記憶體元件；其中在經由該序列週邊設備介面匯流排得到來自該記憶體元件的複數程式碼之後，該第一從屬元件根據一安全碼對該等程式碼進行驗證；其中相應於已驗證的該程式碼，該第一從屬元件經由該警示交握接腳控制該警示交握控制線對對應於已驗證的該程式碼的該從屬元件進行解鎖；其中對應於已驗證的該程式碼的該從屬元件在解鎖之後是透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
  7. 如請求項6之匯流排系統，其中該等程式碼的數量是相同於該等從屬元件的數量，以及對應於已驗證的該程式碼的該從屬元件是經由該警示交握控制線以及該第一從屬元件得到已驗證的該程式碼或是經由該增強序列週邊設備介面匯流排以及該主控元件而從該記憶體元件得到該程式碼。
  8. 如請求項6之匯流排系統，其中除了該第一從屬元件之外的其他該從屬元件是電性分離於該記憶體元件，以及未解鎖的其 他該從屬元件是無法透過該增強序列週邊設備介面匯流排與該主控元件進行通訊。
  9. 如請求項6之匯流排系統，其中每一該從屬元件包括：一封包解碼器，用以根據一金鑰對來自該警示交握控制線且由其他該從屬元件所提供的一第一封包進行解碼；以及一封包編碼器，用以根據該金鑰對一第二封包進行編碼，並經由該警示交握控制線提供已編碼的該第二封包至其他該從屬元件。
  10. 如請求項6之匯流排系統，更包括：複數週邊元件，經由該警示交握控制線電性連接於該等從屬元件，其中相應於已驗證的該程式碼，該第一從屬元件經由該警示交握接腳控制該警示交握控制線對該等週邊元件進行解鎖，其中該第一從屬元件以及已解鎖的其他該從屬元件是透過該警示交握控制線與該等週邊元件進行通訊。
TW110117650A 2021-05-17 2021-05-17 匯流排系統 TWI775436B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110117650A TWI775436B (zh) 2021-05-17 2021-05-17 匯流排系統
CN202111402803.6A CN115378755B (zh) 2021-05-17 2021-11-24 总线系统
US17/551,399 US11630787B2 (en) 2021-05-17 2021-12-15 Bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110117650A TWI775436B (zh) 2021-05-17 2021-05-17 匯流排系統

Publications (2)

Publication Number Publication Date
TWI775436B true TWI775436B (zh) 2022-08-21
TW202246994A TW202246994A (zh) 2022-12-01

Family

ID=83807174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117650A TWI775436B (zh) 2021-05-17 2021-05-17 匯流排系統

Country Status (3)

Country Link
US (1) US11630787B2 (zh)
CN (1) CN115378755B (zh)
TW (1) TWI775436B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836871B (zh) * 2023-01-18 2024-03-21 新唐科技股份有限公司 匯流排系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200907688A (en) * 2007-08-06 2009-02-16 Nuvoton Technology Corp Methods and apparatus of accessing memory units
US20180143935A1 (en) * 2016-11-23 2018-05-24 Infineon Technologies Austria Ag Bus Device with Programmable Address
US20200089628A1 (en) * 2018-08-10 2020-03-19 Shenzhen GOODIX Technology Co., Ltd. Soc chip and method for controlling bus access
TW202022628A (zh) * 2018-12-13 2020-06-16 新唐科技股份有限公司 匯流排系統
TW202102999A (zh) * 2019-07-04 2021-01-16 新唐科技股份有限公司 具有快閃記憶體仿真功能之控制器及其控制方法
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831358A (en) * 1982-12-21 1989-05-16 Texas Instruments Incorporated Communications system employing control line minimization
JP3057460B2 (ja) * 1991-08-22 2000-06-26 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム、およびそのマルチプロセッサ・システムを用いたグラフィックス表示装置
US5664124A (en) * 1994-11-30 1997-09-02 International Business Machines Corporation Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols
DE19726763C2 (de) * 1997-06-24 1999-06-10 Phoenix Contact Gmbh & Co Kopplungsanordnung für ein Master-Slave-Bussystem
DE102010053803B3 (de) * 2010-12-08 2012-02-23 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt Verfahren zum Betrieb eines Bordnetzes eines Kraftfahrzeugs sowie danach arbeitendes Bussystem
DE102013207826B3 (de) * 2013-04-29 2014-07-17 Ge Energy Power Conversion Gmbh Verfahren zum Betreiben eines Slave-Knotens eines digitalen Bussystems
US20170109248A1 (en) * 2015-10-20 2017-04-20 Quanta Computer Inc. Sharing bus port by multiple bus hosts
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
TWI694336B (zh) * 2018-05-24 2020-05-21 新唐科技股份有限公司 匯流排系統以及其偵測方法
CN111966626B (zh) * 2020-07-29 2023-01-06 苏州浪潮智能科技有限公司 一种基于espi总线的服务器启动装置和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200907688A (en) * 2007-08-06 2009-02-16 Nuvoton Technology Corp Methods and apparatus of accessing memory units
US20180143935A1 (en) * 2016-11-23 2018-05-24 Infineon Technologies Austria Ag Bus Device with Programmable Address
US20200089628A1 (en) * 2018-08-10 2020-03-19 Shenzhen GOODIX Technology Co., Ltd. Soc chip and method for controlling bus access
TW202022628A (zh) * 2018-12-13 2020-06-16 新唐科技股份有限公司 匯流排系統
TW202102999A (zh) * 2019-07-04 2021-01-16 新唐科技股份有限公司 具有快閃記憶體仿真功能之控制器及其控制方法
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法
US20210081341A1 (en) * 2019-09-12 2021-03-18 Nuvoton Technology Corporation Integrated circuit, bus system and scheduling method

Also Published As

Publication number Publication date
TW202246994A (zh) 2022-12-01
CN115378755B (zh) 2023-12-29
US20220365890A1 (en) 2022-11-17
US11630787B2 (en) 2023-04-18
CN115378755A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US9104894B2 (en) Hardware enablement using an interface
US8516232B2 (en) Method and memory device for performing an operation on data
US20090092248A1 (en) Encryption-based authentication for binding modules
CN106164918B (zh) 基于内在特征而部分被激活的集成电路
CN105740718B (zh) 电子系统、电子装置及电子装置的存取认证方法
CN109643351B (zh) 处理装置、半导体集成电路以及半导体集成电路的启动方法
TWI671638B (zh) 匯流排系統
US10157281B2 (en) Secure starting of an electronic circuit
CN109388953B (zh) 安全设备、电子设备和操作电子设备的方法
US20070180536A1 (en) Processor, memory, computer system, system LSI, and method of authentication
US20110016310A1 (en) Secure serial interface with trusted platform module
US20150121054A1 (en) Platform Secure Boot
TWI775436B (zh) 匯流排系統
US20170124331A1 (en) Controlled starting of an electronic circuit
US11580227B2 (en) Split chain of trust for secure device boot
TWI646431B (zh) 用於單一導線程式化及除錯之微控制器及方法
CN108197457B (zh) 硬盘安全控制方法及装置
TWI773247B (zh) 匯流排系統
TWI791271B (zh) 匯流排系統
WO2007059701A1 (fr) Procede de cryptage systeme par micro-ordinateur mono-circuit polyvalent d'appoint
CN111527724B (zh) 处理装置、半导体集成电路以及状态监视方法
JP2004097363A (ja) 遊技機制御用チップ及び遊技機制御方法
CN116415262A (zh) 一种电路模块以及基于寄存器的运算方法
WO2020044624A1 (ja) 相互認証方法及び通信システム
TWI770670B (zh) 處理信賴鏈的計算系統及裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent