TWI791271B - 匯流排系統 - Google Patents

匯流排系統 Download PDF

Info

Publication number
TWI791271B
TWI791271B TW110131423A TW110131423A TWI791271B TW I791271 B TWI791271 B TW I791271B TW 110131423 A TW110131423 A TW 110131423A TW 110131423 A TW110131423 A TW 110131423A TW I791271 B TWI791271 B TW I791271B
Authority
TW
Taiwan
Prior art keywords
slave
decrypted
program code
code
security code
Prior art date
Application number
TW110131423A
Other languages
English (en)
Other versions
TW202309749A (zh
Inventor
黃之鴻
邱康富
張豪揚
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110131423A priority Critical patent/TWI791271B/zh
Priority to CN202111499428.1A priority patent/CN115718717A/zh
Priority to US17/581,075 priority patent/US11734218B2/en
Application granted granted Critical
Publication of TWI791271B publication Critical patent/TWI791271B/zh
Publication of TW202309749A publication Critical patent/TW202309749A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Mechanical Operated Clutches (AREA)
  • Platform Screen Doors And Railroad Systems (AREA)
  • Control Of Driving Devices And Active Controlling Of Vehicle (AREA)

Abstract

本發明提供一種匯流排系統。一記憶體元件經由一序列週邊設備介面匯流排電性連接於一主控元件。複數從屬元件經由一增強序列週邊設備介面匯流排電性連接於該主控元件。每一該從屬元件具有一接腳，以及該等從屬元件的該等接腳係經由一控制線而電性連接在一起。在經由上述主控元件得到來自該記憶體元件的一程式碼之後，該等從屬元件之一第一從屬元件根據一第一安全碼對該程式碼進行解密，並經由該控制線傳送已由該第一安全碼解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照一解密順序對已由該第一安全碼解密的該程式碼進行解密。

Description

匯流排系統
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統的安全性排程。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)介面來與其他的電路模組，例如具不同功能的系統單晶片(System-on-a-chip，SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排，僅允許晶片組和外接電路模組之間以一對一的機制通訊。此外，在匯流排架構中，多個電路模組之間的通訊需要具有安全性，以避免資料在傳送時被破解。
因此，需要一種能為多個電路模組提供安全性排程的匯流排系統。
本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、一序列週邊設備介面匯流排、一記憶體元件以及複數從屬元件。該記憶體元件經由該序列週邊設備介面匯流排電性連接於該主控元件。該等從屬元件經由該增強序列週邊設備介面匯流排電性連接於該主控元件。每一該從屬元件具有一接腳，以及該等從屬元件的該等接腳係經由一控制線而電性連接在一起。在經由上述主控元件得到來自該記憶體元件的一程式碼之後，該等從屬元件之一第一從屬元件根據一第一安全碼對該程式碼進行解密，並經由該控制線傳送已由該第一安全碼解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照一解密順序對已由該第一安全碼解密的該程式碼進行解密。
再者，本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、一序列週邊設備介面匯流排、一記憶體元件以及複數從屬元件。該等從屬元件經由該增強序列週邊設備介面匯流排電性連接於該主控元件。該記憶體元件經由該序列週邊設備介面匯流排電性連接於該等從屬元件。每一該從屬元件具有一接腳，以及該等從屬元件的該等接腳係經由一控制線而電性連接在一起。在得到來自該記憶體元件的一程式碼之後，該等從屬元件之一第一從屬元件根據一第一安全碼對該程式碼進行解密，並經由該控制線傳送已由該第一安全碼解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照一解密順序對已由該第一安全碼解密的該程式碼進行解密。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控(master)元件10、匯流排12以及複數從屬(slave)元件14A-14D。在一些實施例中，主控元件10是南橋晶片等晶片組。在一些實施例中，主控元件10可電性連接於一電腦系統(未顯示)的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。在一些實施例中，匯流排12為增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排。主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D進行eSPI通訊，而從屬元件14A-14D是根據仲裁機制與主控元件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
在一些實施例中，匯流排12包括重置信號線、晶片選擇(chip select)信號線、時脈信號及輸入輸出信號線(未顯示)。例如，主控元件10可藉由匯流排12的晶片選擇信號線與從屬元件14A-14D以一對一機制來進行eSPI通訊。此外，透過仲裁機制，從屬元件14A-14D可經由匯流排12的輸入輸出信號線與主控元件10進行eSPI通訊(例如傳輸資料與指令)。當主控元件10經由匯流排12與從屬元件14A-14D進行eSPI通訊時，匯流排12的時脈信號可做為參考時脈。
一般來說，根據匯流排12的晶片選擇信號線的運作機制，主控元件10僅能選擇單一從屬元件進行eSPI通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應晶片選擇信號線而連接從屬元件14A-14D進行eSPI通訊，因而可提高匯流排系統1的擴充性。
第2圖係顯示根據本發明一些實施例所述之匯流排系統1A。主控元件10是經由匯流排12而電性連接於從屬元件14_1-14_n。如先前所描述，匯流排12為eSPI匯流排。此外，主控元件10是經由匯流排16而電性連接於記憶體元件24。在第2圖中，匯流排16為SPI匯流排，而記憶體元件24為快閃記憶體。此外，記憶體元件24是用以儲存主控元件10的基本輸入輸出系統(Basic Input/Output System，BIOS)以及從屬元件14_1-14_n的韌體FW1-FWn等程式碼。在一些實施例中，主控元件10的BIOS以及從屬元件14_1-14_n的韌體FW1-FWn是儲存在不同的記憶體元件。
在第2圖中，從屬元件14_1-14_n的警示交握接腳Alert_1-Alert_n是彼此電性連接至警示交握控制線ALERT_HAND。在一些實施例中，警示交握控制線ALERT_HAND是經由上拉(pull-up)電阻(未顯示)而電性連接至電源VDD(未顯示)，以使警示交握控制線ALERT_HAND為高電壓位準(例如高邏輯信號“H”)。在一些實施例中，警示交握控制線ALERT_HAND是經由下拉(pull-down)電阻(未顯示)而電性連接至接地端GND(未顯示)，以使警示交握控制線ALERT_HAND為低電壓位準(例如低邏輯信號“L”)。在一些實施例中，警示交握接腳Alert_1-Alert_n為雙向輸入/輸出接腳(bi-directional input/output)，且在輸出模式下為汲極開路(open drain)。
在第2圖中，每一從屬元件14_1-14_n包括各自的eSPI排程控制器(schedule controller)146_1-146_n。以從屬元件14_1作為例子來說明，從屬元件14_1的eSPI排程控制器146_1可控制從屬元件14_1經由匯流排12與主控元件10進行eSPI通訊。例如，當從屬元件14_1與主控元件10進行通訊時，eSPI排程控制器146_1可控制從屬元件14_1經由匯流排12接收來自主控元件10的指令與資料，並提供所對應的資料給主控元件10。此外，從屬元件14_1-14_n內的eSPI排程控制器146_1-146_n可藉由控制所對應之警示交握接腳Alert_1-Alert_n為特定電壓位準(例如低邏輯信號“L”或高邏輯信號“H”)，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為特定電壓位準(例如低電壓位準或高電壓位準)。於是，每一從屬元件14_1-14_n可藉由控制警示交握控制線ALERT_HAND的電壓位準，來取得主動和主控元件10通訊的權利。
再者，每一從屬元件14_1-14_n更包括各自的安全性排程控制器144_1-144_n以及所對應於安全碼IP1-IPn。在一些實施例中，安全碼IP1-IPn是完全不相同的。在一些實施例中，部分的安全碼IP1-IPn是相同的。
以從屬元件14_1作為例子來說明，從屬元件14_1的安全性排程控制器144_1可控制從屬元件14_1經由警示交握控制線ALERT_HAND與其他從屬元件14_2-14_n及/或週邊元件(未顯示)進行安全性通訊。例如，在從屬元件14_1中，安全性排程控制器144_1可根據安全碼IP1對資料進行加密或解密，再將已加密或已解密的資料經由警示交握控制線ALERT_HAND傳送資料至所對應的從屬元件。在一些實施例中，安全碼IP1-IPn是預先儲存的安全碼、金鑰或識別碼。此外，從屬元件14_1-14_n可使用已知的安全性演算法來對資料進行多重加密/解密處理。
在匯流排系統1A中，從屬元件14_1可先經由警示交握接腳Alert_1來驅動警示交握控制線ALERT_HAND，以取得主動和主控元件10通訊的權利。接著，從屬元件14_1會透過匯流排12對主控元件10發送中斷需求(request)，以便請求主控元件10到記憶體元件24提取從屬元件14_1的已加密韌體FW1，並將已加密韌體FW1發送給從屬元件14_1。在經由匯流排12接收到已加密韌體FW1之後，從屬元件14_1的安全性排程控制器144_1會根據安全碼IP1對已加密韌體FW1進行解密，並進行後續的解密(或解碼)流程。例如，對於來自主控元件10的韌體FW1，安全性排程控制器144_1會將已被安全碼IP1解密後的韌體FW1透過警示交握控制線ALERT_HAND傳送給特定從屬元件繼續進行解密。接著，接收到來自從屬元件14_1的已被安全碼IP1解密後的韌體FW1，該特定從屬元件的安全性排程控制器會使用自己的安全碼對該韌體FW1進行解密，並將經解密後的韌體FW1透過警示交握控制線ALERT_HAND繼續傳送給其他從屬元件繼續進行解密。
值得注意的是，韌體FW1經由警示交握控制線ALERT_HAND在從屬元件14_1-14_n之間傳送的順序是由韌體FW1的加密順序所決定。再者，解密順序是相反於加密順序，而加密順序/解密順序將描述於後。此外，加密順序/解密順序可根據實際應用而進行調整。最後，經過多重解密的韌體FW1會經由警示交握控制線ALERT_HAND傳送回從屬元件14_1，接著屬元件14_1會使用安全碼IP1對接收到的韌體FW1進行最後解密，以回復韌體FW1。在完成韌體FW1的解密之後，從屬元件14_1會儲存韌體FW1，並根據韌體FW1執行相對應的操作。
相似地，其他從屬元件14_2-14_n也可以對主控元件10發出中斷需求，以請求主控元件10傳送自己的韌體。這些韌體也會經由警示交握控制線ALERT_HAND在從屬元件14_1-14_n之間以特定解密順序進行傳送以及解密。於是，最後所有從屬元件14_1-14_n都會取得經過多重解密的韌體FW1-FWn。
在本發明的實施例中，從屬元件14_1-14_n在警示交握控制線ALERT_HAND上傳送已加密和/或已解密的資料僅是個例子。在其他實施例中，從屬元件14_1-14_n可以在其他信號線上傳送已加密和/或已解密的資料，例如I2C、UART、SPI等串列信號線。
以下將舉例介紹匯流排系統1A所使用的多種加密演算法，應注意的是以下說明的演算法僅為示意，而本發明不侷限於所舉例之演算法。
三重資料加密標準(Triple Data Encryption Standard，3DES)或稱為三重資料加密演算法(Triple Data Encryption Algorithm，TDEA)是一種對稱密鑰(symmetric-key)加密演算法。3DES演算法是將一筆資料透過3次DES演算法進行加密，而每次加密會使用不同金鑰，以便得到比一般DES演算法更高的加密安全性。3DES演算法的運算方式可以表示成下列算式(1)： Y = E 3(E 2(E 1(X)))                  (1) 其中E是表示加密的動作、X是表示原始資料而Y是表示進行3DES演算法之後的加密資料。此外，加密順序依序為1、2、3只是示範，並非用以限定本發明。
在一些實施例中，為了使用不同的安全性IP來進行加密並最終回到原先該韌體的所有者，可以將算式(1)改寫為下列算式(2)： Y 1= E 1(E 3(E 1(X 1)))                (2) 其中假設從屬元件14_1是表示對應於該韌體(例如韌體FW1)的從屬元件，而從屬元件14_3是表示協助執行加密的另一從屬元件(以下亦稱為特定從屬元件)。於是，加密順序為從屬元件14_1至從屬元件14_3，再回到從屬元件14_1。換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)是由從屬元件14_1的韌體X 1經過從屬元件14_1的安全碼IP1加密之後，經過從屬元件14_3的安全碼IP3加密，接著再經過從屬元件14_1的安全碼IP1加密之後所產生的。因此，儲存在記憶體元件24的已加密韌體FW1可以經由下列算式(3)來進行解密: X 1= D 1(D 3(D 1(Y 1)))       (3) 其中D是表示解密的動作。換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)需要經過從屬元件14_1的安全碼IP1進行解密，接著經過從屬元件14_3的安全碼IP3進行解密，最後再經過從屬元件14_1的安全碼IP1進行解密之後，才能將韌體FW1(即Y 1)還原成原先的從屬元件14_1的韌體X 1。
第3圖係顯示根據本發明一些實施例所述之匯流排系統1A之3DES解密的安全性排程控制方法。第3圖之安全性排程控制方法可由匯流排系統1A中從屬元件14_1-14_n之每一安全性排程控制器144_1-144_n所執行。
首先，在步驟S302，從屬元件之一者會接收到已加密韌體。接著，在步驟S304，該從屬元件會判斷已加密韌體是否由主控元件10經由匯流排12所提供。在一些實施例中，在步驟S304中，該從屬元件是判斷已加密韌體是否來自記憶體元件24。若已加密韌體是由主控元件10所提供，則該從屬元件會根據自己的安全碼IP對接收到的已加密韌體進行解密(步驟S306)，並根據解密順序傳送已被安全碼IP解密的韌體至特定從屬元件(例如第K個從屬元件)(步驟S308)，以便進行後續解密程序。若已加密韌體不是主控元件10所提供，則該從屬元件會進一步判斷已加密韌體是否由特定從屬元件所提供(步驟S310)。若已加密韌體是經由警示交握控制線ALERT_HAND由其他從屬元件(例如第M個從屬元件)所提供，則該從屬元件會根據自己的安全碼IP對接收到的韌體進行解密(步驟S312)，並根據解密順序將已被安全碼IP解密的韌體傳送回其他從屬元件(例如回傳至第M個從屬元件)(步驟S314)，以便進行後續解密程序。反之，若已加密韌體是經由警示交握控制線ALERT_HAND由特定從屬元件所提供，則該從屬元件會根據自己的安全碼IP對接收到的已加密韌體進行解密(步驟S316)。於是，完成韌體的所有解密步驟，並儲存已還原的韌體於該從屬元件(步驟S318)。接著，該從屬元件會根據所儲存的韌體執行相對應的操作。
第4圖係顯示根據本發明一些實施例所述之匯流排系統1A執行第3圖之安全性排程控制方法的消息序列圖(Message sequence chart，MSC)。
同時參考第3圖與第4圖，首先，從屬元件14_1對主控元件10發出中斷需求，以便經由主控元件10得到儲存在記憶體元件24的已加密韌體Y 1(即FW1)，如標號410所顯示。由於已加密韌體Y 1是來自主控元件10/記憶體元件24(步驟S304)，從屬元件14_1會使用安全碼IP1對韌體Y 1進行第一次解密(步驟S306)而得到韌體D 1(Y 1)，如標號420所顯示。接著，根據解密順序，可以得到特定從屬元件為從屬元件14_3，於是從屬元件14_1會經由警示交握控制線ALERT_HAND將韌體D 1(Y 1)傳送給從屬元件14_3(步驟S308)，如標號430所顯示。接著，相應於所接收到的韌體D 1(Y 1)，從屬元件14_3會使用安全碼IP3對韌體D 1(Y 1)進行第二次解密(步驟S312)而得到韌體D 3(D 1(Y 1))，如標號440所顯示。接著，根據解密順序，從屬元件14_3會經由警示交握控制線ALERT_HAND將韌體D 3(D 1(Y 1))傳送回從屬元件14_1(步驟S314)，如標號450所顯示。當從屬元件14_1接收到從屬元件14_3傳送來的韌體D 3(D 1(Y 1))時，從屬元件14_1會使用安全碼IP1對韌體D 3(D 1(Y 1))進行最後一次解密(步驟S316)而得到已完成解密的韌體X 1，如標號460所顯示。於是，韌體Y 1已經完成所需要的所有解密程序並還原成韌體X 1。接著，從屬元件14_1會儲存韌體X 1在自己的儲存器(例如記憶體)內，並根據所儲存的韌體X 1執行相對應的操作。
多表加密(Polyalphabetic cipher)是一種替換式加密演算法，其是每次替換使用不同的密碼表，並以特定順序來使用這些密碼表。當替換次數超過特定順序所設定的次數時，就會再次循環使用該特定順序來替換密碼，以便達到比一般替換式演算法更高的安全性。多表加密的運算方式可以表示成下列算式(4)： Y = …E 1(E 3(E 2(E 4(E 1(X))))) …          (4) 其中E是表示加密的動作、X是表示原始資料而Y是表示進行多表加密演算法之後的加密資料。此外，加密順序依序為1、4、2、3、1只是示範，並非用以限定本發明。
在一些實施例中，為了使用不同的安全性IP來進行加密並最終回到原先該韌體的所有者，可以將算式(4)改寫為下列算式(5)： Y 1= E 1(……E 1(E 3(E 2(E 4(E 1(X 1))))) ……)                            (5) │ ←循環t次 →│其中假設從屬元件14_1是表示對應於該韌體(例如韌體FW1)的從屬元件，而從屬元件14_2-14_4是表示協助執行加密的其他從屬元件。換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)是由從屬元件14_1的韌體X 1經過從屬元件14_1的安全碼IP1加密之後，依序經過從屬元件14_4的安全碼IP4、從屬元件14_2的安全碼IP2與從屬元件14_3(即特定從屬元件)的安全碼IP3進行加密，再經過從屬元件14_1的安全碼IP1加密。在循環t次之後，最後再經過從屬元件14_1的安全碼IP1加密而得到已完成加密的韌體Y 1，其中t可以是任意整數。在一些實施例中，循環次數可根據實際應用而決定。因此，儲存在記憶體元件24的已加密韌體FW1可經由下列算式(6)來進行解密: X 1= D 1(……D 1(D 4(D 2(D 3(D 1(Y 1)))))…)          (6) │ ←循環t次 →│其中D是表示解密的動作。換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)需要經過從屬元件14_1的安全碼IP1進行解密，接著依序經過從屬元件14_3的安全碼IP3、從屬元件14_2的安全碼IP2與從屬元件14_4的安全碼IP4進行解密，並循環t次。最後，經過從屬元件14_1的安全碼IP1進行解密之後，才能將韌體FW1(即Y 1)還原成原先的從屬元件14_1的韌體X 1。
第5圖係顯示根據本發明一些實施例所述之匯流排系統1A之多表加密的安全性排程控制方法。第5圖之安全性排程控制方法可由匯流排系統1A中從屬元件14_1-14_n之每一安全性排程控制器144_1-144_n所執行。
首先，在步驟S502，從屬元件之一者會接收到已加密韌體。接著，在步驟S504，該從屬元件會判斷已加密韌體是否由主控元件10經由匯流排12所提供(步驟S504)。在一些實施例中，在步驟S504中，該從屬元件是判斷已加密韌體是否來自記憶體元件24。若已加密韌體是由主控元件10所提供，則該從屬元件會根據自己的安全碼IP對接收到的已加密韌體進行解密(步驟S506)，並將計數值CO重置為0(步驟S508)，即CO=0。接著，該從屬元件會根據解密順序傳送已被安全碼IP解密的韌體至下一個從屬元件(步驟S510)，以便進行後續解密程序。反之，若已加密韌體不是主控元件10所提供，則該從屬元件會進一步判斷已加密韌體是否由特定從屬元件所提供(步驟S512)。若已加密韌體是經由警示交握控制線ALERT_HAND由其他從屬元件所提供，即不是由特定從屬元件所提供，則該從屬元件會根據自己的安全碼IP對接收到的韌體進行解密(步驟S514)，並根據解密順序傳送已被安全碼IP解密的韌體至下一個從屬元件(步驟S516)，以便進行後續解密程序。反之，若已加密韌體是經由警示交握控制線ALERT_HAND由特定從屬元件所提供，則根據自己的安全碼IP對接收到的已加密韌體進行解密(步驟S518)。接著，將計數值CO加一以更新計數值CO(步驟S520)，即CO=CO+1，並判斷更新後的計數值CO是否等於循環次數t(步驟S522)。若計數值CO不等於循環次數t(例如CO＜t)，則該從屬元件會根據解密順序傳送已被安全碼IP解密的韌體至下一個從屬元件(步驟S510)，以便進行後續解密程序。若計數值CO等於循環次數t(即CO=t)，則完成韌體的所有解密步驟，並儲存已還原的韌體於該從屬元件(步驟S524)。接著，該從屬元件會根據所儲存的韌體執行相對應的操作。
第6圖係顯示根據本發明一些實施例所述之匯流排系統1A執行第5圖之安全性排程控制方法的消息序列圖。
同時參考第5圖與第6圖，首先，從屬元件14_1對主控元件10發出中斷需求，以便經由主控元件10得到儲存在記憶體元件24的已加密韌體Y 1(即FW1)，如標號602所顯示。由於已加密韌體Y 1是來自主控元件10/記憶體元件24(步驟S504)，從屬元件14_1會使用安全碼IP1對韌體Y 1進行解密(步驟S506)而得到韌體D 1(Y 1)，如標號604所顯示。接著，從屬元件14_1會將計數值CO重置為0(步驟S508)，即CO=0，並根據解密順序經由警示交握控制線ALERT_HAND將韌體D 1(Y 1)傳送給從屬元件14_3(步驟S510)，如標號606所顯示。接著，對從屬元件14_3而言，從屬元件14_1不是所對應之特定從屬元件，所以從屬元件14_3會使用安全碼IP3對韌體D 1(Y 1)進行解密(步驟S514)而得到韌體D 3(D 1(Y 1))，如標號608所顯示。接著，根據解密順序，從屬元件14_3會經由警示交握控制線ALERT_HAND將韌體D 3(D 1(Y 1))傳送給從屬元件14_2(步驟S516)，如標號610所顯示。接著，從屬元件14_2會使用安全碼IP2對韌體D 3(D 1(Y 1))進行解密(步驟S514)而得到韌體D 2(D 3(D 1(Y 1)))，如標號612所顯示。
接著，根據解密順序，從屬元件14_2會經由警示交握控制線ALERT_HAND將韌體D 2(D 3(D 1(Y 1)))傳送給從屬元件14_4(步驟S516)，如標號614所顯示。接著，從屬元件14_4會使用安全碼IP4對韌體D 2(D 3(D 1(Y 1)))進行解密(步驟S514)而得到韌體D 4(D 2(D 3(D 1(Y 1))))，如標號616所顯示。接著，根據解密順序，從屬元件14_4會經由警示交握控制線ALERT_HAND將韌體D 4(D 2(D 3(D 1(Y 1))))傳送至從屬元件14_1(步驟S516)，如標號618所顯示。當從屬元件14_1接收到從屬元件14_4(特定從屬元件)傳送來的韌體D 4(D 2(D 3(D 1(Y 1))))，從屬元件14_1會使用安全碼IP1對韌體D 4(D 2(D 3(D 1(Y 1))))進行解密而得到韌體D 1(D 4(D 2(D 3(D 1(Y 1)))))(步驟S518)，並更新計數值CO為1(步驟S520)。由於計數值CO不等於循環次數t(步驟S522)，所以從屬元件14_1會根據解密順序將韌體D 1(D 4(D 2(D 3(D 1(Y 1)))))傳送至從屬元件14_3(步驟S510)，以便進行下一循環的解密，直到計數值CO等於循環次數t。於是，韌體Y 1已經完成所需要的所有解密程序並還原成韌體X 1，如標號622所顯示。接著，從屬元件14_1會儲存韌體X 1在自己的儲存器(例如記憶體)內，並根據所儲存的韌體X 1執行相對應的操作。
加鹽加密(Salt encryption)是一種用於多次加密資料的演算法，其可在每次加密前添加不同的鹽值(Salt)，使得加密後的資料更加混亂，更不易被破解，以便比一般多次加密的演算法提供更高的安全性。加鹽加密的運算方式可以表示成下列算式(7)： Y = E 1(E 1(…E 1(E 1(X+S 1)+S 2)…)+S t)                              (7) 其中E是表示加密的動作、X是表示原始資料而Y是表示進行加鹽加密演算法後的加密資料。此外，S是表示加密時所添加的鹽值，而t是表示加密的次數。
在一些實施例中，鹽值S可以設定為解密時所需要得知的下一個從屬元件，而最後一次需要鹽值S為0來判斷解密已完成。換言之，解密順序可由鹽值S得知。在其他實施例中，可以用適合的方式來設計不同功能的鹽值S。
在一些實施例中，為了使用不同的安全性IP來進行加密並最終回到原先該韌體的所有者，可以將算式(7)改寫為下列算式(8)： Y 1= E 1(E 3(…E 4(E 1(E 3(E 2(E 4(E 1(X 1+0)+1)+4)+2)+3)+1)…)+3)    (8) 其中假設從屬元件14_1是表示對應於該韌體(例如韌體FW1)的從屬元件，而從屬元件14_2-14_4是表示協助執行加密的其他從屬元件。此外，加密順序依序為1、4、2、3、1只是示範，並非用以限定本發明。再者，第一次的鹽值S設為0，可用於判斷解密是否結束。換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)是由從屬元件14_1的韌體X 1添加鹽值(0)之後，即鹽值S=0，經過從屬元件14_1的安全碼IP1加密。接著，添加鹽值(1)之後，即鹽值S=1，經過從屬元件14_4的安全碼IP4加密。接著，添加鹽值(4)之後，即鹽值S=4，經過從屬元件14_2的安全碼IP2加密。接著，添加鹽值(2)之後，即鹽值S=2，經過從屬元件14_3的安全碼IP3加密。接著，添加鹽值(3)之後，即鹽值S=3，再經過從屬元件14_1的安全碼IP1加密。相似於多表加密的方式，加鹽加密演算法也可以循環特定次數，即循環次數t。循環t次之後，由從屬元件14_3的安全碼IP3加密後的資料，會再添加鹽值(3)。 最後，再經過從屬元件14_1的安全碼IP1加密而得到已加密完成的韌體Y 1，其中t可以是任意整數。在一些實施例中，循環次數可根據實際應用而決定。因此，儲存在記憶體元件24的已加密韌體FW1可經由下列算式(9)而進行解密: X 1= D 1(D 4(…D 3(D 1(D 4(D 2(D 3(D 1(Y 1)-3)-2)-4)-1)-3)…)-1)-0    (9) 其中D是表示解密的動作。
換言之，儲存在記憶體元件24的已加密韌體FW1(即Y 1)需要經過從屬元件14_1的安全碼IP1進行解密，並得到鹽值(3)，以便將經安全碼IP1解密之後的韌體傳送至對應於鹽值(3)的從屬元件14_3。相似地，經過從屬元件14_3的安全碼IP3進行解密之後，可得到鹽值(2)，然後將經安全碼IP3解密之後的韌體傳送至對應於鹽值(2)的從屬元件14_2，以此類推。最後，經過從屬元件14_1的安全碼IP1進行解密之後，可得到鹽值(0)，於是才能將韌體FW1(即Y 1)還原成原先的從屬元件14_1的韌體(X 1)。
第7圖係顯示根據本發明一些實施例所述之匯流排系統1A之加鹽加密的安全性排程控制方法。第7圖之安全性排程控制方法可由匯流排系統1A中從屬元件14_1-14_n之每一安全性排程控制器144_1-144_n所執行。
首先，在步驟S710，從屬元件之一者會接收到已加密韌體。接著，該從屬元件會根據自己的安全碼IP對接收到的韌體進行解密(步驟S720)，並從被安全碼IP解密的韌體中得到/擷取鹽值S(步驟S730)。在一些實施例中，鹽值S是由韌體的特定位元所得到。接著，在步驟S740，該從屬元件會判斷鹽值S是否為0。若鹽值S不為0，則該從屬元件會將已被安全碼IP解密的韌體傳送至對應於鹽值S的從屬元件(步驟S750)，以便進行後續解密程序。若鹽值S為0，則完成韌體的所有解密步驟，並儲存已還原的韌體在該從屬元件內(步驟S760)。接著，該從屬元件會根據所儲存的韌體執行相對應的操作。
第8圖係顯示根據本發明一些實施例所述之匯流排系統1A執行第7圖之安全性排程控制方法的消息序列圖。
同時參考第7圖與第8圖，首先，從屬元件14_1對主控元件10發出中斷需求，以便經由主控元件10得到儲存在記憶體元件24的已加密韌體Y 1(即韌體FW1)，如標號802所顯示。接著，從屬元件14_1會使用安全碼IP1對韌體Y 1進行解密(步驟S720)而得到韌體D 1(Y 1)，並從韌體D 1(Y 1)得到鹽值S為3(步驟S730)，如標號804所顯示。接著，從屬元件14_1會根據鹽值S為3而經由警示交握控制線ALERT_HAND將韌體D 1(Y 1)傳送給從屬元件14_3(步驟S750)，如標號806所顯示。接著，從屬元件14_3會使用安全碼IP3對去除已知鹽值S的韌體D 1(Y 1)進行解密(步驟S720)而得到韌體D 3(D 1(Y 1)-3)，並從該韌體得到鹽值S為2(步驟S730)，如標號808所顯示。在一些實施例中，每一從屬元件會先將韌體去除已知鹽值S，再將已去除鹽值的韌體傳送給下一個從屬元件。
接著，從屬元件14_3會根據鹽值S為2而經由警示交握控制線ALERT_HAND將韌體D 3(D 1(Y 1)-3)傳送給從屬元件14_2(步驟S750)，如標號810所顯示。接著，從屬元件14_2會使用安全碼IP2對去除已知鹽值S為2的韌體D 3(D 1(Y 1)-3)進行解密而得到韌體D 2(D 3(D 1(Y 1)-3)-2)，並從該韌體得到鹽值S為4，如標號812所顯示。接著，從屬元件14_2會根據鹽值S為4而經由警示交握控制線ALERT_HAND將韌體D 2(D 3(D 1(Y 1)-3)-2)傳送給從屬元件14_4，如標號814所顯示。接著，從屬元件14_4會使用安全碼IP4對去除已知鹽值S為4的韌體D 2(D 3(D 1(Y 1)-3)-2)進行解密而得到韌體D 4(D 2(D 3(D 1(Y 1)-3)-2)-4)，並從該韌體得到鹽值S為1，如標號816所顯示。接著，從屬元件14_4會根據鹽值S為1而經由警示交握控制線ALERT_HAND將韌體D 4(D 2(D 3(D 1(Y 1)-3)-2)-4)傳送給從屬元件14_1，如標號818所顯示。接著，從屬元件14_1會使用安全碼IP1對去除已知鹽值S為1的韌體D 4(D 2(D 3(D 1(Y 1)-3)-2)-4)進行解密而得到韌體D 1(D 4(D 2(D 3(D 1(Y 1)-3)-2)-4)-1)，並從該韌體得到鹽值S為3，如標號820所顯示。以此類推，直到從屬元件14_1從所解密的韌體中得到的鹽值為0。於是，韌體Y 1已經完成所需要的所有解密流程而還原成韌體X 1，如標號850所顯示。接著，從屬元件14_1會儲存韌體X 1在自己的儲存器(例如記憶體)內，並根據所儲存的韌體X 1執行相對應的操作。
第9圖係顯示根據本發明一些實施例所述之匯流排系統1B之連接配置圖。主控元件10是經由匯流排12而電性連接於從屬元件14_1-14_n。如先前所描述，匯流排12為eSPI匯流排。此外，從屬元件14_1-14_n是經由匯流排16而電性連接於記憶體元件24。如先前所描述，記憶體元件24是用以儲存主控元件10的BIOS以及從屬元件14_1-14_n的韌體FW1-FWn等程式碼。
相似地，在匯流排系統1B中，從屬元件14_1-14_n之每一安全性排程控制器144_1-144_n可執行第3圖、第5圖和第7圖的安全性排程控制方法對儲存在記憶體元件24內的BIOS以及韌體FW1-FWn進行多重解密。
相較於第2圖的匯流排系統1A，在第9圖的匯流排系統1B中主控元件10並未電性連接於記憶體元件24。於是，在主控元件10尚未存取儲存在記憶體元件24內的BIOS、韌體FW1-FWn或其他資料之前，從屬元件14_1-14_n可對BIOS以及韌體FW1-FWn進行多重安全性解密驗證。最後，從屬元件14_1-14_n之一者會透過匯流排12將經過安全性驗證的BIOS傳送給主控元件10，以便主控元件10進行開機程序。
在本發明實施例中，透過多個從屬元件對儲存在外部記憶體元件中的韌體進行解密，可增加破解韌體的複雜度。例如，無法僅監測單一從屬元件而能破解所儲存的韌體。換言之，需要得知每一從屬元件所需要的解密順序才能破解韌體，因此可提高匯流排系統的安全性。在一些實施例中，每一從屬元件的解密動作可以是同時地執行，以增加解密驗證的效率。再者，每一從屬元件是透過警示交握控制線ALERT_HAND進行加密/解密資料的傳送，因此不會影響從屬元件與主控元件之間通訊的效率。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1, 1A, 1B:匯流排系統 10:主控元件 12, 16:匯流排 14A-14D, 14_1-14_n:從屬元件 20:處理模組 22:記憶體 24:記憶體元件 144_1-144_n:安全性排程控制器 146_1-146_n:eSPI排程控制器 Alert_1-Alert_n:警示交握接腳 ALERT_HAND:警示交握控制線 BIOS:基本輸入輸出系統 FW1-FWn:韌體 IP1-IPn:安全碼 S302-S318, S502-S524, S710-S760:步驟 410-460, 602-622, 802-850:消息序列
第1圖係顯示根據本發明一些實施例所述之匯流排系統。 第2圖係顯示根據本發明一些實施例所述之匯流排系統。 第3圖係顯示根據本發明一些實施例所述之匯流排系統之3DES解密的安全性排程控制方法。 第4圖係顯示根據本發明一些實施例所述之匯流排系統執行第3圖之安全性排程控制方法的消息序列圖。 第5圖係顯示根據本發明一些實施例所述之匯流排系統之多表加密的安全性排程控制方法。 第6圖係顯示根據本發明一些實施例所述之匯流排系統執行第5圖之安全性排程控制方法的消息序列圖。 第7圖係顯示根據本發明一些實施例所述之匯流排系統之加鹽加密的安全性排程控制方法。 第8圖係顯示根據本發明一些實施例所述之匯流排系統執行第7圖之安全性排程控制方法的消息序列圖。 第9圖係顯示根據本發明一些實施例所述之匯流排系統之連接配置圖。
1A:匯流排系統
10:主控元件
12,16:匯流排
14_1-14_n:從屬元件
24:記憶體元件
144_1-144_n:安全性排程控制器
146_1-146_n:eSPI排程控制器
Alert_1-Alert_n:警示交握接腳
ALERT_HAND:警示交握控制線
BIOS:基本輸入輸出系統
FW1-FWn:韌體
IP1-IPn:安全碼

Claims (20)

  1. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；一序列週邊設備介面匯流排；一記憶體元件，經由該序列週邊設備介面匯流排電性連接於該主控元件；以及複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件；其中每一該從屬元件具有一接腳，以及該等從屬元件的該等接腳係經由一控制線而電性連接在一起；其中每一該從屬元件包括：一第一排程控制器，配置以經由所對應之該接腳控制該控制線為一特定電壓位準，以使該從屬元件經由該增強序列週邊設備介面匯流排與該主控元件進行通訊；以及一第二排程控制器，配置以經由所對應之該接腳控制該控制線傳送或接收資料，以使該從屬元件經由該控制線與其他該等從屬元件進行通訊；其中該等從屬元件之一第一從屬元件的該第一排程控制器控制該控制線為該特定電壓位準在經由該主控元件得到來自該記憶體元件的一程式碼之後，該第一從屬元件根據一第一安全碼對該程式碼進行解密，並經由該第二排程控制器控制該控制線傳送已由該第一安全碼解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照一解密順 序對已由該第一安全碼解密的該程式碼進行解密。
  2. 如請求項1之匯流排系統，其中當該第一從屬元件經由該控制線接收到來自該等從屬元件之一第二從屬元件的已由一第二安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第二安全碼解密的該程式碼進行再解密，並儲存已再解密的該程式碼作為該第一從屬元件的韌體。
  3. 如請求項1之匯流排系統，其中當該等從屬元件之一第三從屬元件經由該控制線接收到來自該第一從屬元件的已由該第一安全碼解密的該程式碼時，該第三從屬元件根據一第三安全碼對已由該第一安全碼解密的該程式碼進行解密，並根據該解密順序經由該控制線傳送已由該第三安全碼解密的該程式碼至其他該等從屬元件。
  4. 如請求項3之匯流排系統，其中當該第一從屬元件經由該控制線接收到來自該第三從屬元件的已由該第三安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第三安全碼解密的該程式碼進行解密，並計數使用該第一安全碼對該程式碼進行再解密的一循環次數。
  5. 如請求項4之匯流排系統，其中當該循環次數到達一特定值時，該第一從屬元件儲存已再解密的該程式碼作為該第一從屬元件的韌體，其中當該循環次數未到達該特定值時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照該解密順序對已由該第一安全碼再解密的該程式碼進行解密。
  6. 如請求項1之匯流排系統，其中該第一從屬元件從已由該第一安全碼解密的該程式碼得到一第一鹽值，並經由該控制線傳 送已由該第一安全碼解密的該程式碼至對應於該第一鹽值的該從屬元件，其中當該第一從屬元件經由該控制線接收到來自該等從屬元件之一第二從屬元件的已由一第二安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第二安全碼解密的該程式碼進行再解密並得到一第二鹽值。
  7. 如請求項6之匯流排系統，其中當該第二鹽值為0時，該第一從屬元件儲存已再解密的該程式碼作為該第一從屬元件的韌體，以及當該第二鹽值不等於0時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至對應於該第二鹽值的該從屬元件。
  8. 如請求項1之匯流排系統，其中該第一從屬元件使用三重資料加密演算法、多表加密演算法或加鹽加密演算法對該程式碼進行解密。
  9. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件；一序列週邊設備介面匯流排；以及一記憶體元件，經由該序列週邊設備介面匯流排電性連接於該等從屬元件；其中每一該從屬元件具有一接腳，以及該等從屬元件的該等接腳係經由一控制線而電性連接在一起；其中每一該從屬元件包括：一第一排程控制器，配置以經由所對應之該接腳控制該控制線 為一特定電壓位準，以使該從屬元件經由該增強序列週邊設備介面匯流排與該主控元件進行通訊；以及一第二排程控制器，配置以經由所對應之該接腳控制該控制線傳送或接收資料，以使該從屬元件經由該控制線與其他該等從屬元件進行通訊；其中在該等從屬元件之一第一從屬元件的該第一排程控制器控制該控制線為該特定電壓位準並得到來自該記憶體元件的一程式碼之後，該第一從屬元件根據一第一安全碼對該程式碼進行解密，並經由該第二排程控制器控制該控制線傳送已由該第一安全碼解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照一解密順序對已由該第一安全碼解密的該程式碼進行解密。
  10. 如請求項9之匯流排系統，其中當該第一從屬元件經由該控制線接收到來自該等從屬元件之一第二從屬元件的已由一第二安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第二安全碼解密的該程式碼進行再解密，並經由該增強序列週邊設備介面匯流排傳送已再解密的該程式碼至該主控元件，以作為該主控元件的一基本輸入輸出系統。
  11. 如請求項9之匯流排系統，其中當該第一從屬元件經由該控制線接收到來自該等從屬元件之一第二從屬元件的已由一第二安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第二安全碼解密的該程式碼進行再解密，並儲存已再解密的該程式碼作為該第一從屬元件的韌體。
  12. 如請求項9之匯流排系統，其中當該等從屬元件之一第三從屬元件經由該控制線接收到來自該第一從屬元件的已由該第一 安全碼解密的該程式碼時，該第三從屬元件根據一第三安全碼對已由該第一安全碼解密的該程式碼進行解密，並根據該解密順序經由該控制線傳送已由該第三安全碼解密的該程式碼至其他該等從屬元件。
  13. 如請求項12之匯流排系統，其中當該第一從屬元件經由該控制線接收到來自該第三從屬元件的已由該第三安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第三安全碼解密的該程式碼進行解密，並計數使用該第一安全碼對該程式碼進行再解密的一循環次數。
  14. 如請求項13之匯流排系統，其中當該循環次數到達一特定值時，該第一從屬元件經由該增強序列週邊設備介面匯流排傳送已再解密的該程式碼至該主控元件，以作為該主控元件的一基本輸入輸出系統，其中當該循環次數未到達該特定值時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照該解密順序對已由該第一安全碼再解密的該程式碼進行解密。
  15. 如請求項13之匯流排系統，其中當該循環次數到達一特定值時，該第一從屬元件儲存已再解密的該程式碼作為該第一從屬元件的韌體，以及當該循環次數未到達該特定值時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至該等從屬元件，以便在該等從屬元件中依照該解密順序對已由該第一安全碼再解密的該程式碼進行解密。
  16. 如請求項9之匯流排系統，其中該第一從屬元件從已由該第一安全碼解密的該程式碼得到一第一鹽值，並經由該控制線傳送已由該第一安全碼解密的該程式碼至對應於該第一鹽值的該從屬元 件，其中當該第一從屬元件經由該控制線接收到來自該等從屬元件之一第二從屬元件的已由一第二安全碼解密的該程式碼時，該第一從屬元件根據該第一安全碼對已由該第二安全碼解密的該程式碼進行再解密並得到一第二鹽值。
  17. 如請求項16之匯流排系統，其中當該第二鹽值為0時，該第一從屬元件經由該增強序列週邊設備介面匯流排傳送已再解密的該程式碼至該主控元件，以作為該主控元件的一基本輸入輸出系統，以及當該第二鹽值不等於0時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至對應於該第二鹽值的該從屬元件。
  18. 如請求項16之匯流排系統，其中當該第二鹽值為0時，該第一從屬元件儲存已再解密的該程式碼作為該第一從屬元件的韌體，以及當該第二鹽值不等於0時，該第一從屬元件經由該控制線傳送已再解密的該程式碼至對應於該第二鹽值的該從屬元件。
  19. 如請求項9之匯流排系統，其中該程式碼是該主控元件的一基本輸入輸出系統或是該等從屬元件的韌體。
  20. 如請求項9之匯流排系統，其中該第一從屬元件使用三重資料加密演算法、多表加密演算法或加鹽加密演算法對該程式碼進行解密。
TW110131423A 2021-08-25 2021-08-25 匯流排系統 TWI791271B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110131423A TWI791271B (zh) 2021-08-25 2021-08-25 匯流排系統
CN202111499428.1A CN115718717A (zh) 2021-08-25 2021-12-09 总线系统
US17/581,075 US11734218B2 (en) 2021-08-25 2022-01-21 Bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110131423A TWI791271B (zh) 2021-08-25 2021-08-25 匯流排系統

Publications (2)

Publication Number Publication Date
TWI791271B true TWI791271B (zh) 2023-02-01
TW202309749A TW202309749A (zh) 2023-03-01

Family

ID=85253725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131423A TWI791271B (zh) 2021-08-25 2021-08-25 匯流排系統

Country Status (3)

Country Link
US (1) US11734218B2 (zh)
CN (1) CN115718717A (zh)
TW (1) TWI791271B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201717000A (zh) * 2015-11-05 2017-05-16 廣達電腦股份有限公司 用於確保管理控制器韌體安全之方法及計算機裝置
US20180267916A1 (en) * 2015-09-21 2018-09-20 Qualcomm Incorporated Enhanced serial peripheral interface
US20200136823A1 (en) * 2018-10-31 2020-04-30 Dell Products L.P. System and Method of Providing Information to a Device
TW202022628A (zh) * 2018-12-13 2020-06-16 新唐科技股份有限公司 匯流排系統
CN113111342A (zh) * 2021-03-30 2021-07-13 联想(北京)有限公司 一种控制方法、电子设备和控制装置
CN113111343A (zh) * 2021-03-31 2021-07-13 联想(北京)有限公司 一种控制方法和控制装置
CN113297603A (zh) * 2021-06-18 2021-08-24 中国农业银行股份有限公司 数据处理方法、装置、设备、存储介质和程序产品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10783250B2 (en) * 2014-07-24 2020-09-22 Nuvoton Technology Corporation Secured master-mediated transactions between slave devices using bus monitoring
TWI567561B (zh) 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統
US9928367B2 (en) * 2015-12-03 2018-03-27 Hewlett-Packard Development Company, L.P. Runtime verification
US10916280B2 (en) * 2018-03-15 2021-02-09 Dell Products, L.P. Securely sharing a memory between an embedded controller (EC) and a platform controller hub (PCH)
US11119704B2 (en) * 2019-03-28 2021-09-14 Intel Corporation System, apparatus and method for sharing a flash device among multiple masters of a computing platform
US20200326963A1 (en) * 2019-04-10 2020-10-15 Dell Products L.P. System and Method of Provisioning Virtualization Instances with One or More Hardware Attributes
US11316840B2 (en) * 2020-04-16 2022-04-26 Dell Products L.P. System and method of utilizing remote information handling systems to securely store files

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180267916A1 (en) * 2015-09-21 2018-09-20 Qualcomm Incorporated Enhanced serial peripheral interface
TW201717000A (zh) * 2015-11-05 2017-05-16 廣達電腦股份有限公司 用於確保管理控制器韌體安全之方法及計算機裝置
US20200136823A1 (en) * 2018-10-31 2020-04-30 Dell Products L.P. System and Method of Providing Information to a Device
TW202022628A (zh) * 2018-12-13 2020-06-16 新唐科技股份有限公司 匯流排系統
CN113111342A (zh) * 2021-03-30 2021-07-13 联想(北京)有限公司 一种控制方法、电子设备和控制装置
CN113111343A (zh) * 2021-03-31 2021-07-13 联想(北京)有限公司 一种控制方法和控制装置
CN113297603A (zh) * 2021-06-18 2021-08-24 中国农业银行股份有限公司 数据处理方法、装置、设备、存储介质和程序产品

Also Published As

Publication number Publication date
CN115718717A (zh) 2023-02-28
US20230066634A1 (en) 2023-03-02
TW202309749A (zh) 2023-03-01
US11734218B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US9633211B2 (en) Method for realizing secure communication
US9003202B2 (en) Memory control device, semiconductor memory device, memory system, and memory control method
US10496279B2 (en) Slave device, control method of slave device, non-volatile computer readable recording medium
US7613931B2 (en) Copy protection method and system for programmable gate array
US10216935B2 (en) Mobile device resistant to malware
CN110084054A (zh) 一种数据保密装置、方法、电子设备及存储介质
TWI662474B (zh) 用來對微控制器芯片進行韌體編程之方法與裝置、以及對應的微控制器芯片
US8826042B2 (en) Memory controller, memory control apparatus, memory device, memory information protection system, control method for memory control apparatus, and control method for memory device
CN113079001B (zh) 密钥更新方法、信息处理设备及密钥更新装置
JP2004287590A (ja) デバッグシステム、マイクロプロセッサ及びデバッガ
TWI791271B (zh) 匯流排系統
US10365908B2 (en) Secure reprogramming of smart devices to alter device functionality based on license rights
JP7327990B2 (ja) 集積回路デバイス及び集積回路デバイスの動作方法
CN108667793B (zh) 一种基于profibus总线的硬件加密装置
US10715325B2 (en) Secure, real-time based data transfer
KR20170105393A (ko) 스토리지 디바이스의 인증 방법 및 시스템
JP2011010218A (ja) 携帯可能電子装置、及び携帯可能電子装置の制御方法
TWI773247B (zh) 匯流排系統
TWI702517B (zh) 無線滑鼠裝置及其資訊傳輸方法
TWI775436B (zh) 匯流排系統
CN111527724B (zh) 处理装置、半导体集成电路以及状态监视方法
CN103577741A (zh) 一种usb外设
JP2007281994A (ja) 半導体集積回路
JP4234372B2 (ja) データ暗号化方法，データ復号化方法および集積回路
KR20150145870A (ko) 채널별로 데이터를 보호할 수 있는 반도체 장치