TWI567561B - 匯流排系統 - Google Patents

匯流排系統 Download PDF

Info

Publication number
TWI567561B
TWI567561B TW104139444A TW104139444A TWI567561B TW I567561 B TWI567561 B TW I567561B TW 104139444 A TW104139444 A TW 104139444A TW 104139444 A TW104139444 A TW 104139444A TW I567561 B TWI567561 B TW I567561B
Authority
TW
Taiwan
Prior art keywords
slave
master device
slave devices
signal
busbar
Prior art date
Application number
TW104139444A
Other languages
English (en)
Other versions
TW201719438A (zh
Inventor
邱俊瑋
盧嘉謦
黃士峯
洪明哲
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104139444A priority Critical patent/TWI567561B/zh
Priority to US15/147,896 priority patent/US10606778B2/en
Priority to CN201610352274.6A priority patent/CN106802871B/zh
Application granted granted Critical
Publication of TWI567561B publication Critical patent/TWI567561B/zh
Publication of TW201719438A publication Critical patent/TW201719438A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Description

匯流排系統
本發明是有關於一種資料傳輸技術，且特別是有關於一種匯流排系統。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count；LPC)介面來與其他的外接電路模組，例如具不同功能的系統單晶片(System-on-a-chip；SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface；eSPI)匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。在這樣的情形下，匯流排系統的擴充性非常受限。
因此，如何設計一個新的匯流排系統，以解決上述缺陷，乃為此一業界亟待解決的問題。
因此，本發明之一態樣是在提供一種匯流排系統，包含：主控裝置、匯流排以及複數從屬裝置。從屬裝置 與主控裝置透過匯流排電性連接。其中主控裝置是以一對一機制與從屬裝置通訊，從屬裝置是經由仲裁機制選擇從屬裝置其中之一與主控裝置通訊。
1‧‧‧匯流排系統
10‧‧‧主控裝置
12‧‧‧匯流排
14A-14D‧‧‧從屬裝置
140A-140D‧‧‧主次決定接腳
142A-142D‧‧‧位址區段選擇接腳
144A-144D‧‧‧位址進入選擇接腳
20‧‧‧處理模組
22‧‧‧記憶體
50、52‧‧‧基本輸入輸出系統
70‧‧‧外部功能模組
第1圖為本發明一實施例中，一種匯流排系統之方塊圖；第2圖為本發明一實施例中，匯流排系統更詳細的示意圖；第3圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線、輸入輸出訊號線和警示交握控制線的波形以及從屬裝置對應執行的動作的示意圖；第4圖為本發明另一實施例中，在不同的時序下，晶片選擇訊號線、輸入輸出訊號線和警示交握控制線的波形以及從屬裝置對應執行的動作的示意圖；第5圖為本發明一實施例中，匯流排系統之方塊圖；第6圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線、輸入輸出訊號線和警示交握控制線的波形以及從屬裝置對應執行的動作的示意圖；第7圖為本發明一實施例中，匯流排系統之方塊圖；以及第8圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線、輸入輸出訊號線和警示交握控制線的波形以及從屬裝置對應執行的動作的示意圖。
請同時參照第1圖以及第2圖。第1圖為本發明一實施例中，一種匯流排系統1之方塊圖。匯流排系統1包含：主控裝置10、匯流排12以及複數從屬裝置14A-14D。第2圖為本發明一實施例中，匯流排系統1更詳細的示意圖。
於一實施例中，主控裝置10為例如，但不限於南橋晶片。於一實施例中，主控裝置10可與一個電腦系統(未繪示)的處理模組20相電性連接，以根據處理模組20的指令透過各種匯流排與周邊元件進行資料存取，例如但不限於透過匯流排12與從屬裝置14A-14D進行資料存取。於一實施例中，處理模組20可更與電腦系統的記憶體22相電性連接，以依據不同應用程式的需求存取記憶體22。
於一實施例中，匯流排12為例如，但不限於增強序列週邊設備介面匯流排。從屬裝置14A-14D與主控裝置10透過匯流排12電性連接。於一實施例中，主控裝置10是以一對一機制與從屬裝置14A-14D通訊，從屬裝置14A-14D是經由仲裁機制與主控裝置10通訊。
於一實施例中，上述的匯流排12包含重置訊號線eSPI_RST、晶片選擇(chip select)訊號線eSPI_CS、時脈訊號eSPI_CLK及輸入輸出訊號線eSPI_IO。主控裝置10透過匯流排12進行的通訊可以時脈訊號eSPI_CLK做為參考時脈。其中，主控裝置10是藉由晶片選擇訊號線eSPI_CS選擇從屬裝置14A-14D以一對一機制來進行通 訊，而從屬裝置14A-14D則與主控裝置10間藉由輸入輸出訊號線eSPI_IO以仲裁機制來進行通訊。
一般來說，根據晶片選擇訊號線eSPI_CS的運作機制，主控裝置10僅能選擇單一裝置進行通訊。然而，多個從屬裝置14A-14D藉由仲裁機制的設計，將能在單一時間僅由從屬裝置14A-14D的其中一個來與主控裝置10進行回應。因此，在主控裝置10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇訊號線eSPI_CS連接多個從屬裝置14A-14D進行通訊，提高匯流排系統1的擴充性。
以下將就主控裝置10與從屬裝置14A-14D間進行通訊的實施例進行更詳細的說明。
於一實施例中，從屬裝置14A-14D包含僅有一個主要從屬裝置以及其他的次要從屬裝置。如第2圖所示，從屬裝置14A-14D各包含主次決定接腳140A-140D。其中主次決定接腳140A接收到第一準位電壓，例如但不限於電壓V1，其所對應的從屬裝置14A是設定為主要從屬裝置。而主次決定接腳140B-140D接收不同於第一準位電壓之第二準位電壓，例如但不限於接地電位GND，其分別對應的從屬裝置14B-14D是設定為次要從屬裝置。
需注意的是，在不同的實施例中，可隨使用者的需求設定任一從屬裝置接收第一準位電壓成為主要從屬裝置，並不限於從屬裝置14A。並且，在其他實施例中，亦 可能依使用者的設計，由硬體或是軟體的其他方式來決定主要及次要從屬裝置。
如第2圖所示，從屬裝置14A-14D各更包含位址區段選擇接腳142A-142D、位址進入選擇接腳144A-144D以及警示交握(handshake)接腳146A-146D。
從屬裝置14A-14D所對應的位址，可藉由位址區段選擇接腳142A-142D以及位址進入選擇接腳144A-144D所接收的電壓準位的組合來進行分配，以使從屬裝置14A-14D具有互異的位址區段。
以第2圖所繪示的實施例為例，位址區段選擇接腳142A及142C接收接地電位GND，以對應例如但不限於位址區段2E。位址區段選擇接腳142B及142D接收電壓V2，以對應例如但不限於位址區段4E。
進一步地，位址進入選擇接腳144A及144C分別接收接地電位GND與電壓V2，以分別對應不同的位址進入碼，例如但不限於對應位址區段2E的87h及88h。位址進入選擇接腳144B及144D分別接收接地電位GND與電壓V2，以分別對應不同的位址進入碼，例如但不限於對應位址區段4E的87h及88h。
警示交握接腳146A-146D彼此電性連接至警示交握控制線ALERT_HAND。於本實施例中，警示交握控制線ALERT_HAND電性連接至電壓V3，以具有為高電壓準位的第一電壓準位。從屬裝置14A-14D的任一者可藉由將警示交握接腳146A-146D拉低至低電壓準位的第二電 壓準位，進一步將警示交握控制線ALERT_HAND的準位拉低。於部分實施例中，從屬裝置14A-14D藉由控制警示交握控制線ALERT_HAND的準位來取得主動和主控裝置10通訊的權利。
請同時參照第2圖及第3圖。第3圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線eSPI_CS、輸入輸出訊號線eSPI_IO和警示交握控制線ALERT_HAND的波形以及從屬裝置14A-14D對應執行的動作的示意圖。
當主控裝置10及從屬裝置14A-14D於匯流排系統1啟動時，將進行下列動作。
如第3圖的第一時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。由於對主控裝置10來說，並無法得知有多個從屬裝置14A-14D的存在，因此主控裝置10將據以對從屬裝置14A-14D的整體進行通訊。於本實施例中，第一電壓準位為高電壓準位，第二電壓準位則為低電壓準位。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送狀態擷取訊號GET_STATUS，以確認從屬裝置14A-14D是否存在。於一實施例中，輸入輸出訊號線eSPI_IO實際上包含四條子訊號線，亦即可表示為輸入輸出訊號線eSPI_IO[3：0]，以進行命令傳遞與資料交換。
此時，做為主要從屬裝置的從屬裝置14A透過輸入輸出訊號線eSPI_IO接收狀態擷取訊號(命令) GET_STATUS並進行回應(在第3圖中標示為接收/回應)，表示從屬裝置14A-14D存在。而做為次要從屬裝置的從屬裝置14B-14D則僅接收狀態擷取訊號GET_STATUS(在第3圖中標示為接收)而不進行任何回應。因此，從屬裝置14A是做為從屬裝置14A-14D整體的代表來回應主控裝置10。
意即，對於主控裝置10來說，主控裝置10仍以一對一的機制與從屬裝置14A-14D進行通訊。而對從屬裝置14A-14D來說，則是藉由仲裁機制擇一與主控裝置10通訊。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
接著，如第3圖的第二時序所示，主控裝置10再次將晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送組態擷取訊號GET_CONFIG，以擷取從屬裝置14A-14D的組態。
此時，做為主要從屬裝置的從屬裝置14A透過輸入輸出訊號線eSPI_IO接收組態擷取訊號GET_CONFIG並進行回應(在第3圖中標示為接收/回應)。回應的內容可包括例如，但不限於從屬裝置14A-14D支援的資料傳輸規格，例如但不限於資料寬度及傳輸速率。舉例來說，資料寬度可為例如但不限於1、2及4位元，而工作時脈則可為例如但不限於20、33、50及66百萬赫茲(mega-hertz；MHz)。
做為次要從屬裝置的從屬裝置14B-14D則僅接收組態擷取訊號GET_CONFIG(在第3圖中標示為接收)而不進行任何回應。因此，從屬裝置14A是做為從屬裝置14A-14D整體的代表來回應主控裝置10。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
接著，如第3圖的第三時序所示，主控裝置10再次將晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送組態設定訊號SET_CONFIG，以根據從屬裝置14A-14D支援的組態，對從屬裝置14A-14D進行設定。舉例來說，主控裝置10可設定以資料寬度為2位元，工作時脈為33百萬赫茲的規格來與從屬裝置14A-14D進行通訊。
此時，做為主要從屬裝置的從屬裝置14A透過輸入輸出訊號線eSPI_IO接收組態設定訊號SET_CONFIG進行組態設定並進行回應(在第3圖中標示為接收/回應)，以表示組態設定完成，可依據此組態設定來與主控裝置10通訊。而做為次要從屬裝置的從屬裝置14B-14D則僅接收組態設定訊號SET_CONFIG進行組態設定(在第3圖中標示為接收)而不進行任何回應。因此，從屬裝置14A是做為從屬裝置14A-14D整體的代表來回應主控裝置10。於一實施例中，在此階段的通訊結束後，晶 片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
於另一實施例中，主控裝置10可在運作中或是系統剛從關機、休眠狀態中重新啟動時，對從屬裝置14A-14D進行重置。於此情形下，如第3圖的第四時序所示，主控裝置10將晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送重置訊號RESET。
此時，做為從屬裝置14A-14D均透過輸入輸出訊號線eSPI_IO接收重置訊號RESET進行重置(在第3圖中標示為接收)。於一實施例中，由於從屬裝置14A-14D在重置後仍需經過上述的存在、組態的詢問與擷取步驟，因此不需再對重置訊號RESET進行回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
需注意的是，在不同實施例中，重置的機制實際上可透過本實施例中由輸入輸出訊號線eSPI_IO傳送重置訊號RESET的形式進行，亦或透過如第2圖所示，匯流排12所包含的重置訊號線eSPI_RST傳送重置的訊號來進行。
此外，需注意的是，在本實施例中，從屬裝置14A-14D並未主動與主控裝置10通訊，因此警示交握控制線ALERT_HAND均位於第一電壓準位。
請同時參照第1圖及第4圖。第4圖為本發明另一實施例中，在不同的時序下，晶片選擇訊號線eSPI_CS、輸入輸出訊號線eSPI_IO和警示交握控制線ALERT_HAND的波形以及從屬裝置14A-14D對應執行的動作的示意圖。
當主控裝置10及從屬裝置14A-14D於匯流排系統1運作時，將進行下列動作。
如第4圖的第一時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10可根據例如，但不限於處理模組10的要求，依目標位址透過輸入輸出訊號線eSPI_IO傳送資料存取訊號，例如資料寫入訊號PUT_IOWR。於一實施例中，主控裝置10根據位址區段2Eh的目標位址寫入資料87h。
此時，對應此位址區段的從屬裝置14A接收資料寫入訊號PUT_IOWR進行解碼，以寫入資料並進行回應(在第4圖中標示為接收/回應)。從屬裝置14B-14D因未對應此位址區段，則在接收資料寫入訊號PUT_IOWR進行解碼後，不予寫入亦不予回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第4圖的第二時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10可根據 例如，但不限於處理模組10的要求，依目標位址透過輸入輸出訊號線eSPI_IO傳送資料存取訊號，例如資料寫入訊號PUT_IOWR。於一實施例中，主控裝置10根據位址區段2Eh的目標位址寫入資料20h。
此時，對應此位址區段的從屬裝置14A接收資料寫入訊號PUT_IOWR進行解碼，以寫入資料並進行回應(在第4圖中標示為接收/回應)。從屬裝置14B-14D因未對應此位址區段，則在接收資料寫入訊號PUT_IOWR進行解碼後，不予寫入亦不予回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第4圖的第三時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10可根據例如，但不限於處理模組10的要求，依目標位址透過輸入輸出訊號線eSPI_IO傳送資料存取訊號，例如資料讀取訊號PUT_IORD。於一實施例中，主控裝置10根據位址區段2Fh的目標位址進行讀取。
此時，對應此位址區段的從屬裝置14A接收資料讀取訊號PUT_IORD進行解碼，以讀取資料並進行回應(在第4圖中標示為接收/回應)。從屬裝置14B-14D因未對應此位址區段，則在接收資料讀取訊號PUT_IORD進行解碼後，不予讀取亦不予回應。於一實施例中，在此階段的 通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第4圖的第四時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10可根據例如，但不限於處理模組10的要求，依目標位址透過輸入輸出訊號線eSPI_IO傳送資料存取訊號，例如資料寫入訊號PUT_IOWR。於一實施例中，主控裝置10根據位址區段2E8h的目標位址進行寫入。
於一實施例中，從屬裝置14D具有一個位址在0x2E8h的功能。因此，對應此位址區段的從屬裝置14D接收資料寫入訊號PUT_IOWR進行解碼，以寫入資料並進行回應(在第4圖中標示為接收/回應)。從屬裝置14A-14C因未具有對應此位址區段的功能，則在接收資料寫入訊號PUT_IOWR進行解碼後，不予讀取亦不予回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI-CS將由第二電壓準位回復至第一電壓準位。
需注意的是，上述各時序的資料存取為各自獨立的實施例。在實際應用中，可任意存取不同位址的資料，而不需依照上述的順序進行存取。在這樣的資料存取模式下，雖然從屬裝置14A-14D均會接收主控裝置10傳送的存取訊號並解碼，但僅由具有對應位址者執行相應的動作並回應。並且，在本實施例中，從屬裝置14A-14D並未主動與 主控裝置10通訊，因此警示交握控制線ALERT_HAND均位於第一電壓準位。
請參照第5圖。第5圖為本發明一實施例中，匯流排系統1之方塊圖。與第1圖所繪示的類似，匯流排系統1包含：主控裝置10、匯流排12以及從屬裝置14A-14D。於本實施例中，主控裝置10更電性連接於基本輸入輸出系統50，而做為主要從屬裝置的從屬裝置14A則更電性連接於基本輸入輸出系統52。
當主控裝置10及從屬裝置14A-14D可進行下列動作。
於一實施例中，主控裝置10可藉由類似第4圖描述的資料讀取方式，藉由晶片選擇訊號線eSPI_CS的選擇與透過輸入輸出訊號線eSPI_IO進行資料存取訊號的傳送，經由主要從屬裝置14A讀取基本輸入輸出系統52的資料。同樣地，在此情形下，從屬裝置14A-14D均會接收主控裝置10傳送的存取訊號並解碼，但僅由主要從屬裝置14A執行相應的動作並回應。於一實際應用情境中，主控裝置10可在處理模組20的要求下，在無法透過基本輸入輸出系統50進行系統啟動的程序與設定時，由備用的基本輸入輸出系統52讀取資料進行系統啟動的程序與設定。
於一實施例中，主要從屬裝置14A可向主控裝置10提出請求，藉由匯流排12以及主控裝置10存取基本輸入輸出系統52。於一實施例中，基本輸入輸出系統50的資料可透過這樣的存取方式備份於基本輸入輸出系統52。於 另一實施例中，基本輸入輸出系統52的資料可透過這樣的存取方式備份於基本輸入輸出系統50中，或以基本輸入輸出系統52的資料來修復基本輸入輸出系統50的資料。
請同時參照第2圖及第6圖。第6圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線eSPI_CS、輸入輸出訊號線eSPI_IO和警示交握控制線ALERT_HAND的波形以及從屬裝置14A-14D對應執行的動作的示意圖。
當主控裝置10及從屬裝置14A-14D於匯流排系統1運作時，將進行下列動作。
於一實施例中，從屬裝置14A可為任意功能模組，並在完成特定功能後，產生欲傳送至主控裝置10的事件訊息。因此，從屬裝置14A需與主控裝置10主動進行通訊。
如第6圖的第一時序所示，從屬裝置14A使警示交握接腳146A由第一準位電壓轉變為第二準位電壓，進而使警示交握控制線ALERT_HAND由第一準位電壓轉變為第二準位電壓。從屬裝置14A進一步透過輸入輸出訊號線eSPI_IO傳送事件警示訊號ALERT。此事件警示訊號ALERT代表著從屬裝置14A對主控裝置10要求通訊的請求訊號。此時，其他的從屬裝置14B-14D中如果具有欲與主控裝置10通訊的事件訊息，將會先儲存事件訊息，以待下次取得控制權時再與主控裝置10通訊。
如第6圖的第二時序所示，主控裝置10根據事件警示訊號ALERT，使晶片選擇訊號線eSPI_CS由第一電 壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。於本實施例中，第一電壓準位為高電壓準位，第二電壓準位則為低電壓準位。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送狀態擷取訊號GET_STATUS，以詢問從屬裝置14A-14D的狀態。
此時，做為取得控制權的事件警示從屬裝置，從屬裝置14A透過輸入輸出訊號線eSPI_IO接收狀態擷取訊號GET_STATUS並進行回應(在第6圖中標示為接收/回應)，以通知主控裝置10有資訊欲進行傳送。其他的從屬裝置14B-14D則並不接收狀態擷取訊號GET_STATUS亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第6圖的第三時序所示，主控裝置10使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送事件擷取訊號GET_VWIRE，以擷取從屬裝置14A的事件訊息。
此時，從屬裝置14A接收事件擷取訊號GET_VWIRE並進行回應(在第6圖中標示為接收/回應)，以將事件訊息傳送至主控裝置10。從屬裝置14B-14D則不接收事件擷取訊號GET_VWIRE亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。在從屬裝置14A將事件訊息傳送至主控裝置10且主控裝置10結束通訊將晶片選 擇訊號線eSPI_CS由第二電壓準位回復至第一電壓準位後，從屬裝置14A使警示交握接腳146A由第二準位電壓回復為第一準位電壓，進而使警示交握控制線ALERT_HAND由第二準位電壓回復為第一準位電壓，從屬裝置14A結束與釋出對主控裝置10的佔有與控制權。
如第6圖的第四時序所示，主控裝置10將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10可透過輸入輸出訊號線eSPI_IO傳送系統事件訊號PUT_VWIRE，以傳送各種電腦系統裡的系統事件的訊息至從屬裝置14A-14D。於一實施例中，系統事件的訊息為例如，但不限於系統或是系統中的特定模組的電源狀態，且電源狀態可包含例如，但不限於休眠模式、省電模式等不同運作模式下的電源狀態。由於在此情形下，從屬裝置14A-14D並非主動與主控裝置10通訊，因此警示交握控制線ALERT_HAND是於第一電壓準位。
此時，做為主要從屬裝置的從屬裝置14A透過輸入輸出訊號線eSPI_IO接收系統事件訊號PUT_VWIRE並進行回應(在第6圖中標示為接收/回應)，以表示已接收到此系統事件的訊息。而做為次要從屬裝置的從屬裝置14B-14D則僅接收系統事件訊號PUT_VWIRE(在第6圖中標示為接收)而不進行任何回應。因此，從屬裝置14A是做為從屬裝置14A-14D整體的代表來回應主控裝置10。於一 實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
於一實施例中，從屬裝置14C可為可為例如，但不限於滑鼠，並接收到欲傳送至主控裝置10的事件訊息，例如但不限於滑鼠接收到的使用者輸入。因此，從屬裝置14C需與主控裝置10主動進行通訊。
如第6圖的第五時序所示，從屬裝置14C使警示交握接腳146C由第一準位電壓轉變為第二準位電壓，進而使警示交握控制線ALERT_HAND由第一準位電壓轉變為第二準位電壓。從屬裝置14C進一步透過輸入輸出訊號線eSPI_IO傳送事件警示訊號ALERT。此時，其他的從屬裝置14A、14B及14D中如果具有欲與主控裝置10通訊的事件訊息，將會先儲存事件訊息，以待下次取得控制權時再與主控裝置10通訊。
如第6圖的第六時序所示，主控裝置10根據事件警示訊號ALERT，使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送狀態擷取訊號GET_STATUS，以詢問從屬裝置14A-14D的狀態。
此時，做為取得控制權的事件警示從屬裝置，從屬裝置14C透過輸入輸出訊號線eSPI_IO接收狀態擷取訊號GET_STATUS並進行回應(在第6圖中標示為接收/回應)，以通知主控裝置10有資訊欲進行傳送。其他的從屬 裝置14A、14B及14D則不接收狀態擷取訊號GET_STATUS亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第6圖的第七時序所示，主控裝置10使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送事件擷取訊號GET_VWIRE，以擷取從屬裝置14C的事件訊息。
此時，從屬裝置14C接收事件擷取訊號GET_VWIRE並進行回應(在第6圖中標示為接收/回應)，以將欲傳送資訊至事件訊息傳送至主控裝置10。從屬裝置14A、14B及14D則不接收事件擷取訊號GET_VWIRE亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。在從屬裝置14C將事件訊息傳送至主控裝置10且主控裝置10結束通訊將晶片選擇訊號線eSPI_CS由第二電壓準位回復至第一電壓準位後，從屬裝置14C使警示交握接腳146C由第二準位電壓回復為第一準位電壓，進而使警示交握控制線ALERT_HAND由第二準位電壓回復為第一準位電壓，從屬裝置14C結束與釋出對主控裝置10的佔有與控制權。
需注意的是，上述第一到第三、第四與第五到第七時序的通訊為各自獨立的實施例。在實際應用中，可以任意順序進行上述的通訊。在這樣的資料存取模式下，從屬 裝置14A-14D在欲與主控裝置10主動通訊時，可藉由警示交握接腳146A-146D取得控制權，以在單一時間僅由從屬裝置14A-14D的其中一個與主控裝置10通訊。
請同時參照第7圖及第8圖。第7圖為本發明一實施例中，匯流排系統1之方塊圖。與第1圖所繪示的類似，匯流排系統1包含：主控裝置10、匯流排12以及從屬裝置14A-14D。於本實施例中，主控裝置10更電性連接於外部功能模組70。於本實施例中，外部功能模組70可能例如，但不限於風扇模組。於一實施例中，外部功能模組70可產生包含例如但不限於溫度、風扇轉速等資訊。
第8圖為本發明一實施例中，在不同的時序下，晶片選擇訊號線eSPI_CS、輸入輸出訊號線eSPI_IO和警示交握控制線ALERT_HAND的波形以及從屬裝置14A-14D對應執行的動作的示意圖。
於本實施例中，從屬裝置14A-14D的任一者可利用前述的警示交握接腳146A-146D及警示交握控制線ALERT_HAND發出警示訊息，以向主控裝置10取得溫度資訊並進一步調控外部功能模組70。
因此，當主控裝置10及從屬裝置14A-14D於匯流排系統1運作時，將進行下列動作。
如第8圖的第一時序所示，從屬裝置14D使警示交握接腳146D由第一準位電壓轉變為第二準位電壓，進而使警示交握控制線ALERT_HAND由第一準位電壓轉變為第二準位電壓。從屬裝置14D進一步透過輸入輸出訊號線 eSPI_IO傳送事件警示訊號ALERT。此時，從屬裝置14A-14C中如果具有欲與主控裝置10通訊的事件訊息，將會先儲存事件訊息，以待下次取得控制權時再與主控裝置10通訊。
如第8圖的第二時序所示，主控裝置10根據事件警示訊號ALERT，使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。於本實施例中，第一電壓準位為高電壓準位，第二電壓準位則為低電壓準位。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送狀態擷取訊號GET_STATUS，以詢問從屬裝置14A-14D的狀態。
此時，做為取得控制權的事件警示從屬裝置，從屬裝置14D透過輸入輸出訊號線eSPI_IO接收狀態擷取訊號GET_STATUS並進行回應(在第8圖中標示為接收/回應)，以通知主控裝置10即將要存取主控裝置10內的資料。其他的從屬裝置14A-14C則並不接收狀態擷取訊號GET_STATUS亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第8圖的第三時序所示，主控裝置10使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送資料詢問訊號 GET_OOB，以詢問從屬裝置14D欲擷取的資訊類別和內容。
此時，做為取得控制權的事件警示從屬裝置，從屬裝置14D透過輸入輸出訊號線eSPI_IO接收資料詢問訊號GET_OOB並進行回應(在第8圖中標示為接收/回應)，以通知主控裝置10欲存取主控裝置10內的溫度資訊。其他的從屬裝置14A-14C則並不接收資料詢問訊號GET_OOB亦不回應。於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。
如第8圖的第四時序所示，主控裝置10自內部擷取溫度資訊後，將使晶片選擇訊號線eSPI_CS由第一電壓準位轉變為第二電壓準位，以對從屬裝置14A-14D進行選擇。主控裝置10接著透過輸入輸出訊號線eSPI_IO傳送資料訊號PUT_OOB，以將主控裝置10內部的溫度資訊傳送至從屬裝置14D。
此時，做為取得控制權的事件警示從屬裝置，從屬裝置14D透過輸入輸出訊號線eSPI_IO接收資料訊號PUT_OOB並進行回應(在第8圖中標示為接收/回應)，以接收主控裝置10內部的溫度資訊。其他的從屬裝置14A-14C則並不接收資料訊號PUT_OOB亦不回應。
於一實施例中，在此階段的通訊結束後，晶片選擇訊號線eSPI_CS將由第二電壓準位回復至第一電壓準位。在從屬裝置14D自主控裝置10接收資訊且主控裝置10 結束通訊將晶片選擇訊號線eSPI_CS由第二電壓準位回復至第一電壓準位後，從屬裝置14D使警示交握接腳146D由第二準位電壓回復為第一準位電壓，進而使警示交握控制線ALERT_HAND由第二準位電壓回復為第一準位電壓，從屬裝置14D結束與釋出對主控裝置10的佔有與控制權。
於一實施例中，當外部功能模組70為上述的風扇控制模組時，從屬裝置14D可進一步利用溫度資訊控制轉速，以達到對系統散熱的目的。
在這樣的資料存取模式下，從屬裝置14A-14D在欲與主控裝置10通訊時，可藉由警示交握接腳146A-146D取得控制權，以在單一時間僅由從屬裝置14A-14D的其中一個與主控裝置10通訊。
因此，藉由上述的機制，匯流排系統1可在主控裝置10仍以一對一通訊機制運作的情形下，使多個從屬裝置14A-14D藉由仲裁機制擇一透過匯流排12與主控裝置10通訊，提高匯流排系統1的擴充性。
需注意的是，上述的從屬裝置14A-14D數目可隨不同的應用情境而不同，並不限於四個。上述的電壓V1、V2及V3可為相同或互異的數值，並不限制於一種數值組合。並且，第一電壓準位及第二電壓準位的高低關係亦可隨應用情境的不同而改變，並不為本說明書內容的範例所限。
因此，在本發明之一實施例中，本發明具有優點在於匯流排系統可在主控裝置仍以一對一通訊機制運作的情形下，使多個從屬裝置藉由仲裁機制擇一透過匯流排與 主控裝置通訊，提高匯流排系統的擴充性，而輕易地達到上述之目的。
雖然本案內容已以實施方式揭露如上，然其並非用以限定本案內容，任何熟習此技藝者，在不脫離本案內容之精神和範圍內，當可作各種之更動與潤飾，因此本案內容之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧匯流排系統
10‧‧‧主控裝置
12‧‧‧匯流排
14A-14D‧‧‧從屬裝置
20‧‧‧處理模組
22‧‧‧記憶體

Claims (15)

  1. 一種匯流排系統，包含：一主控(master)裝置；一匯流排；以及複數從屬(slave)裝置，與該主控裝置透過該匯流排電性連接；其中該主控裝置是以一一對一機制與該等從屬裝置通訊，該等從屬裝置是經由一仲裁機制選擇該等從屬裝置其中之一與該主控裝置通訊；其中該等從屬裝置包含僅有一個主要從屬裝置以及至少一次要從屬裝置，且該等從屬裝置分配有互異之複數位址區段；其中該主控裝置及該等從屬裝置於該匯流排系統啟動時，進行下列動作：該主控裝置透過該匯流排傳送一狀態擷取訊號以確認該等從屬裝置是否存在；該主要從屬裝置以及該次要從屬裝置接收該狀態擷取訊號，且僅由該主要從屬裝置透過該匯流排對該狀態擷取訊號進行一狀態回應訊號；該主控裝置透過該匯流排傳送一組態擷取訊號；該主要從屬裝置以及該次要從屬裝置接收該組態擷取訊號，且僅由該主要從屬裝置透過該匯流排對該組態擷取訊號進行回應；該主控裝置透過該匯流排傳送一組態設定訊號；以及 該主要從屬裝置以及該次要從屬裝置接收該組態設定訊號並據以進行一組態設定，且僅由該主要從屬裝置透過該匯流排對該主控裝置進行回應。
  2. 如請求項1所述之匯流排系統，其中該匯流排為一增強序列週邊設備介面(Enhanced Serial Peripheral Interface；eSPI)匯流排，並包含：一晶片選擇(chip select)訊號線，俾使該主控裝置以該一對一機制選擇該等從屬裝置進行通訊；以及一輸入輸出訊號線，俾使該等從屬裝置是經由該仲裁機制與該主控裝置通訊；其中該主控裝置藉由將該晶片選擇訊號線由一第一電壓準位轉變為一第二電壓準位選擇該等從屬裝置，並藉由該輸入輸出訊號線傳送訊號至該等從屬裝置，該等從屬裝置其中之一經由該仲裁機制回應該主控裝置；其中該等從屬裝置其中之一經由該仲裁機制藉由該輸入輸出訊號線傳送一事件警示訊號至該主控裝置。
  3. 如請求項1所述之匯流排系統，其中該等從屬裝置各包含一主次決定接腳，其中當該主次決定接腳接收一第一準位電壓時，該主次決定接腳對應之其中一個該等從屬裝置是設定為該主要從屬裝置，當該主次決定接腳接收不同於該第一準位電壓之一第二準位電壓時，該主次決定接腳對應之其中一個該等從屬裝置是設定為該次要從屬裝置。
  4. 如請求項1所述之匯流排系統，其中該等從屬裝置各包含至少一位址區段選擇接腳以及至少一位址進入選擇接腳，分別接收不同之一第一準位電壓及一第二準位電壓其中之一，該等位址區段是依據該等從屬裝置的該位址區段選擇接腳及該位址進入選擇接腳所接收之該第一準位電壓及/或該第二準位電壓之組合進行分配。
  5. 如請求項1所述之匯流排系統，其中該主要從屬裝置透過該匯流排對該組態擷取訊號的回應至少包含該主要從屬裝置以及該次要從屬裝置的一資料傳輸規格。
  6. 如請求項1所述之匯流排系統，其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置透過該匯流排傳送一重置訊號；以及該主要從屬裝置以及該次要從屬裝置接收該重置訊號進行重置且不回應。
  7. 如請求項1所述之匯流排系統，其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置根據一目標位址透過該匯流排傳送一資料存取訊號；以及該主要從屬裝置以及該次要從屬裝置對該資料存取訊號進行解碼，以判斷該目標位址對應於該等位址區段其中之一對應位址區段，並由分配到該對應位址區段的該主要從屬裝置以及該次要從屬裝置其中之一透過該匯流排對該主控裝置進行回應。
  8. 如請求項1所述之匯流排系統，更包含電性連接於該主要從屬裝置之一第一基本輸入輸出系統(Basic Input/Output System；BIOS)，其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置透過該匯流排傳送一第一基本輸入輸出系統存取訊號；以及該主要從屬裝置以及該次要從屬裝置對該第一基本輸入輸出系統存取訊號進行解碼，並由該主要從屬裝置存取該第一基本輸入輸出系統並透過該匯流排對該主控裝置進行回應。
  9. 如請求項8所述之匯流排系統，更包含電性連接於該主控裝置之一第二基本輸入輸出系統，其中該主要從屬裝置透過該匯流排以及該主控裝置存取該第二基本輸入輸出系統。
  10. 如請求項9所述之匯流排系統，其中該主要從屬裝置透過該匯流排以及該主控裝置將該第一基本輸入輸出系統之資料寫入該第二基本輸入輸出系統。
  11. 如請求項1所述之匯流排系統，其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置透過該匯流排傳送一系統事件訊號；以及該主要從屬裝置以及該次要從屬裝置接收該系統事件訊號，並由該主要從屬裝置透過該匯流排對該主控裝置進行回應。
  12. 如請求項1所述之匯流排系統，其中該等從屬裝置各更包含一警示交握(handshake)接腳，且該等從屬裝置之該警示交握接腳彼此電性連接至一警示交握控制線，該主控裝置及該等從屬裝置進行下列動作：該等從屬裝置其中之一事件警示從屬裝置使該警示交握接腳由一第一準位電壓轉變為一第二準位電壓，並透過該匯流排傳送一事件警示訊號；該主控裝置根據該事件警示訊號，透過該匯流排傳送一狀態擷取訊號；該事件警示從屬裝置接收該狀態擷取訊號，並透過該匯流排對該主控裝置進行回應；該主控裝置透過該匯流排傳送一事件擷取訊號；以及該事件警示從屬裝置接收該事件擷取訊號，並透過該匯流排對該主控裝置進行回應。
  13. 如請求項1所述之匯流排系統，其中該等從屬裝置各更包含一警示交握接腳，且該等從屬裝置之該警示交握接腳彼此電性連接至一警示交握控制線，該主控裝置及該等從屬裝置進行下列動作：該等從屬裝置其中之一資料存取從屬裝置使該警示交握接腳由一第一準位電壓轉變為一第二準位電壓，並透過該匯流排傳送一事件警示訊號；該主控裝置根據該事件警示訊號，透過該匯流排傳送一狀態擷取訊號； 該事件警示從屬裝置接收該狀態擷取訊號，並透過該匯流排對該主控裝置進行回應；該主控裝置透過該匯流排傳送一資料存取確認訊號；該事件警示從屬裝置接收該資料存取確認訊號，並透過該匯流排對該主控裝置進行回應；該主控裝置透過該匯流排傳送一資料訊號；以及該事件警示從屬裝置接收該資料訊號，並透過該匯流排對該主控裝置進行回應。
  14. 一種匯流排系統，包含：一主控裝置；一匯流排；以及複數從屬裝置，與該主控裝置透過該匯流排電性連接；其中該主控裝置是以一一對一機制與該等從屬裝置通訊，該等從屬裝置是經由一仲裁機制選擇該等從屬裝置其中之一與該主控裝置通訊；其中該等從屬裝置包含僅有一個主要從屬裝置以及至少一次要從屬裝置，且該等從屬裝置分配有互異之複數位址區段；其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置根據一目標位址透過該匯流排傳送一資料存取訊號；以及該主要從屬裝置以及該次要從屬裝置對該資料存取訊號進行解碼，以判斷該目標位址對應於該等位址區段其 中之一對應位址區段，並由分配到該對應位址區段的該主要從屬裝置以及該次要從屬裝置其中之一透過該匯流排對該主控裝置進行回應。
  15. 一種匯流排系統，包含：一主控裝置；一匯流排；以及複數從屬裝置，與該主控裝置透過該匯流排電性連接；其中該主控裝置是以一一對一機制與該等從屬裝置通訊，該等從屬裝置是經由一仲裁機制選擇該等從屬裝置其中之一與該主控裝置通訊；其中該等從屬裝置包含僅有一個主要從屬裝置以及至少一次要從屬裝置，且該等從屬裝置分配有互異之複數位址區段；其中該匯流排系統更包含電性連接於該主要從屬裝置之一第一基本輸入輸出系統，其中該主控裝置及該等從屬裝置進行下列動作：該主控裝置透過該匯流排傳送一第一基本輸入輸出系統存取訊號；以及該主要從屬裝置以及該次要從屬裝置對該第一基本輸入輸出系統存取訊號進行解碼，並由該主要從屬裝置存取該第一基本輸入輸出系統並透過該匯流排對該主控裝置進行回應。
TW104139444A 2015-11-26 2015-11-26 匯流排系統 TWI567561B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104139444A TWI567561B (zh) 2015-11-26 2015-11-26 匯流排系統
US15/147,896 US10606778B2 (en) 2015-11-26 2016-05-05 Bus system
CN201610352274.6A CN106802871B (zh) 2015-11-26 2016-05-25 总线系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104139444A TWI567561B (zh) 2015-11-26 2015-11-26 匯流排系統

Publications (2)

Publication Number Publication Date
TWI567561B true TWI567561B (zh) 2017-01-21
TW201719438A TW201719438A (zh) 2017-06-01

Family

ID=58407874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139444A TWI567561B (zh) 2015-11-26 2015-11-26 匯流排系統

Country Status (3)

Country Link
US (1) US10606778B2 (zh)
CN (1) CN106802871B (zh)
TW (1) TWI567561B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
TWI694336B (zh) * 2018-05-24 2020-05-21 新唐科技股份有限公司 匯流排系統以及其偵測方法
TWI706257B (zh) * 2018-12-13 2020-10-01 新唐科技股份有限公司 匯流排系統

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698752B (zh) * 2018-08-22 2020-07-11 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
TWI668632B (zh) * 2018-10-08 2019-08-11 新唐科技股份有限公司 控制方法
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
US11379571B2 (en) * 2019-07-12 2022-07-05 Hewlett Packard Enterprise Development Lp Presence terminal-based side channel communications
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法
CN112988634A (zh) * 2019-12-02 2021-06-18 深圳市中兴微电子技术有限公司 多天线通道装置及配置方法
CN112003992A (zh) * 2020-08-14 2020-11-27 迅镭智能（广州）科技有限公司 一种基于扫描枪的传输系统和方法
US11699683B2 (en) * 2020-08-20 2023-07-11 Global Unichip Corporation Semiconductor device in 3D stack with communication interface and managing method thereof
CN112486740B (zh) * 2020-11-27 2023-01-10 苏州浪潮智能科技有限公司 一种多控制器之间的主从关系确认方法、系统及相关装置
TWI775436B (zh) * 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統
TWI791271B (zh) 2021-08-25 2023-02-01 新唐科技股份有限公司 匯流排系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954821B2 (en) * 2003-07-31 2005-10-11 Freescale Semiconductor, Inc. Crossbar switch that supports a multi-port slave device and method of operation
TWI311712B (en) * 2004-06-25 2009-07-01 Via Tech Inc Internal bus system
US8433838B2 (en) * 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
US9152598B2 (en) * 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816933B1 (en) * 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US7013357B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Arbiter having programmable arbitration points for undefined length burst accesses and method
US7765269B2 (en) * 2003-11-05 2010-07-27 Renesas Technology Corporation Communications system, and information processing device and control device incorporating said communications system
US20080270654A1 (en) * 2004-04-29 2008-10-30 Koninklijke Philips Electronics N.V. Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US7761633B2 (en) * 2007-01-29 2010-07-20 Microsemi Corp. - Analog Mixed Signal Group Ltd. Addressable serial peripheral interface
CN101499043A (zh) * 2009-03-12 2009-08-05 杭州士兰微电子股份有限公司 单线总线系统和通信方法
US20110078350A1 (en) * 2009-09-30 2011-03-31 Via Technologies, Inc. Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
TWI582572B (zh) * 2009-12-17 2017-05-11 東芝股份有限公司 半導體系統、半導體裝置及電子裝置初始化方法
CN102193888B (zh) * 2010-03-12 2013-06-05 新唐科技股份有限公司 数据传输系统与可编程串行外围设备接口控制器
JP2012064021A (ja) * 2010-09-16 2012-03-29 Ricoh Co Ltd 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
US9015394B2 (en) 2012-06-22 2015-04-21 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
US8943250B2 (en) * 2012-08-20 2015-01-27 General Electric Systems and methods for concatenating multiple devices
US20150254198A1 (en) * 2013-03-15 2015-09-10 Google Inc. Methods and apparatus related to bus arbitration within a multi-master system
TWI598815B (zh) * 2014-07-01 2017-09-11 微星科技股份有限公司 用以供更新基本輸入輸出系統之橋接模組及其更新方法
US9542201B2 (en) * 2015-02-25 2017-01-10 Quanta Computer, Inc. Network bios management
CN105068951B (zh) * 2015-07-27 2018-05-08 中国科学院自动化研究所 一种具有非等时传输结构的片上系统总线

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954821B2 (en) * 2003-07-31 2005-10-11 Freescale Semiconductor, Inc. Crossbar switch that supports a multi-port slave device and method of operation
TWI311712B (en) * 2004-06-25 2009-07-01 Via Tech Inc Internal bus system
US8433838B2 (en) * 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
US9152598B2 (en) * 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
TWI694336B (zh) * 2018-05-24 2020-05-21 新唐科技股份有限公司 匯流排系統以及其偵測方法
US10817452B2 (en) 2018-05-24 2020-10-27 Nuvoton Technology Corporation Bus system and detection method thereof
US10936524B2 (en) 2018-05-24 2021-03-02 Nuvoton Technology Corporation Bus system with slave devices
TWI706257B (zh) * 2018-12-13 2020-10-01 新唐科技股份有限公司 匯流排系統

Also Published As

Publication number Publication date
CN106802871B (zh) 2020-05-01
US20170153997A1 (en) 2017-06-01
US10606778B2 (en) 2020-03-31
TW201719438A (zh) 2017-06-01
CN106802871A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
TWI567561B (zh) 匯流排系統
CN101133457B (zh) 存储模块的多个设备的温度确定和传送
TWI506559B (zh) 可動態和選擇性停用核心以及重新設定之多核心微處理器及其方法
TWI671638B (zh) 匯流排系統
US10795424B2 (en) Server power saving system and server power saving method
JP6359955B2 (ja) シリアル通信システム、通信制御装置および電子装置
CN103999055A (zh) 访问命令/地址寄存器装置中存储的数据
WO2016000339A1 (zh) 一种芯片互连的方法、芯片及装置
CN103902427A (zh) 一种带外获取硬盘状态的方法
US10409737B2 (en) Apparatus, system, and method for positionally aware device management bus address assignment
JP5866488B1 (ja) インテリジェントデュアルデータレート（ｄｄｒ）メモリコントローラ
TW202022628A (zh) 匯流排系統
TW201303789A (zh) 具有高速傳輸功能之基板管理控制器及其傳輸方法
CN104571294A (zh) 服务器系统
US20110072168A1 (en) Data transfer system with different operating modes
WO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
US11321258B2 (en) Integrated circuit, bus system and scheduling method
US11288223B2 (en) Bridge chip with function of expanding external devices and associated expansion method
CN104636271A (zh) 访问命令/地址寄存器装置中存储的数据
JP2017045199A (ja) 制御装置
US20220327086A1 (en) Bus system
WO2018000193A1 (zh) 引脚控制方法及装置
CN104199366A (zh) 龙芯2f处理器控制及通信端口扩展模块
WO2023030275A1 (zh) 监测器件地址管理方法及装置、基板管理控制器、设备
CN105068962A (zh) I2c控制器访问方法及系统