TWI706257B - 匯流排系統 - Google Patents

匯流排系統 Download PDF

Info

Publication number
TWI706257B
TWI706257B TW107144994A TW107144994A TWI706257B TW I706257 B TWI706257 B TW I706257B TW 107144994 A TW107144994 A TW 107144994A TW 107144994 A TW107144994 A TW 107144994A TW I706257 B TWI706257 B TW I706257B
Authority
TW
Taiwan
Prior art keywords
slave
alert
phase
control line
voltage level
Prior art date
Application number
TW107144994A
Other languages
English (en)
Other versions
TW202022628A (zh
Inventor
黃之鴻
邱俊瑋
張豪揚
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107144994A priority Critical patent/TWI706257B/zh
Priority to US16/713,745 priority patent/US11216049B2/en
Publication of TW202022628A publication Critical patent/TW202022628A/zh
Application granted granted Critical
Publication of TWI706257B publication Critical patent/TWI706257B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種匯流排系統。匯流排系統包括主控元件以及電性連接於該主控元件之複數從屬元件。每一該從屬元件具有一警示交握接腳。該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。當該警示交握控制線為一第一電壓位準且一第一從屬元件欲與該主控元件進行通訊時，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為一第二電壓位準，以使該等從屬元件進人一同步階段。在每一分發週期之複數階段中對應於該第一從屬元件的一第一階段中，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第二電壓位準。

Description

匯流排系統
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)介面來與其他的電路模組，例如具不同功能的系統單晶片(System-on-a-chip，SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。
因此，需要一種能排程多個電路模組之匯流排的機制。
本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一匯流排以及複數從屬元件。該等從屬元件是經由該匯流排電性連接於該主控元件。每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警 示交握控制線而電性連接在一起。當該警示交握控制線為一第一電壓位準且該等從屬元件之一第一從屬元件欲與該主控元件經由該匯流排進行通訊時，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為一第二電壓位準，以使該等從屬元件進入一同步階段。當該第一從屬元件在一分發階段與該主控元件經由該匯流排進行通訊時，在該分發階段之每一分發週期的複數階段中對應於該第一從屬元件的一第一階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第二電壓位準，而在每一該分發週期中除了該第一階段之外的該等階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第一電壓位準。每一該階段之時脈週期的數量是少於該同步階段之時脈週期的數量。
再者，本發明提供另一種匯流排系統。該匯流排系統包括一主控元件、一匯流排以及複數從屬元件。該等從屬元件是經由該匯流排電性連接於該主控元件。每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。當該警示交握控制線為一第一電壓位準且該等從屬元件之一第一從屬元件欲與該主控元件經由該匯流排進行通訊時，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為一第二電壓位準，以使該等從屬元件進入一同步階段。每一該從屬元件是在一分發階段之每一分發週期之複數階段中除了所對應之該階段之外的其他該等階段內，偵測該警示交握控制線的電壓位準，以判斷該主控元件是否與該等從屬元件之一者進行通訊。在每一該分 發週期中，該等階段的數量是等於該等從屬元件的數量。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D‧‧‧從屬元件
145A-145D‧‧‧排程控制器
16A-16D‧‧‧位址進入選擇接腳
18A-18D‧‧‧位址區段選擇接腳
20‧‧‧處理模組
22‧‧‧記憶體
Alert_1-Alert_4‧‧‧警示交握接腳
ALERT_HAND‧‧‧警示交握控制線
AP1-AP4‧‧‧分發週期
clk1-clk4、eSPI_CLK‧‧‧時脈信號
CY1-CY8‧‧‧時脈週期
eSPI_CS‧‧‧晶片選擇信號線
eSPI_IO、eSPI_IO1、eSPI_IO2‧‧‧輸入輸出信號線
eSPI_RST‧‧‧重置信號線
GND‧‧‧接地端
PH1-PH4‧‧‧階段
R‧‧‧上拉電阻
S302-S320‧‧‧步驟
ST_Ass‧‧‧分發階段
ST_IdleWait‧‧‧待機等候階段
ST_InitWait‧‧‧初始等待階段
ST_Sync‧‧‧同步階段
ST_SyncEnd‧‧‧同步結束階段
TP1-TP4‧‧‧時間週期
VDD‧‧‧電源
第1圖係顯示根據本發明一些實施例所述之匯流排系統；第2圖係顯示根據本發明一些實施例所述之第1圖之匯流排系統之連接配置圖；第3圖係顯示根據本發明一些實施例所述之警示交握控制線之排程控制方法的流程圖；第4圖係顯示複數從屬元件執行第3圖之排程控制方法中初始等待階段與待機等候階段之警示交握控制線與時脈信號的示範信號波形圖；第5圖係顯示複數從屬元件執行第3圖之排程控制方法之同步階段、同步結束階段以及分發階段的示範波形圖；以及第6圖係顯示複數從屬元件執行第3圖之排程控制方法中驅動警示交握控制線的示範波形圖。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控(master)元件10、匯流排12以及複數從屬(slave)元件14A-14D。在一些實施例中，主控元件10是南橋晶片。在一些實施例中，主控元件10可電性連接於一 電腦系統(未顯示)的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。在一些實施例中，匯流排12為增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排。主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D通訊，而從屬元件14A-14D是根據仲裁機制與主控元件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
第2圖係顯示根據本發明一些實施例所述之第1圖中匯流排系統1之連接配置圖。在此實施例中，匯流排12包括重置信號線eSPI_RST、晶片選擇(chip select)信號線eSPI_CS、時脈信號eSPI_CLK以及輸入輸出信號線eSPI_IO。主控元件10是藉由晶片選擇信號線eSPI_CS與從屬元件14A-14D以一對一機制來進行通訊。此外，透過仲裁機制，從屬元件14A-14D可經由輸入輸出信號線eSPI_IO與主控元件10進行通訊(例如傳輸資料與指令)。當主控元件10經由匯流排12與從屬元件14A-14D進行通訊時，時脈信號eSPI_CLK可做為參考時脈。
一般來說，根據晶片選擇信號線eSPI_CS的運作機制，主控元件10僅能選擇單一元件進行通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇信號 線eSPI_CS而連接從屬元件14A-14D進行通訊，因而可提高匯流排系統1的擴充性。
在第2圖中，從屬元件14A-14D包括位址區段選擇接腳18A-18D、位址進入選擇接腳16A-16D以及警示交握(handshake)接腳Alert_1-Alert_4。從屬元件14A-14D所對應的位址可藉由位址區段選擇接腳18A-18D以及位址進入選擇接腳16A-16D所接收的電壓準位的組合來進行配置，以使從屬元件14A-14D具有互異的位址區段。例如，從屬元件14A與14C的位址區段選擇接腳18A及18C是耦接於接地端GND，以對應於第一位址區段。從屬元件14A與14C的位址進入選擇接腳16A及16C分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第一位址區段的第一位址及第二位址。此外，從屬元件14B與14D的位址區段選擇接腳18B及18D是耦接於電源VDD，以對應於第二位址區段。從屬元件14B與14D的位址進入選擇接腳16B及16D分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第二位址區段的第一位址及第二位址。
從屬元件14A-14D的警示交握接腳Alert_1-Alert_4是彼此電性連接至警示交握控制線ALERT_HAND。在此實施例中，警示交握控制線ALERT_HAND是經由上拉(pull-up)電阻R而電性連接至電源VDD，以使警示交握控制線ALERT_HAND為高電壓位準(例如高邏輯信號“H”)。此外，從屬元件14A-14D內的排程控制器(schedule controller)145A-145D可藉由控制所對應之警示交握接腳Alert_1-Alert_4為低電壓位準(例如低邏 輯信號“L”)，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為低電壓位準。於是，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓位準，來取得主動和主控元件10通訊的權利。警示交握接腳Alert_1-Alert_4為雙向輸入/輸出接腳(bi-directional input/output)，且在輸出模式下為汲極開路(open drain)。
第3圖係顯示根據本發明一些實施例所述之匯流排系統1之排程控制方法的流程圖。第3圖之排程控制方法可由匯流排系統1中從屬元件14A-14D之每一排程控制器145A-145D所執行。第4圖係顯示從屬元件14A-14D之時脈信號clk1-clk4以及警示交握控制線ALERT_HAND的示範信號波形圖，用以說明第3圖之排程控制方法中初始等待階段ST_InitWait與待機等候階段ST_IdleWait的操作。此外，第4圖所顯示之時脈信號clk1-clk4與警示交握控制線ALERT_HAND的波形僅是個例子，並非用以限定本發明。
同時參考第3圖與第4圖，從屬元件14A-14D是使用相同頻率之時脈信號clk1-clk4來作為排程控制器145A-145D的計數依據。在一些實施例中，時脈信號clk1-clk4具有相同的相位。在一些實施例中，時脈信號clk1-clk4具有不同的相位。在一些實施例中，時脈信號clk1-clk4具有相同的頻率，因此時脈信號clk1-clk4具有相同的時間週期，即TP1=TP2=TP3=TP4。在一些實施例中，排程控制器145A-145D是根據時脈信號clk1-clk4的上升邊緣(rising edge)而進行計數。在一些實施例中，排程控制器145A-145D是根據時脈信號clk1-clk4的下降邊 緣(falling edge)而進行計數。
首先，當從屬元件14A-14D上電或是被重置(步驟S302)時，排程控制器145-145D會控制從屬元件14A-14D進入初始等待階段(initial wait stage)ST_InitWait(步驟S304)。
在初始等待階段ST_InitWait中，每一從屬元件14A-14D的排程控制器145A-145D會控制所對應之警示交握接腳Alert_1-Alert_4為輸入模式。於是，在所對應之時脈信號clk1-clk4的複數時脈週期內，排程控制器145A-145D會經由所對應之警示交握接腳Alert_1-Alert_4來監看(或偵測)警示交握控制線ALERT_HAND的電壓位準(步驟S306)。在一些實施例中，每一排程控制器145A-145D會在2×n個時脈週期(clock cycle)內偵測警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動(例如偵測到警示交握控制線ALERT_HAND由高電壓位準改變為低電壓位準)，其中n為匯流排系統1中從屬元件14A-14D的數量。例如，在第4圖中，每一排程控制器145A-145D會在2×4個時脈週期內偵測警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動。當警示交握控制線ALERT_HAND被驅動時，從屬元件14A-14D會進一步判斷被驅動之時脈週期的數量是否超過特定值(步驟S320)。值得注意的是，時脈週期的數量僅作為例子，並非用以限定本發明。
在初始等待階段ST_InitWait中，當偵測到警示交握控制線ALERT_HAND被驅動且未超過2個時脈週期(步驟S320)時，排程控制器145-145D會控制從屬元件14A-14D重新進 入初始等待階段ST_InitWait。反之，當偵測到警示交握控制線ALERT_HAND被驅動且超過2個時脈週期時，排程控制器145-145D會控制從屬元件14A-14D直接進入同步結束階段ST_SyncEnd(步驟S314)。同步結束階段ST_SyncEnd的操作將描述於後。
在初始等待階段ST_InitWait中，當未偵測到警示交握控制線ALERT_HAND被驅動(步驟S306)時，排程控制器145-145D會控制從屬元件14A-14D進入待機等待階段(idle wait stage)ST_IdleWait(步驟S308)。在待機等待階段ST_IdleWait中，每一從屬元件14A-14D的排程控制器145A-145D會控制所對應之警示交握接腳Alert_1-Alert_4為輸入模式，以便監看警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動(步驟S310)，例如警示交握控制線ALERT_HAND由高電壓位準改變為低電壓位準。
在第4圖中，於時間點t1時，從屬元件14C的排程控制器145C會控制從屬元件14C進入初始等待階段ST_InitWait。由於持續監測到警示交握控制線ALERT_HAND為高電壓位準，所以從屬元件14C的排程控制器145C會在時間點t5控制從屬元件14C進入待機等待階段ST_IdleWait。相似地，於時間點t2時，從屬元件14A的排程控制器145A會控制從屬元件14A進入初始等待階段ST_InitWait。由於持續監測到警示交握控制線ALERT_HAND為高電壓位準，所以從屬元件14A的排程控制器145A會在時間點t6控制從屬元件14A進入待機等待階段ST_IdleWait。此外，於時間點t3時，從屬元件14B的排 程控制器145B會控制從屬元件14B進入初始等待階段ST_InitWait。由於持續監測到警示交握控制線ALERT_HAND為高電壓位準，所以從屬元件14B的排程控制器145B會在時間點t7控制從屬元件14B進入待機等待階段ST_IdleWait。再者，於時間點t4時，從屬元件14D的排程控制器145D會控制從屬元件14D進入初始等待階段ST_InitWait。由於持續監測到警示交握控制線ALERT_HAND為高電壓位準，所以從屬元件14D的排程控制器145D會在時間點t8控制從屬元件14D進入待機等待階段ST_IdleWait。
如第4圖所顯示，從屬元件14A-14D進入初始等待階段ST_InitWait以及待機等待階段ST_IdleWait的時間點是不同的。在此實施例中，由於從屬元件14A-14D在匯流排系統1之印刷電路板上是設置在不同的位置，因此當匯流排系統1在電源開啟或是重置發生時，不同的佈線與配置會造成從屬元件14A-14D進入初始等待階段ST_InitWait的時間點會不一致。
參考回第3圖，在步驟S310中，當偵測到警示交握控制線ALERT_HAND未被任一從屬元件14A-14D所驅動時，則每一排程控制器145A-145D會控制從屬元件14A-14D繼續操作在待機等待階段ST_IdleWait(步驟S308)，直到偵測到警示交握控制線ALERT_HAND被驅動(步驟S310)(即警示交握控制線ALERT_HAND為低電壓位準)。當偵測到警示交握控制線ALERT_HAND被驅動時，每一排程控制器145A-145D會控制從屬元件14A-14D進入同步階段ST_Sync(步驟S312)。於是，匯流排系統1的從屬元件14A-14D會同時進入同步階段ST_Sync。
第5圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明在第3圖之排程控制方法之同步階段ST_Sync(步驟S312)、同步結束階段ST_SyncEnd(步驟S314)以及分發階段ST_Ass(步驟S316)的操作。同時參考第3圖與第5圖，在時間點t11，當匯流排系統1進入同步階段ST_Sync(步驟S312)後，有中斷需求的從屬元件會控制其警示交握接腳為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND超過特定數量的時脈週期(例如驅動3個時脈週期以上)，以便讓匯流排系統1的其他從屬元件能分辨出匯流排系統1進入同步階段ST_Sync而非其他階段(例如分發階段ST_Ass)。在時間點t12，當警示交握控制線ALERT_HAND被驅動超過3個時脈週期之後，有中斷需求的從屬元件會停止驅動警示交握控制線ALERT_HAND，並控制其警示交握接腳為輸入模式，以監看警示交握控制線ALERT_HAND。同時地，匯流排系統1的其他從屬元件也會偵測到警示交握控制線ALERT_HAND恢復為高電壓位準，於是所有從屬元件同時進入同步結束階段ST_SyncEnd(步驟S314)。
在同步結束階段ST_SyncEnd中，每一排程控制器145A-145D會等待至少一個時脈週期，以確保匯流排系統1的每一從屬元件14A-14D皆完成同步階段ST_Sync，然後排程控制器145A-145D會控制從屬元件14A-14D從同步結束階段ST_SyncEnd進入分發階段ST_Ass(步驟S316)。在分發階段ST_Ass中，每一從屬元件14A-14D會在每一分發週期(assignment period)AP中經由警示交握接腳Alert_1-Alert_4來 監看警示交握控制線ALERT_HAND的狀態。
在第5圖中，每一從屬元件14A-14D具有相同時間週期的分發週期AP1-AP4。在此實施例中，每一分發週期AP1-AP4具有2×4個時脈週期CY1-CY8。此外，每一分發週期AP1-AP4可劃分成4個階段(phase)PH1-PH4，而每一階段包括2個時脈週期。例如，階段PH1包括時脈週期CY1與CY2、階段PH2包括時脈週期CY3與CY4、階段PH3包括時脈週期CY5與CY6，以及階段PH4包括時脈週期CY7與CY8。
在第5圖的分發階段ST_Ass中，每一從屬元件14A-14D是依據階段PH1-PH4來分別執行相對應之操作。在此實施例中，從屬元件14A是對應於階段PH1、從屬元件14B是對應於階段PH2、從屬元件14C是對應於階段PH3而從屬元件14D是對應於階段PH4。在一些實施例中，從屬元件14A-14D與階段PH1-PH4的對應關係是由第2圖之位址區段選擇接腳18A-18D與位址進入選擇接腳16A-16D所決定。在其他實施例中，可使用其他硬體或是軟體的設定來決定從屬元件14A-14D與階段PH1-PH4的對應關係。
在第5圖中，從屬元件14A-14D是依據其內部之時脈信號clk1-clk4的上升邊緣來計數分發週期AP1-AP4中的時脈週期CY1-CY8。在分發階段ST_Ass中，若從屬元件14A與主控元件10進行通訊的話，則從屬元件14A僅能在分發週期AP1的階段PH1中有權力能驅動警示交握控制線ALERT_HAND。具體而言，當從屬元件14A與主控元件10進行通訊時，從屬元件14A的排程控制器145A會在階段PH1中控制警示交握接腳Alert_1 為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，即控制警示交握控制線ALERT_HAND為低電壓位準。若從屬元件14A不需與主控元件10進行通訊，則從屬元件14A的排程控制器145A會在階段PH1中控制警示交握接腳Alert_1為輸入模式，即不驅動警示交握控制線ALERT_HAND。
在分發週期AP1的階段PH2-PH4中，從屬元件14A是藉由監看警示交握控制線ALERT_HAND的電壓位準，以判斷主控元件10是否與從屬元件14B-14D進行通訊。換言之，在階段PH2-PH4中，從屬元件14A的排程控制器145A會控制警示交握接腳Alert_1為輸入模式。例如，在分發週期AP1中，從屬元件14A會在階段PH2(如箭頭412所顯示)經由警示交握接腳Alert_1來監看警示交握控制線ALERT_HAND的電壓位準，以判斷從屬元件14B是否與主控元件10進行通訊。假如從屬元件14A在階段PH2中偵測到警示交握控制線ALERT_HAND為高電壓位準，則排程控制器145A會判斷從屬元件14B並未與主控元件10進行通訊。假如從屬元件14A在階段PH2中偵測到警示交握控制線ALERT_HAND為低電壓位準，則排程控制器145A會判斷從屬元件14B正與主控元件10進行通訊。
相似地，在分發週期AP1中，從屬元件14A會在階段PH3(如箭頭414所顯示)經由警示交握接腳Alert_1來監看警示交握控制線ALERT_HAND的電壓位準，以判斷從屬元件14C是否與主控元件10進行通訊。假如從屬元件14A在階段PH3中偵測到警示交握控制線ALERT_HAND為高電壓位準，則排程控制器145A會判斷從屬元件14C並未與主控元件10進行通訊。假 如從屬元件14A偵測到警示交握控制線ALERT_HAND在階段PH3中為低電壓位準而在先前階段PH2為高電壓位準，則排程控制器145A會判斷從屬元件14C正與主控元件10進行通訊。
在第5圖中，藉由監看所對應之階段之外的其他階段，每一從屬元件14A-14D可判斷出是哪一個從屬元件正與主控元件10進行通訊。此外，藉由監看每一階段中間的上升邊緣，例如時脈週期CY7與CY8之間的上升邊緣(如箭頭416所顯示)或是下降邊緣(未顯示)，可避免因為時脈信號clk1-clk4之相位偏差所引起的時間差。
參考回第3圖，在分發階段ST_Ass(步驟S316)中，每一從屬元件14A-14D會在每一分發週期AP中經由警示交握接腳Alert_1-Alert_4來監看警示交握控制線ALERT_HAND是否被驅動。當驅動警示交握控制線ALERT_HAND的從屬元件完成中斷需求之後，會停止驅動警示交握控制線ALERT_HAND。接著，當每一從屬元件14A-14D經由所對應之警示交握接腳偵測到警示交握控制線ALERT_HAND未被驅動(步驟S318)時，則排程控制器145A-145D會控制從屬元件14A-14D再次進入待機等待階段ST_IdleWait(步驟S308)。具體而言，在每一分發週期AP中，只能允許從屬元件14A-14D之一者來驅動警示交握控制線ALERT_HAND。
在一些實施例中，當警示交握控制線ALERT_HAND被驅動超過2個時脈週期時，則表示有從屬元件正在執行同步階段ST_Sync，於是其他的從屬元件也會回到同步階段ST_Sync。
第6圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明從屬元件14A-14D根據第3圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。在第6圖中，相應於中斷需求REQ1，從屬元件14A需要與主控元件10進行通訊。當從屬元件14A欲與主控元件10進行通訊前，會先監看警示交握控制線ALERT_HAND的電壓位準，以確定警示交握控制線ALERT_HAND未被從屬元件14B-14D所驅動。接著，在時間點t21，從屬元件14A會控制警示交握接腳Alert_1為輸出模式並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。由於匯流排系統1正操作在同步階段ST_Sync中，儘管從屬元件14B此時有中斷需求REQ2產生，從屬元件14B也不會對警示交握控制線ALERT_HAND進行驅動。在完成同步階段ST_Sync之後，從屬元件14A會控制警示交握接腳Alert_1為輸入模式，以停止驅動警示交握控制線ALERT_HAND。於是，匯流排系統1的每一從屬元件14A-14D會進入同步結束階段ST_SyncEnd。如先前所描述，在同步結束階段ST_SyncEnd中，每一排程控制器145A-145D會等待至少一個時脈週期，然後排程控制器145A-145D會控制從屬元件14A-14D從同步結束階段ST_SyncEnd進入分發階段ST_Ass。
在分發階段ST_Ass中，從屬元件14A會取得警示交握控制線ALERT_HAND的控制權，以便與主控元件10通訊。因此，在時間點t22，警示交握控制線ALERT_HAND會在從屬元件14A之分發週期AP1中的階段PH1變為低電壓位準。於是，從 屬元件14A可取得與主控元件10進行通訊的權力。接著，從屬元件14D會在分發週期AP4之階段PH1中偵測到警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14D可得知對應於階段PH1的從屬元件14A與主控元件10正在進行通訊(例如處理中斷需求)。接著，從屬元件14B會在分發週期AP2之階段PH1中偵測到警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14B可得知對應於階段PH1的從屬元件14A正在與主控元件10進行通訊。同時地，從屬元件14C亦會在分發週期AP3之階段PH1中偵測到警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14C可得知對應於階段PH1的從屬元件14A正在處理中斷需求。
當從屬元件14A與主控元件10正在進行通訊時，從屬元件14A會經由其輸入輸出信號線eSPI_IO1提供事件警示信號ALERT至匯流排12的輸入輸出信號線eSPI_IO，以便傳送事件警示信號ALERT至主控元件10。事件警示信號ALERT是表示從屬元件14A對主控元件10要求通訊的請求信號。當偵測到從屬元件14A驅動警示交握控制線ALERT_HAND時，其他的從屬元件14B-14D如果欲與主控元件10進行通訊，則會將事件訊息進行儲存，以待之後取得警示交握控制線ALERT_HAND的控制權時再與主控元件10通訊。
相應於事件警示信號ALERT，主控元件10會經由輸入輸出信號線eSPI_IO傳送狀態擷取信號GET_STATUS，以詢問從屬元件14A-14D的狀態。此時，從屬元件14A會經由輸入輸出信號線eSPI_IO接收狀態擷取信號GET_STATUS並進行回 應，以通知主控元件10有資訊欲進行傳送。此時，其他的從屬元件14B-14D則不會接收狀態擷取信號GET_STATUS且亦不回應。接著，主控元件10會經由輸入輸出信號線eSPI_IO傳送事件擷取信號GET_VWIRE，以擷取從屬元件14A的事件訊息。接著，從屬元件14A會接收事件擷取信號GET_VWIRE並進行回應，以便將事件訊息傳送至主控元件10。從屬元件14B-14D則不會接收事件擷取信號GET_VWIRE亦不會回應。
當從屬元件14A與主控元件10進行通訊時，從屬元件14A會在每一分發週期AP1的階段PH1來驅動警示交握控制線ALERT_HAND，直到與主控元件10結束通訊。
在時間點t23，從屬元件14D會在分發週期AP4之階段PH1中偵測到警示交握控制線ALERT_HAND改變為高電壓位準。於是，從屬元件14D可得知對應於階段PH1的從屬元件14A已結束與主控元件10進行通訊。接著，在時間點t24，從屬元件14B與14C會分別在分發週期AP2與AP3之階段PH1中偵測到警示交握控制線ALERT_HAND改變為高電壓位準。於是，從屬元件14B與14C可得知對應於階段PH1的從屬元件14A已結束與主控元件10進行通訊。接著，排程控制器145B-145D會控制從屬元件14B-14D進入待機等待階段ST_IdleWait。換言之，在與主控元件10結束通訊之後，從屬元件14A不會在分發週期AP1的階段PH1驅動警示交握控制線ALERT_HAND，於是從屬元件14A-14D會在階段PH1之後進入待機等待階段ST_IdleWait。如先前所描述，在待機等待階段ST_IdleWait中，每一從屬元件14A-14D的排程控制器145A-145D會控制所對應 之警示交握接腳Alert_1-Alert_4為輸入模式，以便監看警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動。
在時間點t25，當從屬元件14B也有中斷需求REQ2時，從屬元件14B會控制警示交握接腳Alert_2為輸出模式並在時脈信號clk2的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14A與14C-14D進入同步階段ST_Sync。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。如先前所描述，在分發階段ST_Ass中，從屬元件14B會在屬於自己的階段PH2中控制警示交握接腳Alert_2為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，並進行後續通訊。
在傳統匯流排系統中，當多個從屬元件長時間操作在分發階段ST_Ass下，這些從屬元件的時脈信號之間累加的偏差量(例如頻率或是相位)會容易導致排程錯誤或是衝突。根據本發明之實施例，排程控制器會在每次有中斷需求時控制全部從屬元件重新進入同步階段ST_Sync，於是匯流排系統不會一直操作在分發階段ST_Ass。因此，可使全部從屬元件的時脈信號之間的偏差量重新歸零。換言之，於每次分發階段ST_Ass中，這些從屬元件不會計數到不同的時間週期，因此可避免排程錯誤或是衝突。此外，在分發階段ST_Ass中，藉由使用排程控制器在每一分發週期中監看除了自己所對應之階段之外的其他階段下警示交握控制線ALERT_HAND的電壓位準，排程控制器可切確得知目前是哪一個從屬元件正在與主控元件進行通訊。於是，在匯流排系統上可讓使用者識別或是開發者除錯 更為快速。此外，在分發週期中，由於每一從屬元件分別具有所對應的階段，因此讓同時可能發生的不同從屬元件的中斷需求在時間上可以被錯開。因此，可避免多個從屬元件互搶共用警示交握控制線ALERT_HAND，而造成主控元件與不正確的從屬元件進行通訊。再者，可使用從屬元件本身的接腳(例如位址區段選擇接腳與位址進入選擇接腳)來設定所對應之階段，因此不需要增加額外的接腳。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D‧‧‧從屬元件
20‧‧‧處理模組
22‧‧‧記憶體

Claims (10)

  1. 一種匯流排系統，包括：一主控元件；一匯流排；以及複數從屬元件，經由該匯流排電性連接於該主控元件；其中每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起；其中當該警示交握控制線為一第一電壓位準且該等從屬元件之一第一從屬元件欲與該主控元件經由該匯流排進行通訊時，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為一第二電壓位準，以使該等從屬元件進入一同步階段；其中當該第一從屬元件在一分發階段與該主控元件經由該匯流排進行通訊時，在該分發階段之每一分發週期的複數階段中對應於該第一從屬元件的一第一階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第二電壓位準，而在每一該分發週期中除了該第一階段之外的該等階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第一電壓位準；其中每一該階段之時脈週期的數量是少於該同步階段之時脈週期的數量；其中在該同步階段中，僅有該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第二電壓位準。
  2. 如申請專利範圍第1項所述之匯流排系統，其中該第一從屬元件是在每一該分發週期中除了該第一階段之外的該等階段內，偵測該警示交握控制線的電壓位準，以判斷該主控元件是否與該等從屬元件之一者進行通訊。
  3. 如申請專利範圍第2項所述之匯流排系統，其中當該等從屬元件之一第二從屬元件在每一該分發週期中之該第一階段中偵測到該警示交握控制線為上述第二電壓位準時，該第二從屬元件判斷該主控元件與該第一從屬元件進行通訊。
  4. 如申請專利範圍第3項所述之匯流排系統，其中當該第二從屬元件在每一該分發週期中之該等階段中偵測到該警示交握控制線為上述第一電壓位準時，該第二從屬元件判斷該主控元件並未與該等從屬元件進行通訊。
  5. 如申請專利範圍第1項所述之匯流排系統，其中在該同步階段以及該分發階段之間的一同步結束階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第一電壓位準，其中該同步結束階段之時脈週期的數量是少於每一該階段之時脈週期的數量至少一個時脈週期。
  6. 如申請專利範圍第1項所述之匯流排系統，其中在每一該分發週期中，該等階段的數量是等於該等從屬元件的數量。
  7. 如申請專利範圍第1項所述之匯流排系統，更包括：一上拉電阻，耦接於該警示交握控制線；其中該第二電壓位準為一低電壓位準，而該第一電壓位準為一高電壓位準。
  8. 一種匯流排系統，包括：一主控元件；一匯流排；以及複數從屬元件，經由該匯流排電性連接於該主控元件；其中每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接於一上拉電阻；其中當該警示交握控制線為一第一電壓位準且該等從屬元件之一第一從屬元件欲與該主控元件經由該匯流排進行通訊時，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為一第二電壓位準，以使該等從屬元件進入一同步階段；其中每一該從屬元件是在一分發階段之每一分發週期之複數階段中除了所對應之該階段之外的其他該等階段內，偵測該警示交握控制線的電壓位準，以判斷該主控元件是否與該等從屬元件之一者進行通訊；其中在每一該分發週期中，該等階段的數量是等於該等從屬元件的數量。
  9. 如申請專利範圍第8項所述之匯流排系統，其中當該第一從屬元件與該主控元件經由該匯流排進行通訊時，在每一該分發週期之對應於該第一從屬元件的一第一階段內，該第一從屬元件經由該警示交握接腳驅動該警示交握控制線，以使該警示交握控制線為該第二電壓位準，以便通知其他該等 從屬元件，該主控元件與該第一從屬元件正進行通訊。
  10. 如申請專利範圍第9項所述之匯流排系統，其中在每一該分發週期中除了該第一階段之外的該等階段內，該警示交握控制線為該第一電壓位準，其中每一該階段包括兩個時脈週期，其中在該同步階段以及該分發階段之間的一同步結束階段內，該第一從屬元件經由該警示交握接腳控制該警示交握控制線為該第一電壓位準，其中該同步結束階段之時脈週期的數量是少於每一該階段之時脈週期的數量。
TW107144994A 2018-12-13 2018-12-13 匯流排系統 TWI706257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107144994A TWI706257B (zh) 2018-12-13 2018-12-13 匯流排系統
US16/713,745 US11216049B2 (en) 2018-12-13 2019-12-13 Bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107144994A TWI706257B (zh) 2018-12-13 2018-12-13 匯流排系統

Publications (2)

Publication Number Publication Date
TW202022628A TW202022628A (zh) 2020-06-16
TWI706257B true TWI706257B (zh) 2020-10-01

Family

ID=71071532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144994A TWI706257B (zh) 2018-12-13 2018-12-13 匯流排系統

Country Status (2)

Country Link
US (1) US11216049B2 (zh)
TW (1) TWI706257B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773247B (zh) * 2021-04-13 2022-08-01 新唐科技股份有限公司 匯流排系統
TWI775436B (zh) 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統
TWI791271B (zh) * 2021-08-25 2023-02-01 新唐科技股份有限公司 匯流排系統
US11609877B1 (en) * 2021-09-24 2023-03-21 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) without a chip select pin
TWI836871B (zh) * 2023-01-18 2024-03-21 新唐科技股份有限公司 匯流排系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8190803B2 (en) * 2002-02-19 2012-05-29 Schism Electronics, L.L.C. Hierarchical bus structure and memory access protocol for multiprocessor systems
CN104541473A (zh) * 2012-06-01 2015-04-22 黑莓有限公司 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎
CN104969206A (zh) * 2012-10-22 2015-10-07 英特尔公司 高性能互连物理层
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081701A (en) * 1987-04-20 1992-01-14 Tandem Computers Incorporated System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals
US5765217A (en) * 1995-03-01 1998-06-09 Motorola, Inc. Method and apparatus to perform bus reflection operation using a data processor
US6807593B1 (en) * 2001-11-01 2004-10-19 Lsi Logic Corporation Enhanced bus architecture for posted read operation between masters and slaves
JP2010140361A (ja) * 2008-12-12 2010-06-24 Fujitsu Microelectronics Ltd コンピュータシステム及び異常検出回路
JP2011095978A (ja) * 2009-10-29 2011-05-12 Renesas Electronics Corp バスシステム及びバス制御方法
TWI671638B (zh) 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8190803B2 (en) * 2002-02-19 2012-05-29 Schism Electronics, L.L.C. Hierarchical bus structure and memory access protocol for multiprocessor systems
CN104541473A (zh) * 2012-06-01 2015-04-22 黑莓有限公司 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎
CN104969206A (zh) * 2012-10-22 2015-10-07 英特尔公司 高性能互连物理层
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統

Also Published As

Publication number Publication date
TW202022628A (zh) 2020-06-16
US11216049B2 (en) 2022-01-04
US20200192449A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
TWI706257B (zh) 匯流排系統
TWI671638B (zh) 匯流排系統
EP1561156B1 (en) System and method for communicating with a voltage regulator
TWI567561B (zh) 匯流排系統
US20090234998A1 (en) Connection system
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
TWI694336B (zh) 匯流排系統以及其偵測方法
TWI719633B (zh) 積體電路、匯流排系統及排程方法
US11907155B2 (en) Bus system connecting slave devices with single-wire data access communication
CN117215977A (zh) 一种i3c集线器及中断仲裁数字实现方法
TWI836871B (zh) 匯流排系統
JP2000293485A (ja) 通信インターフェース
TW202431108A (zh) 匯流排系統
TWI813104B (zh) 匯流排系統
JP5107153B2 (ja) プログラマブルコントローラシステム
JP2015184935A (ja) Ｉ２ｃバスの調停システムおよび調停方法
TWI774594B (zh) 儲存裝置共享系統及儲存裝置共享方法
CN103279071A (zh) 装置扩充系统及其装置扩充方法
TWI706258B (zh) 計算裝置
JP2009266013A (ja) 演算システムの電源制御装置
US10719117B2 (en) Control apparatus configured to control clock signal generation, method for controlling the same, storage medium, and computer system
JP2003114707A (ja) 数値制御装置
CN118017805A (zh) 电源供电系统、车辆、方法、装置和存储介质