TWI694336B - 匯流排系統以及其偵測方法 - Google Patents

匯流排系統以及其偵測方法 Download PDF

Info

Publication number
TWI694336B
TWI694336B TW107117729A TW107117729A TWI694336B TW I694336 B TWI694336 B TW I694336B TW 107117729 A TW107117729 A TW 107117729A TW 107117729 A TW107117729 A TW 107117729A TW I694336 B TWI694336 B TW I694336B
Authority
TW
Taiwan
Prior art keywords
slave
warning
resistor
pull
elements
Prior art date
Application number
TW107117729A
Other languages
English (en)
Other versions
TW202004511A (zh
Inventor
黃之鴻
邱俊瑋
張豪揚
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107117729A priority Critical patent/TWI694336B/zh
Priority to CN201910168145.5A priority patent/CN110532207A/zh
Priority to US16/398,653 priority patent/US10817452B2/en
Publication of TW202004511A publication Critical patent/TW202004511A/zh
Application granted granted Critical
Publication of TWI694336B publication Critical patent/TWI694336B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Abstract

本發明提供一種匯流排系統。匯流排系統包括主控元件、增強序列週邊設備介面匯流排、經由該增強序列週邊設備介面匯流排電性連接於該主控元件之複數從屬元件以及一第一電阻。每一該從屬元件具有一警示交握接腳。該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。第一電阻係耦接於該警示交握控制線以及一電源之間。每一該從屬元件係根據該警示交握控制線的一第一電壓而得到該等從屬元件的數量。

Description

匯流排系統以及其偵測方法
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)介面來與其他的電路模組，例如具不同功能的系統單晶片(System-on-a-chip，SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface；eSPI)匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。
因此，需要知道共享匯流排之複數電路模組的數量，以便能對電性連接於晶片組的多個電路模組進行排程。
本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、複數從屬元件以及一地一電阻。該等從屬元件是經由該增強序列週邊設備介 面匯流排電性連接於該主控元件。每一該從屬元件具有一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。該第一電阻係耦接於該警示交握控制線以及一電源之間。每一該從屬元件係根據該警示交握控制線的一第一電壓而得到該等從屬元件的數量。
再者，本發明提供另一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排、複數從屬元件以及一上拉電阻。該等從屬元件係經由該增強序列週邊設備介面匯流排電性連接於該主控元件。每一該從屬元件包括一警示交握接腳以及下拉電阻，其中該下拉電阻係耦接於該警示交握接腳以及一接地端之間。該上拉電阻係耦接於每一該從屬元件的該警示交握接腳以及一電源之間。每一該從屬元件係根據流經該下拉電阻之具有一第一電流值之一電流而得到該等從屬元件的數量。
再者，本發明提供一種偵測方法，用以偵測一匯流排系統中複數從屬元件之總數量。該匯流排系統更包括一上拉電阻以及經由一增強序列週邊設備介面匯流排電性連接於該等從屬元件之一主控元件。量測該從屬元件之一警示交握接腳的一電壓或是一電流，其中每一該從屬元件的該警示交握接腳是經由該上拉電阻而電性耦接於一電源，以及該電流是從該警示交握接腳流至該從屬元件內部之一下拉電阻。根據該警示交握接腳的該電壓或該電流、該上拉電阻與該下拉電阻的電阻值以及該電源的電壓值，得到該等從屬元件之總數量。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D‧‧‧從屬元件
145A-145D‧‧‧控制器
16A-16D‧‧‧位址進入選擇接腳
18A-18D‧‧‧位址區段選擇接腳
20‧‧‧處理模組
22‧‧‧記憶體
Alert_A-Alert_D‧‧‧警示交握接腳
ALERT_HAND‧‧‧警示交握控制線
eSPI_CLK‧‧‧時脈信號
eSPI_CS‧‧‧晶片選擇信號線
eSPI_IO‧‧‧輸入輸出信號線
eSPI_RST‧‧‧重置信號線
Is‧‧‧電流
GND‧‧‧接地端
Rp‧‧‧上拉電阻
Rs‧‧‧下拉電阻
S310-S320‧‧‧步驟
VDD‧‧‧電源
Vs‧‧‧電壓
第1圖係顯示根據本發明一些實施例所述之匯流排系統；第2圖係顯示根據本發明一些實施例所述之第1圖之匯流排系統之連接配置圖；以及第3圖係顯示根據本發明一些實施例所述之偵測方法，用以偵測匯流排系統中從屬元件之總數量。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控(master)元件10、匯流排12以及複數從屬(slave)元件14A-14D。在一些實施例中，主控元件10可以是南橋晶片。
在一些實施例中，主控元件10可電性連接於一電腦系統(未顯示)的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。
在一些實施例中，匯流排12為增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排。在匯流排系統1中，主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D通訊，而從屬元件14A-14D是根據仲裁機制與主控元 件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
第2圖係顯示根據本發明一些實施例所述之第1圖中匯流排系統1之連接配置圖。在此實施例中，匯流排12包括重置信號線eSPI_RST、晶片選擇(chip select)信號線eSPI_CS、時脈訊號eSPI_CLK以及輸入輸出信號線eSPI_IO。主控元件10是藉由晶片選擇信號線eSPI_CS與從屬元件14A-14D以一對一機制來進行通訊。此外，透過仲裁機制，從屬元件14A-14D可經由輸入輸出信號線eSPI_IO與主控元件10進行通訊(例如傳輸資料與指令)。當主控元件10經由匯流排12與從屬元件14A-14D進行通訊時，時脈訊號eSPI_CLK可做為參考時脈。
一般來說，根據晶片選擇信號線eSPI_CS的運作機制，主控元件10僅能選擇單一從屬元件進行通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇信號線eSPI_CS而連接從屬元件14A-14D進行通訊，因而可提高匯流排系統1的擴充性。
在第2圖中，從屬元件14A-14D包括位址區段選擇接腳18A-18D、位址進入選擇接腳16A-16D以及警示交握(handshake)接腳Alert_A-Alert_D。從屬元件14A-14D所對應的位址可藉由位址區段選擇接腳18A-18D以及位址進入選擇接腳16A-16D所接收的電壓準位的組合來進行配置，以使從屬元件14A-14D具有互異的位址區段。
在第2圖中，從屬元件14A與14C的位址區段選擇接腳18A及18C是耦接於接地端GND，以對應於第一位址區段。從屬元件14A與14C的位址進入選擇接腳16A及16C分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第一位址區段的第一位址及第二位址。此外，從屬元件14B與14D的位址區段選擇接腳18B及18D是耦接於電源VDD，以對應於第二位址區段。從屬元件14B與14D的位址進入選擇接腳16B及16D分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第二位址區段的第一位址及第二位址。在此實施例中，位址進入選擇接腳16A-16D以及位址區段選擇接腳18A-18D的連接方式僅是個例子，並非用以限定本發明。
在第2圖中，從屬元件14A-14D的警示交握接腳Alert_A-Alert_D是彼此電性連接至警示交握控制線ALERT_HAND。在此實施例中，警示交握控制線ALERT_HAND是經由電阻Rp而電性連接至電源VDD，以使警示交握控制線ALERT_HAND為高電壓值。在此實施例中，電阻Rp為上拉(pull-up)電阻。此外，從屬元件14A-14D內的控制器145A-145D可藉由控制所對應之警示交握接腳Alert_A-Alert_D為低電壓值，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為低電壓值。於是，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓值，來取得主動和主控元件10通訊的權利。警示交握接腳Alert_A-Alert_D為雙向輸入/輸出接腳(bi-directional input/output)，且在輸出模式下 為汲極開路(open drain)。
在每一從屬元件14A-14D中，更包括耦接於所對應之警示交握接腳Alert_A-Alert_D與接地端GND之間的電阻Rs。在此實施例中，電阻Rs為下拉(pull-down)電阻。以從屬元件14A作為例子來說明，電阻Rs係設置在從屬元件14A內，並耦接於警示交握接腳Alert_A以及接地端GND之間。值得注意的是，從屬元件14A-14D的電阻Rs具有相同的電阻值。
在從屬元件14A-14D中，控制器145-145D可藉由所對應之警示交握接腳Alert_A-Alert_D來偵測警示交握控制線ALERT_HAND之對應於高電壓值的電壓Vs，以得到從屬元件14A-14D的總數量n。在得到從屬元件14A-14D的總數量n之後，從屬元件14A-14D的控制器145A-145D會根據對應於總數量的排程方式來監測警示交握控制線ALERT_HAND是否被驅動為低電壓值。
在匯流排系統1中，從屬元件14A-14D的電阻Rs是並聯於警示交握控制線ALERT_HAND以及接地端之間。於是，控制器145A-145D可根據下列算式(1)而得到從屬元件14A-14D的總數量n。
Figure 107117729-A0101-12-0006-1
 其中VDD是表示電源VDD的電壓值、Vs是表示經由警示交握接 腳Alert_A-Alert_D所偵測到之警示交握控制線ALERT_HAND的高電壓值以及Rs與Rp是分別表示電阻Rs與電阻Rp的電阻值。此外，警示交握控制線ALERT_HAND的電壓Vs會小於電源VDD的電壓值。
如先前所描述，當警示交握控制線ALERT_HAND沒有被從屬元件14A-14D驅動時，警示交握控制線ALERT_HAND的電壓Vs會由電阻Rp以及並聯之n個電阻Rs所決定(例如Rp以及Rs/n的分壓)。根據所偵測到之警示交握控制線ALERT_HAND的電壓Vs，每一從屬元件14A-14D可得到從屬元件14A-14D的總數量n(例如n=4)。在得到從屬元件14A-14D的總數量n之後，從屬元件14A-14D的控制器145A-145D會根據對應於總數量n的排程方式來監測警示交握控制線ALERT_HAND是否被驅動為低電壓值。在一些實施例中，低電壓值為接地位準。此外，當警示交握控制線ALERT_HAND被從屬元件14A-14D之一者所驅動時，從屬元件14A-14D之該者可透過匯流排12與主控元件10進行通訊。
除了量測警示交握控制線ALERT_HAND的電壓Vs之外，每一從屬元件14A-14D亦可藉由量測來自警示交握控制線ALERT_HAND且流經所對應之警示交握接腳Alert_A-Alert_D至電阻Rs的電流Is，而得到從屬元件14A-14D的總數量n，如下列算式(2)所顯示。
Figure 107117729-A0101-12-0008-2
在一些實施例中，從屬元件14A-14D的控制器145A-145D可藉由偵測從警示交握接腳Alert_A-Alert_D流至電阻Rs的電流Is的電流值，來判斷主控元件10是否與從屬元件14A-14D之一者進行通訊。例如，當警示交握控制線ALERT_HAND未被從屬元件14A-14D驅動時(即警示交握控制線ALERT_HAND具有高電壓值)，從屬元件14A-14D的控制器145A-145D所量測到的電流Is會具有對應於高電壓值之電壓Vs之第一電流值。反之，當警示交握控制線ALERT_HAND被從屬元件14A-14D之一者驅動時(即警示交握控制線ALERT_HAND具有低電壓值)，從屬元件14A-14D的控制器145A-145D所量測到的電流Is會具有對應於低電壓值之電壓Vs之第二電流值，其中第二電流值是小於第一電流值。在一些實施例中，第二電流值是趨近於0。
第3圖係顯示根據本發明一些實施例所述之偵測方法，用以偵測匯流排系統中從屬元件之總數量。第3圖之偵測方法可由匯流排系統1中從屬元件14A-14D之控制器145A-145D所執行。
如先前所描述，匯流排系統中每一從屬元件的警示交握接腳Alert是彼此電性連接至警示交握控制線 ALERT_HAND。此外，警示交握控制線ALERT_HAND是經由上拉電阻Rp而電性連接至電源VDD。再者，在每一從屬元件中，警示交握接腳Alert是經由下拉電阻Rs而電性連接至接地端GND。在匯流排系統中，從屬元件內的下拉電阻Rs具有相同的電阻值。
首先，在步驟S310，從屬元件的控制器(例如第2圖之控制器145A-145_D)可經由所對應之警示交握接腳Alert來量測警示交握控制線ALERT_HAND的電壓Vs，或是量測來自警示交握控制線ALERT_HAND且流至電阻Rs的電流Is。
接著，在步驟S320，控制器可根據電壓Vs或電流Is、上拉電阻Rp與下拉電阻Rs的電阻值以及電源VDD的電壓值而得到從屬元件的總數量n。如先前所描述，相應於所量測之警示交握接腳Alert的電壓Vs，控制器可根據算式(1)而得到從屬元件的總數量n。此外，相應於所量測之警示交握接腳Alert的電流Is，控制器可根據算式(2)而得到從屬元件的總數量n。
在一些實施例中，上拉電阻Rp與下拉電阻Rs的電阻值以及電源VDD的電壓值是預先儲存在每一從屬元件的記憶體內。
在一些實施例中，當從屬元件上電或是被重置時，控制器會在初始階段執行第3圖之偵測方法。在一些實施例中，控制器會在正常操作階段下一直執行第3圖之偵測方法。因此，當有其他從屬元件加入至匯流排系統(即擴充從屬元件的數量)時，原有的從屬元件可立即偵測到從屬元件的總數量n已改變，並得到更新後的總數量n以進行後續操。例如， 使用對應於更新後之總數量n的排程方式來監測警示交握控制線ALERT_HAND是否被驅動。
對匯流排系統的每一從屬元件而言，藉由量測其警示交握接腳的電壓或電流，每一從屬元件可得到匯流排系統中全部從屬元件的總數量n，即在匯流排系統中共享匯流排12之從屬元件的數量。因此，不需增加額外的接腳即可正確地得到從屬元件的總數量n。再者，根據從屬元件的總數量n，匯流排系統中的每一從屬元件可執行對應於總數量n的排程操作，以監看警示交握控制線ALERT_HAND是否被驅動或是執行其他應用。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D‧‧‧從屬元件
145A-145D‧‧‧控制器
16A-16D‧‧‧位址進入選擇接腳
18A-18D‧‧‧位址區段選擇接腳
Alert_A-Alert_D‧‧‧警示交握接腳
ALERT_HAND‧‧‧警示交握控制線
eSPI_CLK‧‧‧時脈信號
eSPI_CS‧‧‧晶片選擇信號線
eSPI_IO‧‧‧輸入輸出信號線
eSPI_RST‧‧‧重置信號線
Is‧‧‧電流
GND‧‧‧接地端
Rp‧‧‧上拉電阻
Rs‧‧‧下拉電阻
VDD‧‧‧電源
Vs‧‧‧電壓

Claims (10)

  1. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件，其中每一該從屬元件包括一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起；以及一第一電阻，耦接於該警示交握控制線以及一電源之間，其中該第一電阻的第一端是直接連接於該電源，而該第一電阻的第二端是直接連接於每一該從屬元件的該警示交握接腳；其中每一該從屬元件係根據該警示交握控制線的一第一電壓而得到該等從屬元件的數量；其中當偵測到該等從屬元件的數量更新時，每一該從屬元件使用對應於更新後之該等從屬元件的數量的排程方式來偵測該警示交握控制線是否被驅動。
  2. 如申請專利範圍第1項所述之匯流排系統，其中每一該從屬元件偵測該警示交握控制線是否為一第二電壓，以判斷該主控元件是否與該等從屬元件之一者進行通訊。
  3. 如申請專利範圍第2項所述之匯流排系統，其中該第一電壓係小於該電源的電壓值，而該第二電壓係小於該第一電壓。
  4. 如申請專利範圍第1項所述之匯流排系統，其中每一該從屬元件更包括：一第二電阻，耦接於該警示交握接腳以及一接地端之間，其 中該第二電阻的第一端是直接連接於該警示交握接腳，而該第二電阻的第二端是直接連接於該接地端。
  5. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；複數從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件，其中每一該從屬元件包括：一警示交握接腳；以及一下拉電阻，耦接於該警示交握接腳以及一接地端之間，其中該下拉電阻的第一端是直接連接於該警示交握接腳，而該下拉電阻的第二端是直接連接於該接地端；以及一上拉電阻，耦接於每一該從屬元件的該警示交握接腳以及一電源之間，其中該上拉電阻的第一端是直接連接於該電源，而該上拉電阻的第二端是直接連接於每一該從屬元件的該警示交握接腳；其中每一該從屬元件係根據流經該下拉電阻之具有一第一電流值之一電流而得到該等從屬元件的數量；其中當偵測到該等從屬元件的數量更新時，每一該從屬元件使用對應於更新後之該等從屬元件的數量的排程方式來偵測流經該下拉電阻之該電流。
  6. 如申請專利範圍第5項所述之匯流排系統，其中該等從屬元件的該下拉電阻具有相同電阻值。
  7. 如申請專利範圍第5項所述之匯流排系統，其中每一該從屬元件係偵測從該警示交握接腳流至該下拉電阻的該電流，以 判斷該主控元件是否與該等從屬元件之一者進行通訊。
  8. 如申請專利範圍第7項所述之匯流排系統，其中當該從屬元件偵測到該電流具有該第一電流值時，該從屬元件判斷該主控元件並無與該等從屬元件進行通訊。
  9. 一種偵測方法，用以偵測一匯流排系統中複數從屬元件之總數量，其中該匯流排系統更包括一上拉電阻以及經由一增強序列週邊設備介面匯流排電性連接於該等從屬元件之一主控元件，該偵測方法包括：量測該從屬元件之一警示交握接腳的一電壓或是一電流，其中每一該從屬元件的該警示交握接腳是經由該上拉電阻而電性耦接於一電源，以及該電流是從該警示交握接腳流至該從屬元件內部之一下拉電阻；根據該警示交握接腳的該電壓或該電流、該上拉電阻與該下拉電阻的電阻值以及該電源的電壓值，得到該等從屬元件之總數量；以及當偵測到該等從屬元件的總數量更新時，每一該從屬元件使用對應於更新後之該等從屬元件的總數量的排程方式來偵測該警示交握接腳的該電壓或該電流；其中該上拉電阻的第一端是直接連接於該電源，而該上拉電阻的第二端是直接連接於每一該從屬元件的該警示交握接腳；其中在每一該從屬元件內，該下拉電阻的第一端是直接連接於該警示交握接腳，而該下拉電阻的第二端是直接連接於該接地端。
  10. 如申請專利範圍第9項所述之偵測方法，其中該等從屬元件之該下拉電阻具有相同電阻值。
TW107117729A 2018-05-24 2018-05-24 匯流排系統以及其偵測方法 TWI694336B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107117729A TWI694336B (zh) 2018-05-24 2018-05-24 匯流排系統以及其偵測方法
CN201910168145.5A CN110532207A (zh) 2018-05-24 2019-03-06 汇流排系统以及其检测方法
US16/398,653 US10817452B2 (en) 2018-05-24 2019-04-30 Bus system and detection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107117729A TWI694336B (zh) 2018-05-24 2018-05-24 匯流排系統以及其偵測方法

Publications (2)

Publication Number Publication Date
TW202004511A TW202004511A (zh) 2020-01-16
TWI694336B true TWI694336B (zh) 2020-05-21

Family

ID=68614587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117729A TWI694336B (zh) 2018-05-24 2018-05-24 匯流排系統以及其偵測方法

Country Status (3)

Country Link
US (1) US10817452B2 (zh)
CN (1) CN110532207A (zh)
TW (1) TWI694336B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
TWI773247B (zh) 2021-04-13 2022-08-01 新唐科技股份有限公司 匯流排系統
TWI775436B (zh) * 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統
US12112091B2 (en) 2023-03-03 2024-10-08 Qualcomm Incorporated Unifying multiple audio bus interfaces in an audio system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359235A (en) * 1993-06-18 1994-10-25 Digital Equipment Corporation Bus termination resistance linearity circuit
US5528168A (en) * 1995-03-29 1996-06-18 Intel Corporation Power saving terminated bus
US6788101B1 (en) 2003-02-13 2004-09-07 Lattice Semiconductor Corporation Programmable interface circuit for differential and single-ended signals
JP2008298536A (ja) * 2007-05-30 2008-12-11 Canon Inc 接続検知装置
JP4577525B2 (ja) * 2007-05-31 2010-11-10 東芝ライテック株式会社 照明装置
US7707339B2 (en) * 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
CN101471129A (zh) * 2007-12-28 2009-07-01 瑞昱半导体股份有限公司 芯片输出电流的调整装置与方法
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
PL2927815T3 (pl) * 2008-05-21 2017-11-30 Hewlett-Packard Development Company, L.P. Wielopunktowa szyna szeregowa z wykrywaniem położenia i sposób wykrywania położenia
KR20140103460A (ko) * 2013-02-18 2014-08-27 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20150125433A (ko) * 2014-04-30 2015-11-09 삼성전자주식회사 슬레이브 장치의 식별자를 생성하는 방법 및 장치
US9586541B2 (en) * 2015-02-25 2017-03-07 GM Global Technology Operations LLC Methods, apparatus, and systems for identification of cells in a network
CN204631265U (zh) * 2015-04-30 2015-09-09 徐友华 一种通过总线连接多个传感器的总线防拆电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統

Also Published As

Publication number Publication date
US10817452B2 (en) 2020-10-27
CN110532207A (zh) 2019-12-03
US20190361832A1 (en) 2019-11-28
TW202004511A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI694336B (zh) 匯流排系統以及其偵測方法
TWI671638B (zh) 匯流排系統
TWI698752B (zh) 積體電路、匯流排系統以及其控制方法
US20040093533A1 (en) System and method for communicating with a voltage regulator
TWI706257B (zh) 匯流排系統
US9817461B2 (en) Abnormality display device including a switch to control a display element to indicate abnormal or normal operations for plural systems
JP2018101185A5 (ja) 半導体装置、ヒューマンインターフェース装置及び電子機器
JP5859663B2 (ja) 接続を行うためのシステム、ｉｏコネクタアセンブリ及び動作方法
US7343526B2 (en) Low cost compliance test system and method
US7791854B2 (en) Current limit protection apparatus and method for current limit protection
CN107239372A (zh) 电子装置及其检测方法
TW201308058A (zh) 電腦主機板及其電壓調節電路
US9952993B2 (en) Single-wire communication with adaptive start-bit condition
TWI719633B (zh) 積體電路、匯流排系統及排程方法
TW201510716A (zh) 電腦偵錯模組和方法
CN103543682A (zh) 普通io口识别输入状态的方法及装置
US10901935B2 (en) IC, bus system and control method thereof
KR101457876B1 (ko) 마스터와 서브로 구성된 하이브리드 온도 센서 기반의 수배전반 열화감시 시스템
WO2016134650A1 (zh) 一种实现单线可编程电路的方法和系统
US8214557B2 (en) Measuring direct memory access throughput
Lakkoju et al. AVR-USB data acquisition
CN103838996A (zh) 计算机系统及其操作方法
US20190005810A1 (en) Information setting device and electronic appliance
US20230194628A1 (en) Semiconductor Device
US20160259359A1 (en) Voltage level control circuit and semiconductor system