JP2004097363A - 遊技機制御用チップ及び遊技機制御方法 - Google Patents
遊技機制御用チップ及び遊技機制御方法 Download PDFInfo
- Publication number
- JP2004097363A JP2004097363A JP2002261253A JP2002261253A JP2004097363A JP 2004097363 A JP2004097363 A JP 2004097363A JP 2002261253 A JP2002261253 A JP 2002261253A JP 2002261253 A JP2002261253 A JP 2002261253A JP 2004097363 A JP2004097363 A JP 2004097363A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- chip
- circuit
- random number
- gaming machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
【課題】外部端子を常時監視（モニタ）し、異常ある場合にＣＰＵの停止、異常情報の通知を行う遊技機制御用チップ及び遊技機制御方法を提供する。
【解決手段】外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、所定のデータ値や信号パターン等を設定する期待値設定ステップと、外部端子から入力された信号と、前記期待値設定ステップにて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出ステップと、前記不一致検出ステップの結果に基づき、不一致の場合には前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定ステップとを有する。
【選択図】 図２６
【解決手段】外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、所定のデータ値や信号パターン等を設定する期待値設定ステップと、外部端子から入力された信号と、前記期待値設定ステップにて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出ステップと、前記不一致検出ステップの結果に基づき、不一致の場合には前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定ステップとを有する。
【選択図】 図２６
Description
【０００１】
【発明が属する技術分野】本発明は、パチンコ遊技機や回胴式遊技機等に使用される遊技機制御用チップ及び遊技機制御方法に関する。
【０００２】
【従来の技術】従来の遊技機に使用される遊技機制御用チップにおいて、チップの端子自身が自ら出力した信号や端子へ入力された信号をチェックする機能は、外部装置との照合や通信を行う端子は別にして皆無であった。
【０００３】
【発明が解決しようとする課題】その為、不正を行おうとする者が意図的に出力同士を短絡（ショート）させたり、然るべく外部端子に想定できない信号が入力されても、その信号を識別することはできなかった。
本発明は、かかる従来技術の課題に鑑みなされたものである。すなわち、本発明の目的は、外部端子を常時監視（モニタ）し、異常ある場合にＣＰＵの停止、異常情報の通知を行う遊技機制御用チップ及び遊技機制御方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明に係る遊技機制御用チップ及び遊技機制御方法では、外部端子における出力データ又は期待値データと入力データ（フィードバックデータ）とを比較する。その時不一致の場合はＣＰＵを停止させたり、検査対象の外部端子からその情報を出力することとした。
【０００５】本発明に係る遊技機制御用チップは、セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、外部端子の入出力を自らチェックする機能を持ったバス／信号線制御手段を有するものである。
請求項２に記載した発明は、請求項１に記載の遊技機制御用チップであって、前記バス／信号線制御手段は、制御信号の方向制御や駆動能力の強化をするＩ／Ｏバッファと、所定のデータ値や信号パターン等を設定する期待値設定回路と、外部端子から入力された信号と、前記期待値設定回路にて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出回路と、前記外部端子へ出力する信号、又は前記期待値設定回路の出力信号のいずれかを選択して前記不一致検出回路へ送出する切換回路と、該切換回路の出力／切換信号の制御や前記不一致検出回路の検出条件設定の制御を行う切換制御回路と、前記不一致検出回路から送られてきた外部端子の信号が不一致であるか否かの判定を行い、一致しなければ，前記遊技機制御用チップのＣＰＵを停止させたり，その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定回路を有するものである。
【０００６】又、本発明に係る遊技機制御方法は、外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、外部端子の入出力の異常を検出する異常検出ステップと、該異常検出ステップにて異常を検出した場合に、前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる異常判定ステップとを有するものである。
請求項４に記載した発明は、外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、所定のデータ値や信号パターン等を設定する期待値設定ステップと、外部端子から入力された信号と、前記期待値設定ステップにて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出ステップと、前記不一致検出ステップの結果に基づき、不一致の場合には前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定ステップとを有するものである。
請求項５に記載した発明は、請求項６に記載の遊技機制御方法であって、前記不一致判定ステップにおける処理を前記外部端子毎に実行するものである。
請求項６に記載した発明は、請求項６に記載の遊技機制御方法であって、前記不一致判定ステップにおける処理を前記複数の外部端子について実行するものである。
【０００７】
【発明の実施の形態】以下に本発明を図示された実施形態に従って詳細に説明する。
【０００８】＜チップの形態の説明＞ 本発明に係る遊技機制御用チップは、遊技機内部の基板上に搭載される集積回路として構成される。チップ種別の分類として、開発用チップと量産用チップとがある。図１を参照しつつ、量産用チップと開発用チップとについて説明する。開発用チップは、セキュリティ判定機能を有しないチップであり、それ以外については量産用チップと同等の機能を有する。量産用チップは、内蔵された記憶手段に記憶されているプログラムが、第三者機関による試験に合格した適正なものであるか否かを判定するセキュリティ判定機能を有する。
更にまた、本発明に係る遊技機制御用チップは、ｎ（ｎは２以上の自然数である。以下同様）レベルの認証方式を持った外部入出力手段を内蔵しており、検査装置、照合装置、またはホールコンピュータ等の外部装置（以下、外部装置と省略）を接続することにより、用途に合わせた認証レベルでのチップの真贋検査の実施、及びチップ内の情報（ＩＤ番号等）を読み出すことが可能である。
【０００９】＜量産用チップの説明＞ 量産用チップは、ユーザが消去、再書き込みが不可能なユーザ用ＲＯＭを具備しており、図１（ａ）に示すように、セキュリティチェックの結果が不整合の場合はＣＰＵを停止する。また、指定エリア外走行禁止機能により、設定されたアドレス範囲以外（指定エリア外を示すアドレス範囲である。）でのプログラム実行はできない。ここで、ユーザとは、本発明に係る遊技機制御用チップを遊技機に組み込んで製造・販売を行う遊技機メーカーを指す。
【００１０】＜開発用チップの説明＞ 開発用チップは、ユーザが消去、再書き込みが可能なユーザ用ＲＯＭを具備しており、図１（ｂ）に示すように、セキュリティチェックの結果に関係無くユーザモードに遷移する。また、指定エリア外走行禁止機能においても、設定可能なアドレス範囲（指定エリアを示すアドレス範囲である。）は制限が無いので、ユーザが自由に開発・デバッグが行えることを可能とする。
【００１１】＜動作モードの説明＞ 動作モードとはＣＰＵ動作の制御やメモリマッピング、チップに内蔵された各種レジスタへのアクセス権等基本動作を制御するモードであり、セキュリティモードとユーザモードとプログラムモードがある。また、これらのモードとは別に、外部装置との間で通信を行う通信モードを具備する。
【００１２】＜セキュリティモードの説明＞ ブート用記憶手段が実行され、各機能の環境設定やセキュリティチェックが行われるモードである。セキュリティモード中は、ＣＰＵ動作時の内部バスが外部端子に出力されない。
【００１３】＜セキュリティチェックの説明＞ ユーザプログラムの認証を行う機能である。システムリセット入力時に、ユーザプログラムを基に計算された認証コードが正しいか否かの再計算を行い，結果がＮＧの場合はＣＰＵを停止する。認証コードは、ユーザ用記憶手段への書き込み時にユーザプログラムと共に書き込む。
【００１４】＜ユーザモードの説明＞ セキュリティチェックを通過した正規のユーザプログラムが実行されるモードである。セキュリティモード中のセキュリティチェックでＯＫにならないとこのモードには遷移しない。ユーザモード中はＣＰＵ動作時の内部バスが外部端子に外部バスとして出力される。なお、ユーザモード中はブート用記憶手段にアクセスすることはできない。
【００１５】＜プログラムモードの説明＞ ＣＰＵは動作せず、直接ユーザ用ＲＯＭにリード／ライトを行うモードである。システムリセット後、ＰＲＧ端子の所定レベル（例えばハイレベル）により、このモードに遷移する。なお、量産用チップへの書き込みは一度だけ可能であり、開発用チップは消去や再書き込みが可能なものである。
【００１６】図２、図３を参照しつつ、遊技機制御用チップに内蔵された各機能ブロックについて説明する。図２、図３に示すｃ１は、中央処理装置（ＣＰＵ）である。（以下、ＣＰＵと省略）
ＣＰＵは、各機能ブロック（以下、便宜上“デバイス”、“回路”と呼称する場合もある。）の制御や指令を行う。
【００１７】＜タイマシステムの説明＞ 次に図２、図３に示すタイマシステムｃ２は、ｎ個（例えば４個等）のｎビット（例えば８、１６ビット等）カウンタや各種制御レジスタを内蔵し、それぞれ独立したモードで動作が可能である。タイマシステムは、例えばモードとして大別してタイマモード、カウンタモード等があり、リアルタイム割込みの発生や時間計測を行うことを可能とする。上記これらの機能は、タイマシステム内の各種制御レジスタの設定により制御することができる。また、上記機能を実現する為のゲート信号またはトリガ信号の入力用であるタイマ入力バス、タイマシステムで生成された各種タイマ出力信号を外部へ出力する為のタイマ出力バスを具備する。
【００１８】＜不正実行禁止手段の説明＞ 次に図２、図３に示す不正実行禁止手段ｃ３は、所定の指定エリア内で遊技機メーカーが作成したユーザプログラムが正しく実行されているかどうか監視し、指定エリア以外でユーザプログラムが実行されるとリセットが発生するものである。例えばメモリ空間全体を６４ｋバイトとした場合、指定エリア（ユーザプログラム実行可能なアドレス範囲）の設定において、その範囲の先頭アドレスをプログラムコードスタートアドレス（以下ＰＣＳ）として０番地、終了アドレスをプログラムコードエンドアドレス（以下ＰＣＥ）として１ＦＦＦ（１６進）番地とした場合、２０００（１６進）〜ＦＦＦＦ（１６進）番地の範囲に不正プログラムを格納して実行しようとしても実行することはできない。すなわち、不正実行禁止手段とは指定エリア外での命令実行を禁止する機能であり、あらかじめ指定したアドレス範囲（指定エリア）外で命令が実行（オペコードフェッチ）されると，ＩＡＴ（Ｉｌｌｅｇａｌ Ａｄｄｒｅｓｓ Ｔｒａｐ）信号を発生する機能である。このＩＡＴ信号によりリセットが発生する。この指定エリアの情報は、ユーザプログラムと共にユーザ用ＲＯＭに書き込む。
【００１９】＜暴走監視手段の説明＞ 次に図２、図３に示すｃ４は、暴走監視手段である。図６を参照しつつ、暴走監視手段ｃ４の構成を更に詳しく説明する。暴走監視手段ｃ４は、クロック選択手段ｃ４ａ、ｎビットカウンタｃ４ｂ、暴走監視制御手段ｃ４ｃ、動作モード制御手段ｃ４ｄ、制御ワード設定手段ｃ４ｅ、出力制御手段ｃ４ｆにより構成される。
暴走監視手段ｃ４は、ユーザモードに遷移する際に自動的に起動され、タイムアウト時間が経過すると、タイムアウト信号を発生させる。このタイムアウト信号を受け付けることによりユーザリセットを発生しユーザプログラムのリセットアドレス（例えば０番地等）からユーザプログラムを再実行させる。
また、動作モード制御手段ｃ４ｄ、制御ワード設定手段ｃ４ｅの各種設定により、
（１）タイムアウト時間の設定・変更、
（２）カウントクリア＆リスタート、
（３）動作許可／禁止、
等の設定を可能とする。
【００２０】＜クロック選択手段の説明＞クロック選択手段ｃ４ａは、クロック生成手段ｃ９より送られてきたシステムクロックを含む各分周クロックＣＬＫＯ／ｍ０・・・ＣＬＫＯ／ｍｎの内１本を選択してｎビットカウンタｃ４ｂへ送出するものである。
【００２１】＜ｎビットカウンタの説明＞ ｎビットカウンタｃ４ｂは、クロック選択手段ｃ４ａより送出された分周クロックをカウンタクロックとしてタイムアウト時間のカウントを行う。
【００２２】＜暴走監視制御手段の説明＞ 暴走監視制御手段ｃ４ｃは、タイムアウト時間の設定の為の制御、ｎビットカウンタへの動作禁止、クリア、リスタート等の制御を行う。
【００２３】＜動作モード制御手段の説明＞ 動作モード制御手段ｃ４ｄは、タイムアウト時間設定用のカウントクロックの選択、動作許可／動作禁止の制御を行い、またタイムアウト時間を変更することができる。なお、一度タイムアウト時間を変更すると、次のシステムリセットが発生するまで変更できないようにしても良い。
【００２４】＜制御ワード設定手段の説明＞ 制御ワード設定手段ｃ４ｅは、タイムアウト時間のクリア及びリスタート、動作禁止を設定する。例えば制御ワード設定手段ｃ４ｅに制御ワード（例えばＣＣ（１６進））を書き込むことにより暴走監視手段が動作禁止になる。この設定は、例えばシステムリセット後１回のみ可能にしても良い。５５（１６進）→ＡＡ（１６進）→３３（１６進）によりクリア＆リスタート（再度カウント開始）することで、タイムアウト時間を延長することができる。なお、制御ワードは３バイト連続して書き込む必要は無い。
【００２５】＜暴走監視手段の動作説明＞ 暴走監視手段ｃ４は、ユーザモードに遷移することで自動起動される。タイムアウト時間は動作モード制御手段ｃ４ｄによって設定され、デフォルト値は最長タイムアウト時間に設定されている。設定はシステムリセット後１回のみ可能とし、再設定はシステムリセットを無くして行うことができない。タイムアウトに達すると、出力制御手段ｃ４ｆからタイムアウト信号を出力し、暴走監視手段ｃ４の動作はそのまま継続される。
【００２６】＜リセット／割込制御手段の説明＞ 次に図２、図３に示すリセット／割込制御手段ｃ５について、図７〜図１０をあわせて参照しつつ説明する。リセット／割込制御手段ｃ５は、各種リセットと、外部からの割込み要求や内蔵の周辺回路（タイマシステム）からの割込み要求を制御する。図７はそのリセット／割込制御手段ｃ５の内部ブロック図を示している。
【００２７】＜システムリセットの説明＞ システムリセットは、ＸＳＲＳＴ端子に一定期間のロ−レベルを入力することにより発生するリセットである。外部入出力手段ｃ１４の一部の回路を除くＣＰＵを含む内部のすべての回路が初期化され、ＰＲＧ端子の入力レベルに応じて、セキュリティモードまたはプログラムモードに遷移する。セキュリティモードで異常がなければ、ユーザモードに遷移してユーザプログラムのリセットアドレス（例えば０番地）からユーザプログラムを実行する。ＸＳＲＳＴ端子から入力された信号は、ノイズフィルタｃ５ａによってチャタリング等のノイズを除去した信号が延長回路ｃ５ｃを介してＣＰＵに入力され、同様にチップ外部の外部デバイスへのリセット信号としてＸＲＳＴＯ端子より外部へ出力される。図８は、そのＸＳＲＳＴ端子に入力された信号がＸＲＳＴＯ端子より外部へ出力される関係をタイミングチャート例として示したものである。
【００２８】＜ユーザリセットの説明＞ 次に、ユーザリセットについて説明する。ユーザリセットの要因としては、外部要因としてＸＵＲＳＴ端子によるユーザリセット要求、内部要因として不正実行禁止手段ｃ３のＩＡＴ信号発生によるリセット要求、暴走監視手段ｃ４のタイムアウト信号によるユーザリセット要求等がありえる。これらの要求によるユーザリセットが発生し、ユーザリセットを受け付けると、リセットアドレス（例えば０番地）よりユーザプログラムの実行を開始する。ユーザリセットでは、セキュリティモードまたはプログラムモードには遷移せずに、ユーザモードにとどまったままで、リセットが実行されるものである。また、システムリセットと同様に、ＸＵＲＳＴ端子から入力された信号は、ノイズフィルタｃ５ａによってチャタリング等のノイズを除去した信号が延長回路ｃ５ｃを介してＣＰＵに入力される。図９（ａ）は、そのＸＵＲＳＴ端子に入力された信号によるユーザリセットのタイミングチャートを例として示したものである。また、図９（ｂ）は、内部要因によるユーザリセットのタイミングチャートを例として示したものである。
【００２９】＜ノンマスカブル割込み（ＮＭＩ）の説明＞ 次に、ノンマスカブル割込みについて説明する。ノンマスカブル割込み（ＮＭＩ）は、ＣＰＵの割込み禁止状態でも無条件に受け付けられる割込みであり、すべての割込み要求に対して最優先で処理される。ＸＮＭＩ端子によるノンマスカブル割込みは、ノイズフィルタｃ５ａを介してＣＰＵに入力される。図１０は、ノイズフィルタｃ５ａを通過する前と通過後との関係を示すタイミングチャート例としたものである。ＸＮＭＩ信号が一定期間（ここでは４クロックの立ち上がりエッジを検出する間）ローレベルであるとき、ノイズフィルタｃ５ａを通過した信号がＮＭＩ信号となりＣＰＵに入力される。
【００３０】＜マスカブル割込み（ＩＮＴ）の説明＞ マスカブル割込み（ＩＮＴ）は、ユーザプログラムにより割込み要求の受け付けを許可／禁止できる割込みであり、ＩＮＴ優先順位制御回路ｃ５ｄによる多重割込みの実行が可能である。
【００３１】＜外部マスカブル割込みの説明＞ 外部マスカブル割込みは、ＸＩＮＴ端子に一定期間のロ−レベルを入力することにより発生し、ＸＩＮＴ端子によるマスカブル割込みは、ノイズフィルタｃ５ａを介してＣＰＵに入力される。図１０は、ノイズフィルタｃ５ａを通過する前と通過後との関係を示すタイミングチャート例としたものである。ＸＩＮＴ信号が一定期間（ここでは４クロックの立ち上がりエッジを検出する間）ローレベルであるとき、ノイズフィルタｃ５ａを通過した信号がＩＮＴ信号となりＣＰＵに入力される。
【００３２】＜内部マスカブル割込みの説明＞ 内部マスカブル割込みは、タイマシステムからの割込み要求信号により発生する。
【００３３】＜デコード手段の説明＞ 次に図２、図３に示すデコード手段ｃ６は、メモリマップドＩ／Ｏ方式、またはＩ／ＯマップドＩ／Ｏ方式によるチップ内部の各機能ブロックのデコードや外部デバイス用のデコード用信号であるチップセレクト信号のデコードを行い、チップセレクト信号のアドレス範囲を設定する。チップセレクト信号を例にすると、図４にメモリマップドＩ／Ｏ方式によるチップセレクト信号がＦＦ００（１６進）〜ＦＦ１９（１６進）にマッピングされ、図５（ｂ）にＩ／ＯマップドＩ／Ｏ方式によるチップセレクト信号が００（１６進）〜１９（１６進）にマッピングされていることを示している。なお、チップセレクト信号は複数本あるので、便宜上本明細書ではこれらを総称して外部デバイスデコード出力バスとしている。
【００３４】＜入出力手段の説明＞ 次に図２、図３に示す入出力手段ｃ７は、入出力ポートと外部デバイス用のデコード用信号であるチップセレクト信号の兼用機能を制御するもので、
（１）入出力制御手段ｃ７ａ、
（２）機能選択手段ｃ７ｂ、
とからなる。更に入出力制御手段ｃ７ａは、
（ａ）パラレル入出力ポート、
（ｂ）外部デバイスデコード、
との二つの機能を持つ。
なお、パラレル入出力ポートは、異なる任意のビット幅の入出力ポートを複数個内蔵しており、それぞれポートの入出力の設定が可能である。
機能選択手段ｃ７ｂによりいずれか１つの機能を選択して外部との入出力を行う。これにより外部端子がパラレル入出力ポート、または外部デバイスデコードのいずれかの状態として機能する。
【００３５】＜クロック生成手段の説明＞ 次に図２、図３に示すクロック生成手段ｃ９は、クロック入力端子（図２のＥＸ端子に該当）から入力されたクロックを任意の分周比（例えば２分周等）で分周し、ＣＰＵや内部の各回路に供給する回路である。また、生成されたクロックは、クロック出力端子（図２のＣＬＫＯ端子に該当）から外部へ出力する。また、補助乱数発生手段ｒ１９へのクロックソース源（ｓ３）として乱数発生装置ｃ８へ供給する。
【００３６】＜セキュリティ手段の説明＞ 次に図２、図３に示すセキュリティ手段ｃ１０は、図示しない
（１）認証チェック制御手段、
（２）不正実行禁止制御手段、
（３）モード制御手段、
（４）機能制御手段、
（５）記憶手段制御手段、
（６）通信フォーマット制御手段、
の６つの手段からなる。
【００３７】＜認証チェック制御手段の説明＞ 認証チェック制御手段は、ユーザプログラム（ＵＰ）の認証を行う機能である。システムリセット入力時に、ユーザプログラムを基に計算された認証コードが正しいか否かの再計算を行い，結果がＮＧの場合はＣＰＵを停止する制御を行う。
【００３８】＜不正実行禁止制御手段の説明＞ 不正実行禁止制御手段は、指定エリア外での命令実行を禁止する機能を制御するものであり、
（ａ）不正実行禁止手段ｃ３が不正検出を行った際の指定エリア外
での命令実行禁止の制御、
（ｂ）ＲＡＭ（外部／内部両方）上でのプログラム実行禁止の制御、
（ｃ）指定エリアでのプログラム実行監視の制御、
（ｄ）リセット制御、
を行う。
【００３９】＜モード制御手段の説明＞ モード制御手段は、
（ａ）プログラムモード、
（ｂ）セキュリティモード、
（ｃ）ユーザモード、
の三つのモードの制御を行う。
また、その他の制御として外部装置との通信を行う通信モードを制御する。
【００４０】＜機能制御手段の説明＞ 機能制御手段は、
（ａ）バス・信号線制御、
（ｂ）ＣＰＵ停止制御、
（ｃ）乱数故障診断機能制御、
（ｄ）ユーザ用ＲＯＭの読み出し／書き込み、
の機能を制御する。
【００４１】＜記憶手段制御手段の説明＞ 記憶手段制御手段は、
（ａ）デバイス切り離し、
（ｂ）メモリバンク切り換え、
を行う。
【００４２】＜通信フォーマット制御手段の説明＞ 通信フォーマット制御手段は、外部装置との間で通信を行う際の各種通信フォーマット（イニシャル通信、認証通信、試験通信、照合通信）を制御する。
【００４３】＜記憶手段の説明＞ 次に図２、図３に示す記憶手段ｃ１１について、図４及び図５を参照しつつ説明する。図４は、チップ全体のメモリマップの具体例図を示し、図５はユーザ用ＲＯＭ内のエリアの具体例図を示し、（ａ）はプログラム管理エリアの具体例図、（ｂ）はＩ／ＯマップドＩ／Ｏ方式による内蔵レジスタや外部出力バスのデコードエリアの具体例図を示したものである。
【００４４】記憶手段ｃ１１は、ＩＤ格納手段ｃ１１ａ、ブート用記憶手段ｃ１１ｂ、ユーザ用記憶手段ｃ１１ｃで構成される。
【００４５】＜ＩＤ格納手段の説明＞ ＩＤ格納手段ｃ１１ａには、
（ａ）試験年月日時刻、
（ｂ）製造年月日時刻、
（ｃ）製造場所、
（ｄ）製造工場、
（ｅ）製造ライン、
（ｆ）製造ロット、
（ｇ）製造番号、
（ｈ）ユーザ管理番号、
（ｉ）シリアル番号、
等の情報データのうちのいくつかをｎ種類の異なるＩＤ番号として格納することができ、このＩＤ番号が付与されることで量産（例えば１０００万個等）や流通等の管理が可能になる。また、ＩＤ番号とは別に第三者やユーザが知りえないチップ製造者・販売者のみがチップを特定できる情報である秘密情報を格納している。秘密情報の具体例としては、資材管理上の詳細な情報（ウェハー管理番号等）や協力工場に関するコード番号等があり得る。
【００４６】＜ブート用記憶手段の説明＞ ブート用記憶手段ｃ１１ｂは、
（ａ）ブート用ＲＯＭ、
（ｂ）ブート用ＲＡＭ、
とにより構成され、（ａ）ブート用ＲＯＭには、
（イ）セキュリティチェックプログラム、
（ロ）故障診断プログラム、
（ハ）環境設定プログラム、
（ニ）認証／照合プログラム、
等が格納される。また、（ｂ）ブート用ＲＡＭは、ブートプログラムのワークエリア（データエリア，スタックエリア等）として使用する。
【００４７】＜ユーザ用記憶手段の説明＞ ユーザ用記憶手段ｃ１１ｃは、
（ａ）ユーザ用ＲＯＭ、
（ｂ）ユーザ用ＲＡＭ、
により構成される。
【００４８】＜ユーザ用ＲＯＭの説明＞ ユーザ用ＲＯＭは、ユーザが作成したプログラム（ユーザプログラム）を格納する。ユーザ用ＲＯＭには予め定めた指定エリアがあり、（イ）プログラムコード／データエリア及び（ロ）プログラム管理エリアの２つのエリアが割り付けられている。（イ）プログラムコード／データエリアは、ユーザプログラムを格納するエリアである。（ロ）プログラム管理エリアは、ＣＰＵがユーザプログラムを実行するのに必要な情報を格納するエリアであり、ユーザ側で値の設定を行う。ユーザ用ＲＡＭのサイズの選択（例えば２５６／５１２バイト）もこのエリアで行う。
【００４９】＜プログラム管理エリアに設定するデータの説明＞ プログラム管理エリアに設定するデータには、図５に示すように
（１）プログラム管理エリアのスタートを示すコード列を設定する「ヘッダ（ＨＤＲ）」（例として１Ｆ８０（１６進）〜１Ｆ８７（１６進）にマッピング）、
（２）メーカーコードを設定する「メーカーコード（ＭＣＤ）」（例として１Ｆ８８（１６進）〜１Ｆ８Ａ（１６進）にマッピング）、
（３）製品コードを設定する「製品コード（ＰＣＤ）」（例として１Ｆ８Ｂ（１６進）〜１Ｆ９２（１６進）にマッピング）、
（４）ユーザプログラムのプログラムコードエリアの最終アドレスを設定する「プログラムコードエンドアドレス（ＰＣＥ）」（例として１Ｆ９３（１６進）〜１Ｆ９４（１６進）にマッピング）、
（５）ユーザ用ＲＡＭのサイズを設定する「ＲＡＭサイズ選択（ＲＳＳ）」（例として１Ｆ９５（１６進）にマッピング）、
（６）端子をパラレル入出力ポートまたは外部デバイスへのチップセレクトとして使用するかを設定する「端子機能選択」（例として１Ｆ９６（１６進）にマッピング）、
（７）乱数初期値を設定する「乱数初期値選択」（例として１Ｆ９７（１６進）にマッピング）、
（８）乱数初期値選択において指定のユーザ用ＲＡＭの値を選択した場合にそのアドレスを設定する「乱数初期値データアドレス」（例として１Ｆ９８（１６進）〜１Ｆ９９（１６進）にマッピング）、
（９）ユーザが指定したエリアに格納されたデータの情報を外部装置が読み出す為のユーザ用ＲＡＭアドレスを設定する「ユーザが読み出しを行う為のユーザ指定アドレス（エリア）」（例として１ＦＡ０（１６進）〜１ＦＢＦ（１６進）にマッピング）等がある。
【００５０】＜ユーザ用ＲＡＭの説明＞ ユーザ用ＲＡＭは、ユーザプログラムのワークエリア（データエリア，スタックエリア等）として使用する。ユーザの設定により、ＲＡＭサイズの変更（例えば５１２／２５６バイトの切り換え等）が可能である。ユーザ用ＲＡＭにはバックアップ機能があり、バックアップ機能を使用する場合は、ＶＢＢ端子とＧＮＤ端子間に別電源を供給することにより、チップの電源（Ｖ＋）切断後も、ＲＡＭ内のデータが保持（バックアップ）できる。
【００５１】＜記憶監視手段の説明＞ 次に図２、図３に示す記憶監視手段ｃ１２は、記憶手段ｃ１１の読み出しや書き込みを監視し、セキュリティモード時に所定の記憶手段ｃ１１のアドレス範囲が監視範囲として設定される。
【００５２】＜バス／信号線制御手段の説明＞ 次にバス／信号線制御手段ｃ１３（図２及び図３）について、図２６及び図２７を参照しつつ、さらに詳しく説明する。
バス／信号線制御手段ｃ１３は、チップの外部バスと内部バスとのインターフェース機能及びアドレスバス、データバス，及び各制御信号の方向制御や駆動能力を強化するバスインタフェースである。また、上記信号が入力される各端子の状態を監視（モニタ）する機能を具備する。
【００５３】＜各端子の説明＞ アドレスバスは、メモリやＩ／Ｏデバイスとのデータ送受信のためのアドレスを指定する。データバスは、データ送受信を行う。ＸＭ１は、マシンサイクルを示す。ＸＭＲＥＱは、メモリ空間へのリクエスト信号でありメモリのアクセス期間であることを示す。ＸＩＯＲＱは、Ｉ／Ｏ空間へのリクエスト信号でありＩ／Ｏ空間のアクセス期間であることを示す。ＸＲＤは、リードサイクルであることを示す。ＸＷＲは、ライトサイクルであることを示す。ＸＲＦＳＨは、チップ外部のダイナミックメモリ等へのリフレッシュ信号である。ＸＨＡＬＴは、ＣＰＵがＨＡＬＴ命令を実行している状態を示す信号で、ホールト状態中は命令を実行しない状態を保持し、このホールト状態の解除はリセット信号または割込みにより行われ、ＣＰＵの動作を再開する。
【００５４】バス／信号線制御手段ｃ１３は、Ｉ／Ｏバッファｃ１３ａ、期待値設定回路ｃ１３ｂ、切換回路ｃ１３ｃ、切換制御回路ｃ１３ｄ、不一致検出回路ｃ１３ｅ、不一致判定回路ｃ１３ｆで構成される。
Ｉ／Ｏバッファｃ１３ａは、外部端子から入力された信号をチップ内部へ入力したり、チップ内部の信号を外部端子へ出力したりする各制御信号の方向制御や駆動能力を強化するものである。
期待値設定回路ｃ１３ｂは、所定のデータ値や信号パターン等を設定するものである。
切換回路ｃ１３ｃは、外部端子へ出力する信号、又は期待値設定回路ｃ１３ｂの出力信号のいずれかを選択して不一致検出回路ｃ１３ｅへ送出するものである。
切換制御回路ｃ１３ｄは、切換回路ｃ１３ｃの出力／切換信号の制御や不一致検出回路ｃ１３ｅの検出条件設定の制御を行うものである。
不一致検出回路ｃ１３ｅは、外部端子から入力された信号と、
（１）期待値設定回路ｃ１３ｂにて設定された所定のデータ値や信号パターン等の出力信号、または、（２）チップ内部の信号を外部端子へ出力したりする各制御信号、とを比較し、不一致の検出を行うものである。
不一致判定回路ｃ１３ｆは、不一致検出回路ｃ１３ｅから送られてきた外部端子の信号が不一致であるか否かの判定を行い、一致しなければ、ＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせることとなる。
図２６は、本発明のバス／信号線制御手段ｃ１３の端子毎の不一致検出を行う第一実施例を示すブロック構成図である。この実施例では、上記バス／信号線制御手段ｃ１３を構成するそれぞれの回路が端子毎に設けられて、その結果、（例えば不一致検出回路１から外部端子１不一致信号が出力されるというように）それぞれの不一致検出回路からは当該外部端子に固有の不一致信号が出力される。
図２７は、本発明のバス／信号線制御手段ｃ１３の複数端子を同時に不一致判定を行う第二実施例を示すブロック構成図である。この実施例では、不一致判定回路ｃ１３ｆはすべての端子について共通で一つ設けられており、判定結果が異常となったときには単一の異常検出信号を出力してその旨を外部へ知らせる。
【００５５】＜乱数生成装置の説明＞ 次に図２、図３に示す乱数発生装置ｃ８について図１１から図１９までを参照しつつ説明する。図１１は、乱数発生の回路構成を示すブロック図である。更新周期設定データ保持回路ｒ１は、ユーザが任意のインターバル周期で乱数更新を行う為のインターバル周期を指定する為の設定データを保持する回路であり、基準となるインターバル周期を指定する為の基準インターバル周期指定回路ｒ１ａと、その基準となるインターバル周期を基に実際の乱数更新を行う為のインターバル周期を指定する為の設定を行う定周期設定値格納回路ｒ１ｂで構成されている。当該回路ｒ１で指定されたデータは、更新周期設定回路ｒ２へロードされる。
【００５６】更新周期設定回路ｒ２は、定周期で乱数更新を行う為のインターバル周期を設定する回路であり、基準インターバル周期指定回路ｒ１ａで指定されたデータに対応した基準となるインターバル周期を生成する為の基準インターバル周期生成回路ｒ２ａと、当該回路ｒ２ａから供給された基準インターバル周期クロックを基に定周期設定値格納回路ｒ１ｂで指定されたカウントデータ数を基に基準インターバル周期をカウントする為の基準インターバル周期カウント回路ｒ２ｂと、定周期設定値格納回路ｒ１ｂで指定されたカウントデータ数に達した場合にインターバル周期の更新・継続を指定する為のリロードタイミングを生成するリロードタイミング生成回路ｒ２ｃで構成される。したがって、更新周期設定回路ｒ２で設定されたインターバル周期が乱数更新トリガ選択回路ｒ６へ供給される。
【００５７】例えばシステムクロックの分周波が基準となるインターバル周期（仮にＩとする）だとすると、基準インターバル周期指定回路ｒ１ａで指定したデータ（例えば１２８分周を指定するデータ）に基づき分周したクロックが基準インターバル周期となる。また、定周期設定値格納回路ｒ１ｂの指定できる設定範囲が仮に８ビットだとすると、実際の定周期で乱数更新を行う為の設定できるインターバル周期は、「１２８×システムクロック×１から１２８×システムクロック×２５６迄」のインターバル周期を設定することができる。また、定周期設定値格納回路ｒ１ｂで指定した設定値が仮に「５」だとすると、この設定値が同様にリロードタイミング生成回路ｒ２ｃにロードされ、当該回路にて「１２８×システムクロック×５」に達した場合再度インターバル周期の更新・継続を行う為のリロードタイミングを基準インターバル周期カウント回路ｒ２ｂへ供給することになる。
【００５８】ソフトウェア更新トリガ発生回路ｒ３は、ＣＰＵからの命令により所定の条件を組み合わせたデータ（アドレス、所定のデータをデコードして発生したデータ等）を当該回路へライトアクセスを行うことによってソフトウェアトリガ信号を発生する。
【００５９】動作開始指示回路ｒ４は、乱数更新の動作の停止、再始動、継続動作等の指定を行うものである。
【００６０】乱数更新トリガ選択情報保持回路ｒ５は、乱数値の更新において、更新周期設定回路ｒ２で発生された定周期で乱数更新を行う為のインターバル周期を使用する自動更新方式か、あるいはソフトウェア更新トリガ発生回路ｒ３で発生されたソフトウェアによるトリガ信号を使用する手動更新方式を使用するかのいずれかの方式の選択を行うものである。
【００６１】乱数更新トリガ選択回路ｒ６は、更新周期設定回路ｒ２で発生されたインターバル周期クロック、またはソフトウェア更新トリガ発生回路ｒ３で生成されたソフトウェアによるトリガ信号のいずれかの内一つを選択して更新制御回路ｒ７へ供給する。
【００６２】更新制御回路ｒ７は、乱数更新の動作の停止、再始動、継続動作等の制御を行う。
【００６３】乱数発生回路ｒ８は、所定の設定によりそれぞれ異なる乱数系列の発生を行う為のｎ次の生成多項式、又はｎビットカウンタが複数内蔵されている。
【００６４】ビットスクランブル設定回路ｒ９は、乱数発生回路ｒ８から出力される乱数データのビットの入れ換えや転置を行うものであり、ビットスクランブル要求回路ｒ９ａ、ビットスクランブルキー生成回路ｒ９ｂ、ビットスクランブル回路ｒ９ｃで構成される。ビットスクランブル要求回路ｒ９ａは、乱数更新トリガ選択回路ｒ６により選択された更新手段により更新されたタイミングにより乱数発生回路ｒ８から出力される乱数データに対しスクランブルをかける要求を指定する回路である。ビットスクランブルキー生成回路ｒ９ｂは、補助乱数発生手段ｒ１９から発生されるビットスクランブル用キー生成の為の補助乱数やビットスクランブル要求回路ｒ９ａからのデータ値を基に乱数データの配置・転置を行う為のビットスクランブルテーブルの選択を行う回路である。ビットスクランブル回路ｒ９ｃは、ビットスクランブルキー生成回路ｒ９ｂから指定されたキーデータにより選択されたビットスクランブルテーブルを基に乱数データのビットの配置・転置を行う回路である。なお、スクランブルをかけるか否かの選択はビットスクランブル要求回路ｒ９ａによりユーザが自由に設定できるが、ビットスクランブル用キーの変更は、乱数発生回路ｒ８より出力される乱数一巡終了信号Ｓ１により行われる。ビットスクランブル要求回路９ａより出力されるビットスクランブル要求信号Ｓ２があっても乱数一巡終了信号Ｓ１が無いと、ビットスクランブル用キーの変更は行われない。このことにより乱数一巡毎の確率が一定となる。
【００６５】乱数最大値格納回路ｒ１０は、ユーザが任意に設定した乱数周期の最大値を格納する為の回路である。例えば乱数発生範囲が１から４０９５まであるとした場合、ユーザにとって１から３６までの乱数のみ必要な場合、当該回路ｒ１０に最大値として３６を設定すれば１から３６までの乱数を得ることが可能である。
【００６６】乱数最大値比較回路ｒ１１は、ユーザが任意に設定した乱数周期の最大値と乱数発生回路ｒ８が発生した乱数値をビットスクランブル回路ｒ９ｃがビットスクランブルを行った出力値を比較し、出力値が最大値より大きい場合には乱数発生回路ｒ８に対し次の乱数発生を指示する。最大値以下の場合には乱数値保持回路ｒ１２へ格納する。
【００６７】乱数値保持回路ｒ１２は、ユーザが任意に設定した乱数周期の最大値以下の場合の時のスクランブルされた乱数データを保持するものである。すなわち最大周期に達するまでの乱数データを保持する回路である。
【００６８】乱数値要求回路ｒ１３は、ユーザが乱数データを読み出す為の要求を行うものであり、外部トリガ入力による要求やその要求があった場合の情報を割込信号として外部へ出力することも可能である。
【００６９】乱数値読出回路ｒ１４は、ユーザが乱数データを読み出す為の回路である。
【００７０】ＲＯＭ内プログラム管理エリアｒ１５は、乱数発生装置の動作指定、制御等を行う為にユーザが設定する動作環境設定の指定を行うエリアであり、乱数系列を発生する為の最初のスタート値である乱数初期値選択定数ｒ１５ａと、ある所定のＲＡＭアドレスに格納されたデータを発生する乱数系列の初期値として使用したい場合、そのデータを乱数初期値選択回路ｒ１７へ送出することを目的とするＲＡＭアドレス指定ｒ１５ｂとで構成される。なお、初期化プログラムで乱数初期値をＲＡＭ値と選択した場合ＲＡＭアドレス指定で示されたアドレスのＲＡＭ値を乱数初期値選択回路ｒ１７へ格納する。
【００７１】ソフトウェア操作ｒ１６は、乱数の更新処理や所定の初期値をロードする為の制御を行う為の操作を指しており、乱数発生装置自身が持つ値である固定値ｒ１６ａ、乱数発生装置に割り付けられた自身を認識する為の固有の番号であるＩＤ番号ｒ１６ｂ、ＲＡＭアドレス指定ｒ１５ｂで指定された値であるＲＡＭ値ｒ１６ｃ、ＲＡＭ内の全アドレスのデータを基に加算・減算・乗算・除算等の演算処理した値であるＲＡＭ演算値ｒ１６ｄ、プログラムの制御用のデータエリアであるＲＡＭｒ１６ｅ、で構成される。
【００７２】なお、ＩＤ番号ｒ１６ｂは、前述したＩＤ格納手段ｃ１１ａに格納されたチップのＩＤ番号と同様のものである。前述したチップのＩＤがチップ自身を個別に識別するものであって、乱数発生装置のＩＤ番号は、乱数の初期値をチップ個別に設定するものである。したがって、両者の違いは仕様的な相違のみであり、実際の両者のＩＤ番号は、異なっても良いしまた同一であっても何等問題では無い。したがって、段落番号００４５で示した（ａ）〜（ｉ）の情報データのいくつかを乱数初期値用のＩＤ番号とすることが可能である。乱数初期値選択回路ｒ１７は、乱数初期値として固定値ｒ１６ａ、ＩＤ番号ｒ１６ｂ、ＲＡＭ値ｒ１６ｃ、ＲＡＭ演算値ｒ１６ｄのいずれかの内１つを選択して乱数発生回路ｒ８へ初期値をロードする。
【００７３】乱数初期値格納回路ｒ１８は、乱数初期値選択回路ｒ１７により選択された初期値又は補助乱数発生手段ｒ１９にて発生された乱数を初期値として格納する為の回路である。 乱数初期値は乱数発生回路ｒ８の発生する乱数値が一巡する毎に補助乱数発生手段ｒ１９より乱数初期値格納回路ｒ１８により更新できる。
【００７４】補助乱数発生手段ｒ１９は、本乱数発生装置とは別の手段にて乱数を発生させたものである。
【００７５】次に図１３を参照しつつ乱数発生について説明する。図１３は補助乱数発生手段ｒ１９の概要を示すブロック図であり、
（１）は外部トリガ入力バスが無い場合（図２参照）、
（２）は外部トリガ入力バスがある場合（図３参照）
について示している。発生手段として
（ａ）ＣＰＵの命令制御による乱数発生、
（ｂ）熱雑音による乱数発生、
（ｃ）別クロックによる乱数発生、
（ｄ）チップ外部からのトリガ入力、
による乱数発生の４つの場合を含む。
【００７６】（ａ）ＣＰＵの命令制御による乱数発生は、ＣＰＵが行った命令（命令実行数カウント回路ｒ２１にて保持される）の情報等をカウントしたデータを乱数とするものである。
【００７７】（ｂ）熱雑音による乱数発生は、抵抗体やダイオード等から発生する熱雑音等のノイズ成分を乱数とするもので、これら熱雑音発生体を内蔵した熱雑音発生回路ｒ２２から発生するアナログのノイズ成分をＡ／Ｄ変換回路ｒ２３にてデジタルデータに変換したものを乱数とするものである。
【００７８】（ｃ）別クロックによる乱数発生は、本乱数発生装置で使用するクロックとは別のクロックで乱数を生成するものである。
【００７９】（ｄ）チップ外部からのトリガ入力による乱数発生は、ユーザが任意に設定したトリガ入力で乱数を生成するものである。トリガ入力バスから入力されたトリガ信号は、外部トリガ制御手段ｒ２５に供給され、当該手段ｒ２５は入力された各トリガ信号の選定やイネーブル・ディセーブル等の制御等を行う。
【００８０】これら上記（ａ）、（ｂ）、（ｃ）、（ｄ）の方法にて生成された乱数は乱数初期値としてビットスクランブルキー生成回路ｒ９ｂ、または乱数初期値格納回路ｒ１８へ供給されることとなる。供給の方法としては上記（ａ）、（ｂ）、（ｃ）、（ｄ）を適宜組み合わせたものとなる。
【００８１】上記（ｃ）において、カウンタ回路ｒ２４に供給するクロックとして、
（１）の外部トリガ入力バスが無い場合、各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源（ｓ３）がクロック生成手段ｃ９より供給され、
（２）の外部トリガ入力バスがある場合、ＥＸ端子とは別のクロックがＯＳＣ端子より供給される。供給するクロックとして所定のインターバル周期との同期を避ける為に、例えばＥＸ端子に供給される周波数（例えば１２ＭＨｚとする。）とは別の異なる周波数（例えば１１ＭＨｚとする。）を供給するようにしても良いことはいうまでもない。
【００８２】次に図１４を参照しつつビットスクランブルテーブルについて説明する。図１４は乱数発生装置のビットスクランブル設定回路ｒ９の具体的な説明図であり、ビットスクランブルテーブルとはビットの入れ換えのパターンを示すビットスクランブルテーブル（以下便宜上、「変換テーブル」、または「変換パターン」と略称する場合がある）であり、この変換テーブルにもとづいてビットの配置・転置位置が決定する。例えばデータ長を８ビットし元の配置が最下位ビットから順にＤ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５−Ｄ６−Ｄ７だとすると
（１）Ｄ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５−Ｄ６−Ｄ７
（２）Ｄ３−Ｄ０−Ｄ５−Ｄ１−Ｄ７−Ｄ２−Ｄ４−Ｄ６
（３）から（２５５）までの記載を省略。
（２５６）Ｄ７−Ｄ５−Ｄ２−Ｄ４−Ｄ１−Ｄ６−Ｄ０−Ｄ３
といった様に元の変換を行わないものを加味すると２５６通りの変換パターンが存在することになる。この様子を図式イメージ化したものが図１４（ａ）である。
【００８３】しかし、上記変換パターンをソフトウェアでは無くハードウェアにて実現しようとすると回路規模が大きくなりゲート数の増大を招いてしまう。
【００８４】そこでその変換テーブルの数を減少させることによって回路規模を小さくしゲート数の増大を招くこと無く２５６通りの変換パターンを確保することが可能にするのがビットスクランブル設定回路ｒ９の特徴であり、その原理を図式イメージ化したものが図１４（ｂ）である。以下にその原理の説明を行うが、便宜上同様にデータ長は８ビットとする。
【００８５】ビットスクランブルキー発生回路ｒ９ｂのＫＥＹ＿Ａ（４ビット）によって最初に１６通りの変換テーブルを発生する。すなわちこの最初の１６通りの変換パターンがそれぞれ個別に元のパターンとなる。（仮にＯ１〜Ｏ１６とする）
【００８６】次に上記１６通りの元のパターンに対しＫＥＹ＿Ｂ（２ビット）にてそれぞれ個別に更にパターンの変換を行う。すなわち
（Ｏ１×４通り）から（Ｏ１６×４通り）迄の加算値となるので合計実質上６４通りの変換パターンを実現したことになる。したがって、上記同様６４通りの変換パターンがそれぞれ個別に元のパターンとなる。（仮にＯＨ１〜ＯＨ４とする）
【００８７】次に上記同様に６４通りのパターンに対しＫＥＹ＿Ｃ（２ビット）にてそれぞれ個別に更にパターンの変換を行う。すなわち（ＯＨ１×４通り）から（ＯＨ４×４通り）迄の加算値となるので最終的に合計した結果、実質上の変換パターンは２５６通り実現したことになる。
【００８８】したがって本来２５６通りの変換テーブルが必要だったものが、上記の方法により２４通りの変換テーブルを用意するだけで、実質上２５６通りの変換パターンを実現させたことになり回路規模が小さくなる。
【００８９】また、上記方法の変換パターンのロジック回路はシフトレジスタを用いること無くゲート回路のみで設計できる為、次の変換パターンを交換する処理スピードは遊技機の動作するシステムクロックの１周期分も要しない。
【００９０】図１５は更新周期設定データ保持回路ｒ１と更新周期設定回路ｒ２の内部構成を示すブロック図である。
【００９１】次に乱数発生装置の動作について図１６に図示された概要フローに従い順に説明する。図１６は乱数発生装置が所望の動作を行う為の環境設定の設定を行う初期化ルーチン処理を示すフローチャートである。遊技機全体を初期化するシステムリセットが入力されると最初に使用する乱数初期値として
（１）乱数発生装置の固定値、
（２）乱数発生装置のＩＤ番号、
（３）ＲＡＭ値、
（４）ＲＡＭ演算値、
の内、何を使用するかの選定及びその他乱数発生装置の内部回路等の初期化処理の環境設定終了後、ユーザが使用できるユーザモードに遷移しユーザリセット待ちの状態となる。なお、ユーザリセットでは上記処理の初期化は行なわれない。
【００９２】次に図１７の概要フローを参照しつつ説明する。図１７は乱数発生装置が図１６による初期化処理終了後ユーザが自由に乱数を読み出す為の動作設定処理を示すフローチャートである。ユーザが接続した各周辺装置の初期化及びユーザが作成した遊技制御プログラムの先頭番地に戻る為のユーザリセットが入力されると、インターバル動作の為の定周期が起動される。定周期による更新又は手動更新（ソフトウェアによる更新）の内いずれを使用するかの更新トリガ条件の設定が行われ、手動更新が設定された場合ソフトウェア更新トリガによる乱数更新を行うことになる。次に遊技機のスタートセンサ入力等の乱数読み込みタイミングかの判断が行われソフトウェアによる取込みトリガを使用する場合乱数値要求回路をアクセスすることで乱数値保持回路に保持された乱数値が取り込まれ乱数値読出回路へロードされる。後は読み出した乱数を基にユーザが抽選処理等のアプリケーション操作を行うことになる。
【００９３】次に図１８の概要フローを参照しつつ説明する。図１８は乱数発生装置の乱数更新及び乱数読出処理のフローチャートの一例を示したもので、（ａ）は自動更新（定周期）及び手動更新（ソフトウェア）による乱数更新処理、（ｂ）は外部トリガ及びソフトウェアによる取込みトリガによる乱数読出処理を示したフローである。
【００９４】乱数の更新が行われるとビットスクランブルキーデータの示すビットスクランブルテーブルにより乱数値のビットスクランブル処理を行い、乱数値が最大値以内の場合乱数値を乱数値保持回路へ格納し、最大値を超えた場合乱数値の再更新を行う。次に乱数の発生が一巡したか否かの判断が行われ、一巡した場合にビットスクランブルの変更要求は有るか否かの判断が行われ、要求があった場合ビットスクランブルキーデータの更新処理を行う。
【００９５】なお、乱数値の取込とは発生した乱数を乱数保持回路ｒ１２からユーザがアクセス可能な乱数値読出回路ｒ１４に対して送るか否かの処理のことを指す。定周期による乱数更新トリガを使用した場合乱数値の取込は自動的に行われる。この乱数値の取込処理を行うか否かの選定を行うことでユーザが
（１）更新周期設定回路によって自動的に連続して発生された乱数値を使用するか
（２）任意の時点で更新して読み出した乱数値を使用するかの遊技性の趣向を選定することができる。
【００９６】したがって、ユーザが実際に乱数の取得を行うには乱数値要求回路ｒ１３にアクセスすることでその時点の本乱数発生装置で発生されている乱数値を取得することができる。
【００９７】また、ユーザリセットの入力毎に上記動作指定条件の設定をユーザが自由に変更できるが、
（１）最大値設定、
（２）更新トリガ条件設定、
は１度設定を行うと変更することはできない。
【００９８】次に図３について説明する。図３は、実施形態を示す図２の構成とほぼ同じであるが、図２では、乱数発生装置ｃ８に対してクロック生成手段ｃ９から専用の信号（ｓ３）が入力されているのに対し、図３の構成では、乱数発生装置ｃ８に対しチップ外部からトリガ信号を取り入れる為の入トリガ入力バスと、ＥＸ端子とは別に異なるクロックを供給する為のＯＳＣ端子を有しており、乱数更新トリガ、乱数要求トリガ、補助乱数要求トリガ等を外部から取り入れることを可能とするものである。
【００９９】次に図１２について説明する。図１２は、図１１の構成とほぼ同じであるが、図１２の構成では、更に外部出力制御手段ｒ２０を設け、乱数値保持回路ｒ１２から出力される乱数データをソフトウェア操作によるスイッチにより外部入出力手段ｃ１４へ送出する実施形態を示した乱数発生の回路構成を示すブロック図である。ソフトウェア操作によるスイッチとは、ユーザではアクセスや操作ができないものであり、例えば所定のアルゴリズムによりコマンドや制御シーケンスを暗号化処理を施した信号が外部入出力手段ｃ１４へ入力され、その信号をＣＰＵが認識した際に起動するものである。このスイッチが起動されると、乱数値保持回路ｒ１２の乱数データがリアルタイムで入賞状態やチップの遊技状態に関わらず、外部入出力手段ｃ１４へ送出されることになる。すなわち、発生した全ての乱数データが出力されることになり、第三者機関での出現乱数の一様性の検査が可能となる。
【０１００】なお、乱数値は通常、乱数が必要なタイミングで適時に読み出されるため、乱数更新内容や乱数列は外部バス上には出力されない。しかし全ての乱数値をデータバス上に出力させて検査を行う必要が生じた場合は、ソフトウェア更新トリガ使用時に毎回、乱数値読出回路１４の乱数データをＣＰＵが読み出せば全ての乱数値がデータバスへ出力させることが可能となる。図１９にその入賞状態に関わらない乱数発生装置の乱数読出処理及び乱数出力処理のフローチャートを示している。
【０１０１】また、乱数最大値比較回路ｒ１１から出力される乱数は、データバス上に直結されていない為、上記やソフトウェア乱数のように更新の度に乱数データがデータバス上に乗ることは無い。すなわち、ＣＰＵのリード命令やリードサイクルに関わらず、乱数発生装置内のバス上で自動的に更新制御が行われる。したがって、この乱数の更新タイミングと乱数列の並び（乱数列を生成する数式）は、不正者に予測することはできない。
【０１０２】＜外部入出力手段の説明＞ 次に図２、図３に示す外部入出力手段ｃ１４について説明する。外部入出力手段ｃ１４は、外部装置と本チップとを接続し、本チップの真贋を検査する為のものである。ｎレベルの認証通信方式を可能にし、各レベルの認証通信が確立後、照合通信方式に遷移し、チップ内部の情報を外部へ出力したり、チップの遊技状態に関わらず、認証、照合、検査の制御を行う。また、認証通信中にやりとりされる認証データ、及び照合通信中のデータは全て暗号化処理が施されており、乱数を基数にした暗号通信を行い、通信で使用されるデータ、暗号や復号に用いられる認証キー等は、毎回通信を行うごとに異なることで、不正者への解読を困難にする。また、試験通信機能がある。外部入出力手段ｃ１４は、ＳＣ端子及びＢＲＣ端子を監視しており、ＢＲＣ端子へクロック等の信号が供給されると外部装置との認証待ち状態となり、ＳＣ端子から所定の信号を受け取ると、その受け取った信号に対する認証制御を行う。
【０１０３】次に、図２０、図２１、図２２、図２３、図２４、及び図２５を参照しつつ、遊技機制御用チップと、外部装置との通信の内容及び方法の関係について説明する。
【０１０４】図２０は、認証方式／照合方式に関わる概念フローチャートである。ここで、外部装置の中で検査装置、照合装置と呼ばれる装置は、第三者機関がチップの検査、真贋チェック等を行う目的で、遊技機制御用チップのＳＣ端子及びＢＲＣ端子（図２、図３に示す外部入出力手段ｃ１４の端子）を介して接続し、通信を実行する装置をいう。外部装置による認証又は照合処理は、通信開始の初期化要求から始まり、認証方式／照合方式の要求をした上で、それぞれのレベルの認証又は照合の通信を開始する。チップが外部装置より通信開始の初期化要求のコマンドを受け取ると、チップは初期化（イニシャル通信）を行い、認証通信に備え、認証方式／照合方式の要求を行い、その要求待ち状態となる。外部装置より認証方式／照合方式の要求を受けると、チップは認証方式を識別し、要求に応じた認証シーケンスで通信を開始する。レベル１、レベル２、・・・、レベルｎとレベルが高くなるごとに、より深いレベルの認証又は照合がなされる。低いレベルの認証又は照合では、その内容に制限が加わることとなる。それぞれのレベルの認証又は照合の通信を開始した後、そのレベルの認証又は照合を実施するか否かを判定する。各レベルにおける認証／照合判定がＮＧだった場合は、外部装置に対し初期化要求を行うが、ＯＫの場合は各認証レベル／照合レベル用に用意された照合通信に遷移することとなる。
【０１０５】図２１は、外部装置との通信の概要シーケンスを示したものである。ＴＤＴＹ検査に始まり、ＢＲＣ端子へ入力するクロックの検査、ＢＲＣ端子へ入力されたクロックの検出を経て、外部装置との通信が開始される。外部装置とチップとの間で通信が開始されると、まず、イニシャル通信を実行する。そして、イニシャル通信を終えてから認証通信又は試験通信を実行する。認証通信においては、各それぞれのレベルにおける認証通信を終えると、照合通信を実行することとなる。
【０１０６】以下、通信の概要シーケンスの内容について詳細に説明する。
【０１０７】＜ＴＤＴＹ検査の説明＞ 最初にシステムリセット解除後、セキュリティモードにおけるＣＰＵのオペコードフェッチをトリガとした自己端子折り返し検査をＳＣ端子にて行う（以下「ＴＤＴＹ検査」と称する）。
＜ＢＲＣ端子へ入力するクロックの検査＞ 次にＴＤＴＹ検査がＯＫとなると、ＢＲＣ端子より入力される通信用クロックの入力条件を監視しその検査を行う。
【０１０８】＜ＢＲＣ端子へ入力されたクロックの検出の説明＞ 次にＢＲＣ端子へ入力されたクロックを検出し、入力条件が満たされた場合のみクロック入力を許可する。入力されたクロックは図示しない保護回路を経て、イニシャル通信の待ち受け状態となる。
【０１０９】＜イニシャル通信の説明＞ 次に外部装置よりイニシャル通信の要求を受信すると、初期化、及びクロックの同期を行う。またどの認証レベルで認証を実施するかの判定を行い、判定後認証通信へと遷移する。また、同様に試験通信の要求を受信すると、データ折り返し試験を行う為の試験通信へと遷移する。
イニシャル通信の内容として
（１）通信要求
外部装置から送られる通信要求情報にしたがって、チップはイニシャル後の通信の内容を決定する。
（２）認証通信要求：認証レベル１〜ｎの要求
（３）試験通信要求：
（４）外部入出力手段ｃ１４へのリセット要求：再度イニシャル通信待ち受け状態に初期化する。認証通信中、照合通信中であってもこのブロックリセット要求を受信した場合は直ちに外部入出力手段ｃ１４の特定された機能ブロックの初期化を行い、イニシャル通信待ち受けとなる。イニシャル通信が正常に終了すると、チップは認証通信待ち受け状態へと遷移する。
【０１１０】＜認証通信の説明＞ ｎレベルの認証レベルによりチップの真偽を検査する。認証後、照合通信へと遷移する。例えばレベル認証の例として
（１）レベル１認証（ｎ１とする）は、外部装置との真贋判定は、セキュリティレベル１において１回のみ実施する。
（２）レベル２認証（ｎ２とする）は、外部装置との真贋判定は、セキュリティレベル２においてｍ回実施する。（ｍ≧１、但しｎ２≧ｎ１）
（３）レベル３認証（ｎ３とする）は、外部装置との真贋判定は、セキュリティレベル３においてｍ回実施する。（ｍ≧２、但しｎ３≧ｎ２）
（４）レベル４認証（ｎ４とする）は、外部装置との真贋判定は、セキュリティレベル４においてｍ回実施する。（ｍ≧２、但しｎ４≧ｎ３）
（５）レベル５認証（ｎ５とする）は、外部装置との真贋判定は、セキュリティレベル５においてｍ回実施する。（ｍ≧２、但しｎ５≧ｎ４）
（６）レベルｎ認証（ｎｎとする）は、外部装置との真贋判定は、セキュリティレベルｎにおいてｍ回実施する。（ｍ≧２、但しｎｎ≧ｎ５）
のようにすることができる。なお、数字が大きくなるほど、セキュリティ強度が大きくなる。また、それぞれのセキュリティレベルにおいて、異なる認証コードを使用するものとする。また、実施回数においても、それぞれの認証レベルにおいて、目的・用途に応じて適宜加減する。なお、認証レベルが低い場合は解析の糸口を与えないよう実施回数が少ない方が好ましいと考えられる。
【０１１１】認証通信は、外部装置とチップ間の相互認証であるため、お互いに相手の真贋に対して判定結果を所有している。認証判定がＮＧ時は照合通信に遷移しないが、ＯＫであった場合は外部装置が認証ＯＫとなったことをチップ側に通知する。また、チップ側の認証判定がＯＫであれば照合通信にそのまま遷移することが可能となる。
なお、認証レベルによって任意の有効データバイト数を与え、外部通信用乱数発生手段ｃ１４ｃより得た乱数値の位置情報にしたがい、送信データの並べ替えを行ってから外部装置側へ送出するものとする。
【０１１２】＜照合通信の説明＞ 認証通信を経て、認証判定がＯＫとなった場合は照合通信に遷移する。各認証レベルに応じて各種コマンドを外部装置より受信し、コマンドに対応したチップ内の情報を返送することが可能となる。
【０１１３】図２２は、外部入出力手段（図２、図３に示すｃ１４）の詳細な構成例を示すブロック図である。本チップは、前述したように、ＢＲＣ端子へクロック等の信号が供給されている場合外部装置との認証待ち状態となり、ＳＣ端子から所定の信号を受け取ると、その受け取った信号に対する認証制御を行うが、その際の重要な役割を果たすのが外部入出力手段ｃ１４である。
【０１１４】外部入出力手段ｃ１４は、送信部ｃ１４ａ、受信部ｃ１４ｂ、外部通信用乱数発生手段ｃ１４ｃ、チップ内部データ用暗号手段ｃ１４ｄ、チップ内部データ用復号手段ｃ１４ｅ、データ制御手段ｃ１４ｆ、通信制御手段ｃ１４ｇからなる。そして、外部入出力手段ｃ１４は、通信に必要な情報を制御したり、チップ内部データの暗号／復号等のハードウェア演算処理、通信ステータス管理、認証コマンド解析・実行等を行う。
【０１１５】これらの手段のうち、ＣＰＵにつながるＢＵＳ１（システムバス）につながるのは、データ制御手段ｃ１４ｆ及び通信制御手段ｃ１４ｇである。ＢＵＳ２は、システムバスとは独立した外部入出力手段ｃ１４内の固有のハードウェアバスであって、送信部ｃ１４ａ、受信部ｃ１４ｂ、外部通信用乱数発生手段ｃ１４ｃ、チップ内部データ用暗号手段ｃ１４ｄ、チップ内部データ用復号手段ｃ１４ｅ、データ制御手段ｃ１４ｆ、通信制御手段ｃ１４ｇのすべてがこのＢＵＳ２につながっている。
【０１１６】＜送信部の説明＞ 外部入出力手段ｃ１４の送信部ｃ１４ａの内部を更に詳しく見ると、
（１）Ｐ／Ｓ（パラレル／シリアル）変換手段、
（２）送信タイミング制御手段、
（３）スクランブル手段、
（４）外部通信用暗号手段、
（５）多重化手段、
（６）フレーム制御手段、
（７）ＴＤＴＹ検査手段、
で構成される。送信部は、外部装置へデータを送信するブロックである。
【０１１７】＜Ｐ／Ｓ変換手段の説明＞ Ｐ／Ｓ変換手段は、データ制御手段ｃ１４ｆからＢＵＳ２を介して送られてきたパラレルデータ信号をシリアルデータ信号に変換する。
【０１１８】＜送信タイミング制御手段の説明＞ 送信タイミング制御手段は、送信の開始要求を受けて、Ｐ／Ｓ変換手段にてチップ内部の暗号化されたデータをパラレルデータからシリアルデータに変換するまでのタイミングの制御、及びフレーム制御のタイミングを制御する。
【０１１９】＜スクランブル手段の説明＞ スクランブル手段は、Ｐ／Ｓ変換手段にてシリアルデータに変換されたチップ内部の暗号化されたデータに対しスクランブル処理を施すものである。後述するスクランブル解除手段とあいまって、暗号通信の秘匿性を高める役割を果たす。
【０１２０】＜外部通信用暗号手段の説明＞ 外部通信用暗号手段は、送信する前のチップ内部のデータに対し所定のアルゴリズムによる暗号を施すものである。
【０１２１】＜多重化手段の説明＞ 多重化手段は、先頭コードの異なる個々のフレーム長に対し、多重化処理を行うものである。
【０１２２】＜フレーム制御手段の説明＞ フレーム制御手段は、何種類かの先頭コードの異なるフレームを制御するものである。
【０１２３】＜ＴＤＴＹ検査手段の説明＞ ＴＤＴＹ検査はＳＣ端子より所定のパターン（例えば”１０１０”等）を送出し、折り返されたパターンを監視することによって、ＳＣ端子破壊による検査を行うものである。ＴＤＴＹ検査は外部システムリセット解除後（セキュリティモード）にＣＰＵより出力されるオペコードフェッチサイクルをトリガとして行われる。ＴＤＴＹ検査が正常に終了した場合は所定のパターン（例えば”１０１０”等）は一回だけの送出で終了するが、折り返されたデータがＮＧであった場合は、ｎ回（例えば最大５回）のリトライが行われる。ｎ回の検査を行ってもＮＧであった場合はＴＤＴＹＯ信号を発生しＣＰＵがリセットされる。ＴＤＴＹ検査終了後はＢＲＣクロック端子の入力を開放し、外部装置から通信用クロック入力を許可する。なお、検査結果はＮＧであっても通信用クロックの入力は許可するものとする。
【０１２４】前述のＰ／Ｓ変換手段によりシリアル変換された信号は、スクランブルをかけられたのち、外部通信用暗号手段により暗号化されて、多重化手段により多重化されてＳＣ端子から出力されるが、その際に、フレーム制御手段により、フレーム化がされることとなる。
【０１２５】＜受信部の説明＞ 外部入出力手段ｃ１４の受信部ｃ１４ｂの内部を更に詳しく見ると、
（１）パルス検出手段、
（２）通信クロック生成手段、
（３）クロック断検出手段、
（４）ハードウェアリセット手段、
（５）外部通信用復号手段、
（６）受信タイミング制御手段、
（７）スクランブル解除手段、
（８）Ｓ／Ｐ変換手段、
（９）フレーム検出手段、
（１０）通信エラー検出手段、
で構成される。受信部は、外部装置からのデータを受信するブロックである。
【０１２６】＜パルス検出手段の説明＞ パルス検出手段は、ＳＣ端子から入力された信号のスタートビット、ストップビット、先頭コード等のパルスの検出を行うものである。
【０１２７】＜通信クロック生成手段の説明＞ 通信クロックはＢＲＣ端子より入力されたクロックの分周を行い、通信を行う上でのクロックを生成する。リセット後は、通信開始時のイニシャルパルスにより、受信データとの同期処理を行う。位相合わせのパルスはＢＲＣクロックに同期する。
【０１２８】＜クロック断検出手段の説明＞ クロック断検出手段は、外部装置から供給される通信クロックが供給されているか否かの検出を行う。外部装置との通信は、外部装置よりＢＲＣ端子へのクロック供給が行われることで動作を開始する為、外部装置が接続されない限りＢＲＣ端子はレベル固定（例えば”Ｈ”レベル固定）であり、クロック断と認識されディセーブル状態となっている。外部装置が接続された場合はＢＲＣ端子より通信クロックが供給され、ある検出条件を満たした時点でクロック断と認識されたディセーブル状態を解除し、通信可能な状態とする。
【０１２９】＜ハードウェアリセット手段の説明＞ ハードウェアリセット手段は、ユーザモードに影響を与えないように、通信エラーからのリカバリ復帰等の初期化処理を行う際に、外部入出力手段ｃ１４の各ブロックをリセットするものである。なお、外部入出力手段ｃ１４の送信部のＰ／Ｓ変換手段、送信タイミング制御手段、スクランブル手段、外部通信用暗号手段、多重化手段、フレーム制御手段、ＴＤＴＹ検査手段、受信部のパルス検出手段、通信クロック生成手段、クロック断手段、外部通信用復号手段、受信タイミング制御手段、スクランブル解除手段、Ｓ／Ｐ変換手段、フレーム検出手段、通信エラー検出手段、及び通信制御手段の各ブロックがリセットされ、外部通信用乱数発生手段、チップ内部データ用暗号手段、チップ内部データ用復号手段、データ制御手段の各ブロックはリセットされない。
【０１３０】＜外部通信用復号手段の説明＞ 外部通信用復号手段は、外部装置から送られてきた所定のアルゴリズムにて暗号化されたデータの復号処理を施すものである。
【０１３１】＜受信タイミング制御手段の説明＞ 受信タイミング制御手段は、受信の開始要求を受けて、Ｓ／Ｐ変換手段にて外部装置から送られた復号化したデータをシリアルデータからパラレルデータに変換するまでのタイミングの制御を、フレーム検出手段からの信号を基に制御を行うものである。
【０１３２】＜スクランブル解除手段の説明＞ スクランブル解除手段は、外部装置から送られた復号化したデータを更に予めスクランブル処理を施されたデータに対しスクランブル解除処理を施すものである。
【０１３３】＜Ｓ／Ｐ変換手段の説明＞ Ｓ／Ｐ変換手段は、シリアルデータをパラレルデータに変換する。
【０１３４】＜フレーム検出手段の説明＞ フレーム検出手段は、各通信によってフレーム長が異なるものを検出する。このフレーム長によって通信内容（認証レベル）が決定される。
【０１３５】＜通信エラー検出手段の説明＞ 通信エラー検出手段は、認証検査を行う際の正確なデータの受け渡しを行なう為の通信上の誤りを検出し、誤動作による内部情報の漏洩とならないよう以下の通信エラーの検出を行う。
【０１３６】＜通信エラー内容の説明＞ 通信エラーは、具体的には、次に掲げる４つのエラーがある。
（１）クロックエラー：これはＢＲＣクロックが断状態時に発生するエラーである。エラーが発生している間は、外部入出力手段はすべてディセーブル状態となる。
（２）通信フォーマットエラー：通信フォーマット上におけるエラーである。
（３）照合通信時のコマンドエラー：照合通信に遷移すると、外部装置からコマンドが送信されるようになる。あらかじめ決められたコマンド以外のコードを受信した場合は全てコマンドエラーとしての処理を行う。コマンドエラーが発生した場合時の処理としては、外部装置に送信する。
（４）ユーザモード中の照合通信エラー：ユーザモード中に照合通信が行われた場合は、ＣＰＵへのリセットは禁止のため、ユーザモード中の照合通信においては、外部装置からコマンドを受信した場合、ユーザモード中であることを知らせるコマンドを外部装置に送信し、ＣＰＵへのリセットが不可能なことを通知し、外部入出力手段ｃ１４のハードウェアによる通信を行うことを知らせる。但し、受信したデータが通信エラーを起こしている場合は、通信に異常があることを通知する。
【０１３７】前述の外部装置からＢＲＣ端子に入力された信号は、パルス検出手段、通信クロック生成手段、クロック断検出手段に送られる。クロック断検出手段により、クロック断が検出されると、ハードウェアリセット手段へ送られて、外部入出力手段ｃ１４の送信部・受信部・通信制御手段の各ブロックへリセット信号が送られる等の処理が行われる。ＢＲＣ信号に基づいて、通信クロック生成手段がクロック信号を生成し、それに基づいて外部通信用復号手段がＳＣ端子からの信号を復号する。復号された信号は、スクランブル解除手段によりスクランブルが解除されて、Ｓ／Ｐ変換手段に送られる。Ｓ／Ｐ変換手段は、受信タイミング制御手段及びフレーム検出手段との連携によりパラレル信号をつくり、ＢＵＳ２からデータ制御手段ｃ１４ｆを介して、チップ側に伝達される。これらの伝達途上において通信エラー検出手段は、フレーム検出及びＳ／Ｐ変換手段からの信号を監視し通信エラーを検出する。
【０１３８】＜外部通信用乱数発生手段の説明＞ 外部通信用乱数発生手段ｃ１４ｃは、外部装置との通信の為に設けられた乱数発生手段であって、乱数発生装置ｃ８とは独立して機能する。なお、乱数発生方式としては乱数発生装置ｃ８と同様である。
【０１３９】＜チップ内部データ用暗号手段の説明＞ チップ内部データ用暗号手段ｃ１４ｄは、外部装置へチップ内部のデータを送信する前に予め所定のアルゴリズムにて暗号を施すものである。なお、外部通信用暗号手段とは独立して機能するものである。
【０１４０】＜チップ内部データ用復号手段の説明＞ チップ内部データ用復号手段は、予め所定のアルゴリズムにて暗号化されたチップ内部のデータに対し復号を施すものである。なお、外部通信用復号手段とは独立して機能するものである。
【０１４１】＜データ制御手段の説明＞ データ制御手段ｃ１４ｆは、ＢＵＳ１を介して送られてきたチップ内部のデータである
（１）秘密情報データ、
（２）ＩＤデータ、
（３）ＲＯＭデータ、
（４）デバイス情報データ、
（５）アクセス情報データ、
（６）Ｓ４を介して送られてきたチップ内部のデータである乱数データ、
（７）Ｓ５を介して送られてきたチップ内部のデータであるスチール情報データ（スチールとはデータの取り込みを指す。以下同様）、
を外部装置へ送出する為のデータ制御、外部装置からのコマンド等のデータをＢＵＳ１上に送出する為のデータ制御を行う。
また、上記これらのデータを一旦記憶するバッファを兼ね備えており、具体的には受信部ｃ１４ｂを介して入力された外部装置データを格納するレジスタ、乱数発生装置ｃ８からの信号ｓ４により受け取った乱数データを格納するレジスタ、スチール情報格納手段ｃ１５からの信号ｓ５により受け取ったスチール情報データを格納するレジスタ、チップの他の部分から取得した秘密情報データ、ＩＤデータ、ＲＯＭデータ、デバイス情報データ、アクセス情報データ等をそれぞれ格納するレジスタを有している。
なお、ＲＯＭデータとは、ユーザ用ＲＯＭやブート用ＲＯＭに格納されてあるデータを指し、デバイス情報データとは、量産用チップ／開発用チップのチップ種別、ＣＰＵの種類や型式番号、内蔵された各デバイスの種類や型式番号を指し、アクセス情報データとは、内蔵された各デバイスがアクセスを行った時の状況の履歴データを示すものである。
【０１４２】＜通信制御手段の説明＞ 通信制御手段ｃ１４ｇは、チップと外部装置との間で相互認証を行う為の各種制御を行う。図２３は、通信制御手段ｃ１４ｇのブロック図を示すものであり、認証待ち制御手段と、シーケンス制御手段と、認証レベル制御手段と、認証判定手段と、認証コマンド制御手段と通信ステータス制御手段とで構成される。
【０１４３】＜認証待ち制御手段の説明＞ 認証待ち制御手段は、外部装置からの通信要求を受けて最初の通信処理を行い、外部装置から次の処理要求を受けるまでのチップ自身のスタンバイ状態を制御するものである。
【０１４４】＜シーケンス制御手段の説明＞ シーケンス制御手段は、それぞれ異なる認証レベルでのシーケンスの制御を行うものである。
【０１４５】＜認証レベル制御手段の説明＞ 認証レベル制御手段は、それぞれ異なる認証レベルでのコマンド制御を行うものである。
【０１４６】＜認証判定手段の説明＞ 認証判定手段は、それぞれ異なる認証レベルのコマンドの判定や許可を行うものである。
【０１４７】＜認証コマンド制御手段の説明＞ 認証コマンド制御手段は、チップ内部の各種データを読み出す為の制御を行うものである。
【０１４８】＜通信ステータス制御手段の説明＞ 通信ステータス制御手段は、通信中に発生した各通信ステータスのデータの格納や制御を行う。ステータスとして考えられるのは、受信フレーム中のパリティビット検査を行い、受信したデータのパリティ結果と異なった場合発生する通信フォーマットエラー等の通信エラーステータスや、ブート処理による自己診断情報のステータスや、各認証コマンドの制御ステータス等がある。
【０１４９】データ制御手段ｃ１４ｆが制御する秘密情報データ、ＩＤデータ、ＲＯＭデータ、デバイス情報データ、アクセス情報データ、乱数データ、スチール情報データのチップ内部データは、通信ステータス制御手段、認証コマンド制御手段、認証判定手段、認証レベル制御手段、シーケンス制御手段、認証待ち制御手段の連携に従い、それぞれ必要に応じて、また、各認証レベルのそれぞれの認証手続に従い、順次チップ内部データが外部装置へ送られていくこととなる。
【０１５０】＜スチール情報格納手段の説明＞ 次に図２、図３に示すスチール情報格納手段ｃ１５について説明する。スチール情報格納手段ｃ１５は、プログラム管理エリアにてユーザが指定したエリアに格納されたデータの情報を、ＣＰＵがその指定したエリアにアクセスすることで、リアルタイムにその時のアクセスしたデータの情報が格納されるものである。また、内蔵された各デバイスにＣＰＵがアクセスを行った際に、その時の状況が同様に格納されるものである。
【０１５１】次に図２４、図２５について説明する。図２４は、ユーザが指定したエリアの情報をスチール情報格納手段に格納する迄のフローチャートである。また、図２５は、チップ内部の情報データを外部装置へ送出する為のフローチャートであり、外部装置からチップ内部の情報データの送信要求がされて、チップがチップ内部情報データを送信する処理を示すフローチャートを外部装置側及びチップ側の動作を対照させて示している。なお、本フローチャートでは、通信処理中に発生する各種エラー処理については、説明を省略してあるが、さまざまな段階で生じ得るエラーに関しては、適切な段階にまで戻るなどのエラー処理が行われる。
【０１５２】まず、前提として、チップ側のＣＰＵの動作のうち、セキュリティモードの開始処理に始まり、ユーザモードに遷移してからのスチールデータ格納処理について図２４を参照しつつ説明する。図１の量産チップの説明において前述したように、チップのブート時には、セキュリティモードから始まり、所定のブート処理が完了してセキュリティチェックがＯＫになるとユーザモードに遷移する。セキュリティモードにおける一連のブート処理のうちの一つとして、「プログラム管理エリアにてユーザが指定したアドレス（エリア）を読み込むステップ」と、「プログラム管理エリアにてユーザが指定したアドレス（エリア）をブート処理の環境設定値として設定するステップ」とが実行される。ここで、「プログラム管理管理エリアにてユーザが指定したアドレス（エリア）」とは、図５（ａ）に示すプログラム管理エリアの「１ＦＡ０ｈ」から始まり「１ＦＢＦｈ」までのエリアに書き込まれたものを指す。このアドレス（エリア）を読み込んだ上で、ブート処理の環境設定値として設定する。そして、ユーザモードに遷移したのち、ＣＰＵが当該アドレス（エリア）にアクセスをしたか否かを判断する。ＣＰＵが当該アドレス（エリア）にアクセスした時には、その時のデータバス上のデータをスチールし、スチールしたデータをスチール情報格納手段ｃ１５に格納する。これらの処理は、ＣＰＵ、記憶手段ｃ１１、記憶監視手段ｃ１２、スチール情報格納手段ｃ１５の連携によりなされる。
【０１５３】次に、図２５の右側に記載した外部装置側のフローチャートを説明する。図２５の右側に記載した外部装置側のフローチャートは、主に、チップ内部情報データの送信要求に始まり、その受信処理までの処理を示すものである。外部装置がチップ内部情報データの要求送信を行う場合には、チップへの送信要求処理を行い、チップからの応答がある場合に、レベル認証手続を行い、それをクリアすると、チップ内部情報データの送信要求処理を実行し、その受信処理、受信したデータを外部装置の記憶手段に格納する処理を行い、受信が終了すると、その他の処理を実行して戻る。チップからの応答が無い場合やレベル認証をクリアしない場合は、スタート時点に戻る。また、チップ内部情報データの受信処理が終了しない場合は、再度送信要求処理を実行することとなる。なお、何回かの再度送信要求を行い、チップ内部情報データの受信処理が終了しない場合は、図示しないエラー処理に従うこととなる。
【０１５４】図２５の左側に記載したチップ側のフローチャートは、外部装置との通信に関するチップ側のフローチャートである。外部装置から照合通信の要求ありと判断すると、外部装置との通信開始処理を実行する。レベル認証をクリアできるとその旨を外部装置へ通知する。そして、照合通信の受信待ちをする。そして、チップ内部情報データの取り出し要求があると、チップ内部情報データの取り出し処理を実行し、そのデータを外部装置へ送信する。その後、照合通信の受信待ちに戻る。
【０１５５】各機関へ提供する認証レベルの割り当ての例として
（１）レベル１：ユーザＡ
（２）レベル２：ユーザＢ
（３）レベル３：第三者機関Ａ（下位）
（４）レベル４：第三者機関Ｂ（中位）
（５）レベル５：第三者機関Ｃ（上位）
………
（６）レベルｎ：最上位機関
のように考えられる。
【０１５６】また、認証検査／照合検査の内容の例として、
（１）レベル１（ユーザＡ）：１種類のＩＤ番号＋ユーザ指定エリア情報
（２）レベル２（ユーザＢ）：レベル１＋１種類のＩＤ番号＋ユーザプログラム
（３）レベル３（第三者機関Ａ）： レベル２＋数種類のＩＤ番号＋乱数データ
（４）レベル４（第三者機関Ｂ）： レベル３＋全種類のＩＤ番号＋デバイス情報データ
（５）レベル５（第三者機関Ｃ）： レベル４＋アクセス情報データ
………
（６）レベルｎ （最上位機関）：チップ内部データ全て
のように考えられる。なお、各レベルによる真贋判定の実施の回数については段落番号０１１０で説明したものに対応している。
【０１５７】上述の例はあくまでも一例であり、各機関へ提供する認証レベルの割り当てや具体的に検査／照合する内容は色々な組み合わせが考えられる。
【０１５８】また、チップの真贋検査において、認証レベルの低いレベル１及びレベル２については、特に検査装置や照合装置に限らず、ホールコンピュータにこれらの認証レベルに対応した真贋検査の機能を持たせても良いことは言うまでもない。
【０１５９】
【発明の効果】本発明では、チップの外部端子自身が自ら出力した信号や、外部端子へ入力された信号をチェックする機能を持ったバス／信号線制御手段を内蔵することで、悪意に出力同士を短絡（ショート）したり、然るべく外部端子に想定できない信号が入力されるような不正に対しても、これらの不正を事前に検出することができる。
【図面の簡単な説明】
【図１】チップの動作モード遷移図である。
【図２】チップ全体の機能ブロック図である。
【図３】外部トリガ／クロック入力、及び乱数データを外部へ出力可能な場合のチップ全体の機能ブロック図である。
【図４】チップ全体のメモリマップを示した具体例図である。
【図５】ユーザ用ＲＯＭ内のエリアを示した具体例図である。
【図６】暴走監視手段ｃ４のブロック図である。
【図７】リセット／割込制御手段ｃ５のブロック図である。
【図８】システムリセットのタイミングチャート例である。
【図９】ユーザリセットのタイミングチャート例である。
【図１０】ＮＭＩ及びＩＮＴ割込みのタイミングチャート例である。
【図１１】乱数発生の回路構成を示すブロック図である。
【図１２】乱数データを外部へ出力可能な場合の乱数発生の回路構成機能ブロック図である。
【図１３】補助乱数発生手段ｒ１９の具体例を示すブロック図である。
【図１４】ビットスクランブルテーブルの構成を示す概念説明図である。
【図１５】更新周期設定データ保持回路ｒ１と更新周期設定回路ｒ２の内部構成を示すブロック図である。
【図１６】乱数発生装置ｃ８が所望の動作を行う為の環境設定の設定を行う初期化ルーチン処理を示すフローチャートである。
【図１７】乱数発生装置ｃ８が図１６による初期化処理終了後ユーザが自由に乱数を読み出す為の動作設定処理を示すフローチャートである。
【図１８】乱数発生装置ｃ８の乱数更新及び乱数読出処理のフローチャートを示したものである。
【図１９】入賞状態に関わらない乱数発生装置ｃ８の乱数読出処理及び乱数出力処理のフローチャートを示したものである。
【図２０】認証方式／照合方式に関わる概念フローチャートである。
【図２１】外部装置との通信の概要シーケンスである。
【図２２】外部入出力手段ｃ１４の詳細な構成例を示すブロック図である。
【図２３】外部入出力手段ｃ１４のうちの通信制御手段ｃ１４ｇの詳細を示すブロック図である。
【図２４】ユーザが指定したエリアの情報をスチール情報格納手段に格納する迄のフローチャートである。
【図２５】チップ内部の情報データを外部装置へ送出する為のフローチャートである。外部装置からチップ内部の情報データの送信要求がされて、チップがチップ内部情報データを送信する処理を示すフローチャートを外部装置側及びチップ側の動作を対照させて示している。
【図２６】本発明のバス／信号線制御手段ｃ１３の端子毎の不一致検出を行う第一実施例を示したブロック構成図である。
【図２７】本発明のバス／信号線制御手段ｃ１３の複数端子について同時に不一致判定を行う第二実施例を示したブロック構成図である。
【符号の説明】
ｃ１ 中央処理装置（ＣＰＵ）
ｃ２ タイマシステム
ｃ３ 不正実行禁止手段
ｃ４ 暴走監視手段
ｃ４ａ クロック選択手段
ｃ４ｂ ｎビットカウンタ
ｃ４ｃ 暴走監視制御手段
ｃ４ｄ 動作モード制御手段
ｃ４ｅ 制御ワード設定手段
ｃ４ｆ 出力制御手段
ｃ５ リセット／割込制御手段
ｃ５ａ ノイズフィルタ
ｃ５ｂ ＯＲ（論理和）回路
ｃ５ｃ 延長回路
ｃ５ｄ ＩＮＴ優先順位制御回路
ｃ６ デコード手段
ｃ７ 入出力手段
ｃ７ａ 入出力制御手段
ｃ７ｂ 機能選択手段
ｃ８ 乱数発生装置
ｃ９ クロック生成手段
ｃ１０ セキュリティ手段
ｃ１１ 記憶手段
ｃ１１ａ ＩＤ格納手段
ｃ１１ｂ ブート用記憶手段
ｃ１１ｃ ユーザ用記憶手段
ｃ１２ 記憶監視手段
ｃ１３ バス／信号線制御手段
ｃ１３ａ Ｉ／０バッファ
ｃ１３ｂ 期待値設定回路
ｃ１３ｃ 切換回路
ｃ１３ｄ 切換制御回路
ｃ１３ｅ 不一致検出回路
ｃ１３ｆ 不一致判定回路
ｃ１４ 外部入出力手段
ｃ１４ａ 送信部
ｃ１４ｂ 受信部
ｃ１４ｃ 外部通信用乱数発生手段
ｃ１４ｄ チップ内部データ用暗号手段
ｃ１４ｅ チップ内部データ用復号手段
ｃ１４ｆ データ制御手段
ｃ１４ｇ 通信制御手段
ｃ１５ スチール情報格納手段
ｒ１ 更新周期設定データ保持回路
ｒ１ａ 基準インターバル周期指定回路
ｒ１ｂ 定周期設定値格納回路
ｒ２ 更新周期設定回路
ｒ２ａ 基準インターバル周期生成回路
ｒ２ｂ 基準インターバル周期カウント回路
ｒ２ｃ リロードタイミング生成回路
ｒ３ ソフトウェア更新トリガ発生回路
ｒ４ 動作開始指示回路
ｒ５ 乱数更新トリガ選択情報保持回路
ｒ６ 乱数更新トリガ選択回路
ｒ７ 更新制御回路
ｒ８ 乱数発生回路
ｒ９ ビットスクランブル設定回路
ｒ９ａ ビットスクランブル要求回路
ｒ９ｂ ビットスクランブルキー生成回路
ｒ９ｃ ビットスクランブル回路
ｒ１０ 乱数最大値格納回路
ｒ１１ 乱数最大値比較回路
ｒ１２ 乱数値保持回路
ｒ１３ 乱数値要求回路
ｒ１４ 乱数値読出回路
ｒ１５ ＲＯＭ内プログラム管理エリア
ｒ１５ａ 乱数初期値選択定数
ｒ１５ｂ ＲＡＭアドレス指定
ｒ１６ ソフトウェア操作
ｒ１６ａ 固定値
ｒ１６ｂ ＩＤ番号
ｒ１６ｃ ＲＡＭ値
ｒ１６ｄ ＲＡＭ演算値
ｒ１６ｅ ＲＡＭ
ｒ１７ 乱数初期値選択回路
ｒ１８ 乱数初期値格納回路
ｒ１９ 補助乱数発生手段
ｒ２０ 外部出力制御手段
ｒ２１ 命令実行数カウント回路
ｒ２２ 熱雑音発生回路
ｒ２３ Ａ／Ｄ変換回路
ｒ２４ カウンタ回路
ｒ２５ 外部トリガ制御手段
Ｓ１ 乱数一巡終了信号
Ｓ２ ビットスクランブル要求信号
Ｓ３ 各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源
Ｓ４ ユーザでアクセスできない乱数出力データ
Ｓ５ スチール情報データ
ＢＵＳ１ システムバス
ＢＵＳ２ 外部入出力手段ｃ１４内の固有のハードウェアバス
【発明が属する技術分野】本発明は、パチンコ遊技機や回胴式遊技機等に使用される遊技機制御用チップ及び遊技機制御方法に関する。
【０００２】
【従来の技術】従来の遊技機に使用される遊技機制御用チップにおいて、チップの端子自身が自ら出力した信号や端子へ入力された信号をチェックする機能は、外部装置との照合や通信を行う端子は別にして皆無であった。
【０００３】
【発明が解決しようとする課題】その為、不正を行おうとする者が意図的に出力同士を短絡（ショート）させたり、然るべく外部端子に想定できない信号が入力されても、その信号を識別することはできなかった。
本発明は、かかる従来技術の課題に鑑みなされたものである。すなわち、本発明の目的は、外部端子を常時監視（モニタ）し、異常ある場合にＣＰＵの停止、異常情報の通知を行う遊技機制御用チップ及び遊技機制御方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明に係る遊技機制御用チップ及び遊技機制御方法では、外部端子における出力データ又は期待値データと入力データ（フィードバックデータ）とを比較する。その時不一致の場合はＣＰＵを停止させたり、検査対象の外部端子からその情報を出力することとした。
【０００５】本発明に係る遊技機制御用チップは、セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、外部端子の入出力を自らチェックする機能を持ったバス／信号線制御手段を有するものである。
請求項２に記載した発明は、請求項１に記載の遊技機制御用チップであって、前記バス／信号線制御手段は、制御信号の方向制御や駆動能力の強化をするＩ／Ｏバッファと、所定のデータ値や信号パターン等を設定する期待値設定回路と、外部端子から入力された信号と、前記期待値設定回路にて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出回路と、前記外部端子へ出力する信号、又は前記期待値設定回路の出力信号のいずれかを選択して前記不一致検出回路へ送出する切換回路と、該切換回路の出力／切換信号の制御や前記不一致検出回路の検出条件設定の制御を行う切換制御回路と、前記不一致検出回路から送られてきた外部端子の信号が不一致であるか否かの判定を行い、一致しなければ，前記遊技機制御用チップのＣＰＵを停止させたり，その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定回路を有するものである。
【０００６】又、本発明に係る遊技機制御方法は、外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、外部端子の入出力の異常を検出する異常検出ステップと、該異常検出ステップにて異常を検出した場合に、前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる異常判定ステップとを有するものである。
請求項４に記載した発明は、外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、所定のデータ値や信号パターン等を設定する期待値設定ステップと、外部端子から入力された信号と、前記期待値設定ステップにて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出ステップと、前記不一致検出ステップの結果に基づき、不一致の場合には前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定ステップとを有するものである。
請求項５に記載した発明は、請求項６に記載の遊技機制御方法であって、前記不一致判定ステップにおける処理を前記外部端子毎に実行するものである。
請求項６に記載した発明は、請求項６に記載の遊技機制御方法であって、前記不一致判定ステップにおける処理を前記複数の外部端子について実行するものである。
【０００７】
【発明の実施の形態】以下に本発明を図示された実施形態に従って詳細に説明する。
【０００８】＜チップの形態の説明＞ 本発明に係る遊技機制御用チップは、遊技機内部の基板上に搭載される集積回路として構成される。チップ種別の分類として、開発用チップと量産用チップとがある。図１を参照しつつ、量産用チップと開発用チップとについて説明する。開発用チップは、セキュリティ判定機能を有しないチップであり、それ以外については量産用チップと同等の機能を有する。量産用チップは、内蔵された記憶手段に記憶されているプログラムが、第三者機関による試験に合格した適正なものであるか否かを判定するセキュリティ判定機能を有する。
更にまた、本発明に係る遊技機制御用チップは、ｎ（ｎは２以上の自然数である。以下同様）レベルの認証方式を持った外部入出力手段を内蔵しており、検査装置、照合装置、またはホールコンピュータ等の外部装置（以下、外部装置と省略）を接続することにより、用途に合わせた認証レベルでのチップの真贋検査の実施、及びチップ内の情報（ＩＤ番号等）を読み出すことが可能である。
【０００９】＜量産用チップの説明＞ 量産用チップは、ユーザが消去、再書き込みが不可能なユーザ用ＲＯＭを具備しており、図１（ａ）に示すように、セキュリティチェックの結果が不整合の場合はＣＰＵを停止する。また、指定エリア外走行禁止機能により、設定されたアドレス範囲以外（指定エリア外を示すアドレス範囲である。）でのプログラム実行はできない。ここで、ユーザとは、本発明に係る遊技機制御用チップを遊技機に組み込んで製造・販売を行う遊技機メーカーを指す。
【００１０】＜開発用チップの説明＞ 開発用チップは、ユーザが消去、再書き込みが可能なユーザ用ＲＯＭを具備しており、図１（ｂ）に示すように、セキュリティチェックの結果に関係無くユーザモードに遷移する。また、指定エリア外走行禁止機能においても、設定可能なアドレス範囲（指定エリアを示すアドレス範囲である。）は制限が無いので、ユーザが自由に開発・デバッグが行えることを可能とする。
【００１１】＜動作モードの説明＞ 動作モードとはＣＰＵ動作の制御やメモリマッピング、チップに内蔵された各種レジスタへのアクセス権等基本動作を制御するモードであり、セキュリティモードとユーザモードとプログラムモードがある。また、これらのモードとは別に、外部装置との間で通信を行う通信モードを具備する。
【００１２】＜セキュリティモードの説明＞ ブート用記憶手段が実行され、各機能の環境設定やセキュリティチェックが行われるモードである。セキュリティモード中は、ＣＰＵ動作時の内部バスが外部端子に出力されない。
【００１３】＜セキュリティチェックの説明＞ ユーザプログラムの認証を行う機能である。システムリセット入力時に、ユーザプログラムを基に計算された認証コードが正しいか否かの再計算を行い，結果がＮＧの場合はＣＰＵを停止する。認証コードは、ユーザ用記憶手段への書き込み時にユーザプログラムと共に書き込む。
【００１４】＜ユーザモードの説明＞ セキュリティチェックを通過した正規のユーザプログラムが実行されるモードである。セキュリティモード中のセキュリティチェックでＯＫにならないとこのモードには遷移しない。ユーザモード中はＣＰＵ動作時の内部バスが外部端子に外部バスとして出力される。なお、ユーザモード中はブート用記憶手段にアクセスすることはできない。
【００１５】＜プログラムモードの説明＞ ＣＰＵは動作せず、直接ユーザ用ＲＯＭにリード／ライトを行うモードである。システムリセット後、ＰＲＧ端子の所定レベル（例えばハイレベル）により、このモードに遷移する。なお、量産用チップへの書き込みは一度だけ可能であり、開発用チップは消去や再書き込みが可能なものである。
【００１６】図２、図３を参照しつつ、遊技機制御用チップに内蔵された各機能ブロックについて説明する。図２、図３に示すｃ１は、中央処理装置（ＣＰＵ）である。（以下、ＣＰＵと省略）
ＣＰＵは、各機能ブロック（以下、便宜上“デバイス”、“回路”と呼称する場合もある。）の制御や指令を行う。
【００１７】＜タイマシステムの説明＞ 次に図２、図３に示すタイマシステムｃ２は、ｎ個（例えば４個等）のｎビット（例えば８、１６ビット等）カウンタや各種制御レジスタを内蔵し、それぞれ独立したモードで動作が可能である。タイマシステムは、例えばモードとして大別してタイマモード、カウンタモード等があり、リアルタイム割込みの発生や時間計測を行うことを可能とする。上記これらの機能は、タイマシステム内の各種制御レジスタの設定により制御することができる。また、上記機能を実現する為のゲート信号またはトリガ信号の入力用であるタイマ入力バス、タイマシステムで生成された各種タイマ出力信号を外部へ出力する為のタイマ出力バスを具備する。
【００１８】＜不正実行禁止手段の説明＞ 次に図２、図３に示す不正実行禁止手段ｃ３は、所定の指定エリア内で遊技機メーカーが作成したユーザプログラムが正しく実行されているかどうか監視し、指定エリア以外でユーザプログラムが実行されるとリセットが発生するものである。例えばメモリ空間全体を６４ｋバイトとした場合、指定エリア（ユーザプログラム実行可能なアドレス範囲）の設定において、その範囲の先頭アドレスをプログラムコードスタートアドレス（以下ＰＣＳ）として０番地、終了アドレスをプログラムコードエンドアドレス（以下ＰＣＥ）として１ＦＦＦ（１６進）番地とした場合、２０００（１６進）〜ＦＦＦＦ（１６進）番地の範囲に不正プログラムを格納して実行しようとしても実行することはできない。すなわち、不正実行禁止手段とは指定エリア外での命令実行を禁止する機能であり、あらかじめ指定したアドレス範囲（指定エリア）外で命令が実行（オペコードフェッチ）されると，ＩＡＴ（Ｉｌｌｅｇａｌ Ａｄｄｒｅｓｓ Ｔｒａｐ）信号を発生する機能である。このＩＡＴ信号によりリセットが発生する。この指定エリアの情報は、ユーザプログラムと共にユーザ用ＲＯＭに書き込む。
【００１９】＜暴走監視手段の説明＞ 次に図２、図３に示すｃ４は、暴走監視手段である。図６を参照しつつ、暴走監視手段ｃ４の構成を更に詳しく説明する。暴走監視手段ｃ４は、クロック選択手段ｃ４ａ、ｎビットカウンタｃ４ｂ、暴走監視制御手段ｃ４ｃ、動作モード制御手段ｃ４ｄ、制御ワード設定手段ｃ４ｅ、出力制御手段ｃ４ｆにより構成される。
暴走監視手段ｃ４は、ユーザモードに遷移する際に自動的に起動され、タイムアウト時間が経過すると、タイムアウト信号を発生させる。このタイムアウト信号を受け付けることによりユーザリセットを発生しユーザプログラムのリセットアドレス（例えば０番地等）からユーザプログラムを再実行させる。
また、動作モード制御手段ｃ４ｄ、制御ワード設定手段ｃ４ｅの各種設定により、
（１）タイムアウト時間の設定・変更、
（２）カウントクリア＆リスタート、
（３）動作許可／禁止、
等の設定を可能とする。
【００２０】＜クロック選択手段の説明＞クロック選択手段ｃ４ａは、クロック生成手段ｃ９より送られてきたシステムクロックを含む各分周クロックＣＬＫＯ／ｍ０・・・ＣＬＫＯ／ｍｎの内１本を選択してｎビットカウンタｃ４ｂへ送出するものである。
【００２１】＜ｎビットカウンタの説明＞ ｎビットカウンタｃ４ｂは、クロック選択手段ｃ４ａより送出された分周クロックをカウンタクロックとしてタイムアウト時間のカウントを行う。
【００２２】＜暴走監視制御手段の説明＞ 暴走監視制御手段ｃ４ｃは、タイムアウト時間の設定の為の制御、ｎビットカウンタへの動作禁止、クリア、リスタート等の制御を行う。
【００２３】＜動作モード制御手段の説明＞ 動作モード制御手段ｃ４ｄは、タイムアウト時間設定用のカウントクロックの選択、動作許可／動作禁止の制御を行い、またタイムアウト時間を変更することができる。なお、一度タイムアウト時間を変更すると、次のシステムリセットが発生するまで変更できないようにしても良い。
【００２４】＜制御ワード設定手段の説明＞ 制御ワード設定手段ｃ４ｅは、タイムアウト時間のクリア及びリスタート、動作禁止を設定する。例えば制御ワード設定手段ｃ４ｅに制御ワード（例えばＣＣ（１６進））を書き込むことにより暴走監視手段が動作禁止になる。この設定は、例えばシステムリセット後１回のみ可能にしても良い。５５（１６進）→ＡＡ（１６進）→３３（１６進）によりクリア＆リスタート（再度カウント開始）することで、タイムアウト時間を延長することができる。なお、制御ワードは３バイト連続して書き込む必要は無い。
【００２５】＜暴走監視手段の動作説明＞ 暴走監視手段ｃ４は、ユーザモードに遷移することで自動起動される。タイムアウト時間は動作モード制御手段ｃ４ｄによって設定され、デフォルト値は最長タイムアウト時間に設定されている。設定はシステムリセット後１回のみ可能とし、再設定はシステムリセットを無くして行うことができない。タイムアウトに達すると、出力制御手段ｃ４ｆからタイムアウト信号を出力し、暴走監視手段ｃ４の動作はそのまま継続される。
【００２６】＜リセット／割込制御手段の説明＞ 次に図２、図３に示すリセット／割込制御手段ｃ５について、図７〜図１０をあわせて参照しつつ説明する。リセット／割込制御手段ｃ５は、各種リセットと、外部からの割込み要求や内蔵の周辺回路（タイマシステム）からの割込み要求を制御する。図７はそのリセット／割込制御手段ｃ５の内部ブロック図を示している。
【００２７】＜システムリセットの説明＞ システムリセットは、ＸＳＲＳＴ端子に一定期間のロ−レベルを入力することにより発生するリセットである。外部入出力手段ｃ１４の一部の回路を除くＣＰＵを含む内部のすべての回路が初期化され、ＰＲＧ端子の入力レベルに応じて、セキュリティモードまたはプログラムモードに遷移する。セキュリティモードで異常がなければ、ユーザモードに遷移してユーザプログラムのリセットアドレス（例えば０番地）からユーザプログラムを実行する。ＸＳＲＳＴ端子から入力された信号は、ノイズフィルタｃ５ａによってチャタリング等のノイズを除去した信号が延長回路ｃ５ｃを介してＣＰＵに入力され、同様にチップ外部の外部デバイスへのリセット信号としてＸＲＳＴＯ端子より外部へ出力される。図８は、そのＸＳＲＳＴ端子に入力された信号がＸＲＳＴＯ端子より外部へ出力される関係をタイミングチャート例として示したものである。
【００２８】＜ユーザリセットの説明＞ 次に、ユーザリセットについて説明する。ユーザリセットの要因としては、外部要因としてＸＵＲＳＴ端子によるユーザリセット要求、内部要因として不正実行禁止手段ｃ３のＩＡＴ信号発生によるリセット要求、暴走監視手段ｃ４のタイムアウト信号によるユーザリセット要求等がありえる。これらの要求によるユーザリセットが発生し、ユーザリセットを受け付けると、リセットアドレス（例えば０番地）よりユーザプログラムの実行を開始する。ユーザリセットでは、セキュリティモードまたはプログラムモードには遷移せずに、ユーザモードにとどまったままで、リセットが実行されるものである。また、システムリセットと同様に、ＸＵＲＳＴ端子から入力された信号は、ノイズフィルタｃ５ａによってチャタリング等のノイズを除去した信号が延長回路ｃ５ｃを介してＣＰＵに入力される。図９（ａ）は、そのＸＵＲＳＴ端子に入力された信号によるユーザリセットのタイミングチャートを例として示したものである。また、図９（ｂ）は、内部要因によるユーザリセットのタイミングチャートを例として示したものである。
【００２９】＜ノンマスカブル割込み（ＮＭＩ）の説明＞ 次に、ノンマスカブル割込みについて説明する。ノンマスカブル割込み（ＮＭＩ）は、ＣＰＵの割込み禁止状態でも無条件に受け付けられる割込みであり、すべての割込み要求に対して最優先で処理される。ＸＮＭＩ端子によるノンマスカブル割込みは、ノイズフィルタｃ５ａを介してＣＰＵに入力される。図１０は、ノイズフィルタｃ５ａを通過する前と通過後との関係を示すタイミングチャート例としたものである。ＸＮＭＩ信号が一定期間（ここでは４クロックの立ち上がりエッジを検出する間）ローレベルであるとき、ノイズフィルタｃ５ａを通過した信号がＮＭＩ信号となりＣＰＵに入力される。
【００３０】＜マスカブル割込み（ＩＮＴ）の説明＞ マスカブル割込み（ＩＮＴ）は、ユーザプログラムにより割込み要求の受け付けを許可／禁止できる割込みであり、ＩＮＴ優先順位制御回路ｃ５ｄによる多重割込みの実行が可能である。
【００３１】＜外部マスカブル割込みの説明＞ 外部マスカブル割込みは、ＸＩＮＴ端子に一定期間のロ−レベルを入力することにより発生し、ＸＩＮＴ端子によるマスカブル割込みは、ノイズフィルタｃ５ａを介してＣＰＵに入力される。図１０は、ノイズフィルタｃ５ａを通過する前と通過後との関係を示すタイミングチャート例としたものである。ＸＩＮＴ信号が一定期間（ここでは４クロックの立ち上がりエッジを検出する間）ローレベルであるとき、ノイズフィルタｃ５ａを通過した信号がＩＮＴ信号となりＣＰＵに入力される。
【００３２】＜内部マスカブル割込みの説明＞ 内部マスカブル割込みは、タイマシステムからの割込み要求信号により発生する。
【００３３】＜デコード手段の説明＞ 次に図２、図３に示すデコード手段ｃ６は、メモリマップドＩ／Ｏ方式、またはＩ／ＯマップドＩ／Ｏ方式によるチップ内部の各機能ブロックのデコードや外部デバイス用のデコード用信号であるチップセレクト信号のデコードを行い、チップセレクト信号のアドレス範囲を設定する。チップセレクト信号を例にすると、図４にメモリマップドＩ／Ｏ方式によるチップセレクト信号がＦＦ００（１６進）〜ＦＦ１９（１６進）にマッピングされ、図５（ｂ）にＩ／ＯマップドＩ／Ｏ方式によるチップセレクト信号が００（１６進）〜１９（１６進）にマッピングされていることを示している。なお、チップセレクト信号は複数本あるので、便宜上本明細書ではこれらを総称して外部デバイスデコード出力バスとしている。
【００３４】＜入出力手段の説明＞ 次に図２、図３に示す入出力手段ｃ７は、入出力ポートと外部デバイス用のデコード用信号であるチップセレクト信号の兼用機能を制御するもので、
（１）入出力制御手段ｃ７ａ、
（２）機能選択手段ｃ７ｂ、
とからなる。更に入出力制御手段ｃ７ａは、
（ａ）パラレル入出力ポート、
（ｂ）外部デバイスデコード、
との二つの機能を持つ。
なお、パラレル入出力ポートは、異なる任意のビット幅の入出力ポートを複数個内蔵しており、それぞれポートの入出力の設定が可能である。
機能選択手段ｃ７ｂによりいずれか１つの機能を選択して外部との入出力を行う。これにより外部端子がパラレル入出力ポート、または外部デバイスデコードのいずれかの状態として機能する。
【００３５】＜クロック生成手段の説明＞ 次に図２、図３に示すクロック生成手段ｃ９は、クロック入力端子（図２のＥＸ端子に該当）から入力されたクロックを任意の分周比（例えば２分周等）で分周し、ＣＰＵや内部の各回路に供給する回路である。また、生成されたクロックは、クロック出力端子（図２のＣＬＫＯ端子に該当）から外部へ出力する。また、補助乱数発生手段ｒ１９へのクロックソース源（ｓ３）として乱数発生装置ｃ８へ供給する。
【００３６】＜セキュリティ手段の説明＞ 次に図２、図３に示すセキュリティ手段ｃ１０は、図示しない
（１）認証チェック制御手段、
（２）不正実行禁止制御手段、
（３）モード制御手段、
（４）機能制御手段、
（５）記憶手段制御手段、
（６）通信フォーマット制御手段、
の６つの手段からなる。
【００３７】＜認証チェック制御手段の説明＞ 認証チェック制御手段は、ユーザプログラム（ＵＰ）の認証を行う機能である。システムリセット入力時に、ユーザプログラムを基に計算された認証コードが正しいか否かの再計算を行い，結果がＮＧの場合はＣＰＵを停止する制御を行う。
【００３８】＜不正実行禁止制御手段の説明＞ 不正実行禁止制御手段は、指定エリア外での命令実行を禁止する機能を制御するものであり、
（ａ）不正実行禁止手段ｃ３が不正検出を行った際の指定エリア外
での命令実行禁止の制御、
（ｂ）ＲＡＭ（外部／内部両方）上でのプログラム実行禁止の制御、
（ｃ）指定エリアでのプログラム実行監視の制御、
（ｄ）リセット制御、
を行う。
【００３９】＜モード制御手段の説明＞ モード制御手段は、
（ａ）プログラムモード、
（ｂ）セキュリティモード、
（ｃ）ユーザモード、
の三つのモードの制御を行う。
また、その他の制御として外部装置との通信を行う通信モードを制御する。
【００４０】＜機能制御手段の説明＞ 機能制御手段は、
（ａ）バス・信号線制御、
（ｂ）ＣＰＵ停止制御、
（ｃ）乱数故障診断機能制御、
（ｄ）ユーザ用ＲＯＭの読み出し／書き込み、
の機能を制御する。
【００４１】＜記憶手段制御手段の説明＞ 記憶手段制御手段は、
（ａ）デバイス切り離し、
（ｂ）メモリバンク切り換え、
を行う。
【００４２】＜通信フォーマット制御手段の説明＞ 通信フォーマット制御手段は、外部装置との間で通信を行う際の各種通信フォーマット（イニシャル通信、認証通信、試験通信、照合通信）を制御する。
【００４３】＜記憶手段の説明＞ 次に図２、図３に示す記憶手段ｃ１１について、図４及び図５を参照しつつ説明する。図４は、チップ全体のメモリマップの具体例図を示し、図５はユーザ用ＲＯＭ内のエリアの具体例図を示し、（ａ）はプログラム管理エリアの具体例図、（ｂ）はＩ／ＯマップドＩ／Ｏ方式による内蔵レジスタや外部出力バスのデコードエリアの具体例図を示したものである。
【００４４】記憶手段ｃ１１は、ＩＤ格納手段ｃ１１ａ、ブート用記憶手段ｃ１１ｂ、ユーザ用記憶手段ｃ１１ｃで構成される。
【００４５】＜ＩＤ格納手段の説明＞ ＩＤ格納手段ｃ１１ａには、
（ａ）試験年月日時刻、
（ｂ）製造年月日時刻、
（ｃ）製造場所、
（ｄ）製造工場、
（ｅ）製造ライン、
（ｆ）製造ロット、
（ｇ）製造番号、
（ｈ）ユーザ管理番号、
（ｉ）シリアル番号、
等の情報データのうちのいくつかをｎ種類の異なるＩＤ番号として格納することができ、このＩＤ番号が付与されることで量産（例えば１０００万個等）や流通等の管理が可能になる。また、ＩＤ番号とは別に第三者やユーザが知りえないチップ製造者・販売者のみがチップを特定できる情報である秘密情報を格納している。秘密情報の具体例としては、資材管理上の詳細な情報（ウェハー管理番号等）や協力工場に関するコード番号等があり得る。
【００４６】＜ブート用記憶手段の説明＞ ブート用記憶手段ｃ１１ｂは、
（ａ）ブート用ＲＯＭ、
（ｂ）ブート用ＲＡＭ、
とにより構成され、（ａ）ブート用ＲＯＭには、
（イ）セキュリティチェックプログラム、
（ロ）故障診断プログラム、
（ハ）環境設定プログラム、
（ニ）認証／照合プログラム、
等が格納される。また、（ｂ）ブート用ＲＡＭは、ブートプログラムのワークエリア（データエリア，スタックエリア等）として使用する。
【００４７】＜ユーザ用記憶手段の説明＞ ユーザ用記憶手段ｃ１１ｃは、
（ａ）ユーザ用ＲＯＭ、
（ｂ）ユーザ用ＲＡＭ、
により構成される。
【００４８】＜ユーザ用ＲＯＭの説明＞ ユーザ用ＲＯＭは、ユーザが作成したプログラム（ユーザプログラム）を格納する。ユーザ用ＲＯＭには予め定めた指定エリアがあり、（イ）プログラムコード／データエリア及び（ロ）プログラム管理エリアの２つのエリアが割り付けられている。（イ）プログラムコード／データエリアは、ユーザプログラムを格納するエリアである。（ロ）プログラム管理エリアは、ＣＰＵがユーザプログラムを実行するのに必要な情報を格納するエリアであり、ユーザ側で値の設定を行う。ユーザ用ＲＡＭのサイズの選択（例えば２５６／５１２バイト）もこのエリアで行う。
【００４９】＜プログラム管理エリアに設定するデータの説明＞ プログラム管理エリアに設定するデータには、図５に示すように
（１）プログラム管理エリアのスタートを示すコード列を設定する「ヘッダ（ＨＤＲ）」（例として１Ｆ８０（１６進）〜１Ｆ８７（１６進）にマッピング）、
（２）メーカーコードを設定する「メーカーコード（ＭＣＤ）」（例として１Ｆ８８（１６進）〜１Ｆ８Ａ（１６進）にマッピング）、
（３）製品コードを設定する「製品コード（ＰＣＤ）」（例として１Ｆ８Ｂ（１６進）〜１Ｆ９２（１６進）にマッピング）、
（４）ユーザプログラムのプログラムコードエリアの最終アドレスを設定する「プログラムコードエンドアドレス（ＰＣＥ）」（例として１Ｆ９３（１６進）〜１Ｆ９４（１６進）にマッピング）、
（５）ユーザ用ＲＡＭのサイズを設定する「ＲＡＭサイズ選択（ＲＳＳ）」（例として１Ｆ９５（１６進）にマッピング）、
（６）端子をパラレル入出力ポートまたは外部デバイスへのチップセレクトとして使用するかを設定する「端子機能選択」（例として１Ｆ９６（１６進）にマッピング）、
（７）乱数初期値を設定する「乱数初期値選択」（例として１Ｆ９７（１６進）にマッピング）、
（８）乱数初期値選択において指定のユーザ用ＲＡＭの値を選択した場合にそのアドレスを設定する「乱数初期値データアドレス」（例として１Ｆ９８（１６進）〜１Ｆ９９（１６進）にマッピング）、
（９）ユーザが指定したエリアに格納されたデータの情報を外部装置が読み出す為のユーザ用ＲＡＭアドレスを設定する「ユーザが読み出しを行う為のユーザ指定アドレス（エリア）」（例として１ＦＡ０（１６進）〜１ＦＢＦ（１６進）にマッピング）等がある。
【００５０】＜ユーザ用ＲＡＭの説明＞ ユーザ用ＲＡＭは、ユーザプログラムのワークエリア（データエリア，スタックエリア等）として使用する。ユーザの設定により、ＲＡＭサイズの変更（例えば５１２／２５６バイトの切り換え等）が可能である。ユーザ用ＲＡＭにはバックアップ機能があり、バックアップ機能を使用する場合は、ＶＢＢ端子とＧＮＤ端子間に別電源を供給することにより、チップの電源（Ｖ＋）切断後も、ＲＡＭ内のデータが保持（バックアップ）できる。
【００５１】＜記憶監視手段の説明＞ 次に図２、図３に示す記憶監視手段ｃ１２は、記憶手段ｃ１１の読み出しや書き込みを監視し、セキュリティモード時に所定の記憶手段ｃ１１のアドレス範囲が監視範囲として設定される。
【００５２】＜バス／信号線制御手段の説明＞ 次にバス／信号線制御手段ｃ１３（図２及び図３）について、図２６及び図２７を参照しつつ、さらに詳しく説明する。
バス／信号線制御手段ｃ１３は、チップの外部バスと内部バスとのインターフェース機能及びアドレスバス、データバス，及び各制御信号の方向制御や駆動能力を強化するバスインタフェースである。また、上記信号が入力される各端子の状態を監視（モニタ）する機能を具備する。
【００５３】＜各端子の説明＞ アドレスバスは、メモリやＩ／Ｏデバイスとのデータ送受信のためのアドレスを指定する。データバスは、データ送受信を行う。ＸＭ１は、マシンサイクルを示す。ＸＭＲＥＱは、メモリ空間へのリクエスト信号でありメモリのアクセス期間であることを示す。ＸＩＯＲＱは、Ｉ／Ｏ空間へのリクエスト信号でありＩ／Ｏ空間のアクセス期間であることを示す。ＸＲＤは、リードサイクルであることを示す。ＸＷＲは、ライトサイクルであることを示す。ＸＲＦＳＨは、チップ外部のダイナミックメモリ等へのリフレッシュ信号である。ＸＨＡＬＴは、ＣＰＵがＨＡＬＴ命令を実行している状態を示す信号で、ホールト状態中は命令を実行しない状態を保持し、このホールト状態の解除はリセット信号または割込みにより行われ、ＣＰＵの動作を再開する。
【００５４】バス／信号線制御手段ｃ１３は、Ｉ／Ｏバッファｃ１３ａ、期待値設定回路ｃ１３ｂ、切換回路ｃ１３ｃ、切換制御回路ｃ１３ｄ、不一致検出回路ｃ１３ｅ、不一致判定回路ｃ１３ｆで構成される。
Ｉ／Ｏバッファｃ１３ａは、外部端子から入力された信号をチップ内部へ入力したり、チップ内部の信号を外部端子へ出力したりする各制御信号の方向制御や駆動能力を強化するものである。
期待値設定回路ｃ１３ｂは、所定のデータ値や信号パターン等を設定するものである。
切換回路ｃ１３ｃは、外部端子へ出力する信号、又は期待値設定回路ｃ１３ｂの出力信号のいずれかを選択して不一致検出回路ｃ１３ｅへ送出するものである。
切換制御回路ｃ１３ｄは、切換回路ｃ１３ｃの出力／切換信号の制御や不一致検出回路ｃ１３ｅの検出条件設定の制御を行うものである。
不一致検出回路ｃ１３ｅは、外部端子から入力された信号と、
（１）期待値設定回路ｃ１３ｂにて設定された所定のデータ値や信号パターン等の出力信号、または、（２）チップ内部の信号を外部端子へ出力したりする各制御信号、とを比較し、不一致の検出を行うものである。
不一致判定回路ｃ１３ｆは、不一致検出回路ｃ１３ｅから送られてきた外部端子の信号が不一致であるか否かの判定を行い、一致しなければ、ＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせることとなる。
図２６は、本発明のバス／信号線制御手段ｃ１３の端子毎の不一致検出を行う第一実施例を示すブロック構成図である。この実施例では、上記バス／信号線制御手段ｃ１３を構成するそれぞれの回路が端子毎に設けられて、その結果、（例えば不一致検出回路１から外部端子１不一致信号が出力されるというように）それぞれの不一致検出回路からは当該外部端子に固有の不一致信号が出力される。
図２７は、本発明のバス／信号線制御手段ｃ１３の複数端子を同時に不一致判定を行う第二実施例を示すブロック構成図である。この実施例では、不一致判定回路ｃ１３ｆはすべての端子について共通で一つ設けられており、判定結果が異常となったときには単一の異常検出信号を出力してその旨を外部へ知らせる。
【００５５】＜乱数生成装置の説明＞ 次に図２、図３に示す乱数発生装置ｃ８について図１１から図１９までを参照しつつ説明する。図１１は、乱数発生の回路構成を示すブロック図である。更新周期設定データ保持回路ｒ１は、ユーザが任意のインターバル周期で乱数更新を行う為のインターバル周期を指定する為の設定データを保持する回路であり、基準となるインターバル周期を指定する為の基準インターバル周期指定回路ｒ１ａと、その基準となるインターバル周期を基に実際の乱数更新を行う為のインターバル周期を指定する為の設定を行う定周期設定値格納回路ｒ１ｂで構成されている。当該回路ｒ１で指定されたデータは、更新周期設定回路ｒ２へロードされる。
【００５６】更新周期設定回路ｒ２は、定周期で乱数更新を行う為のインターバル周期を設定する回路であり、基準インターバル周期指定回路ｒ１ａで指定されたデータに対応した基準となるインターバル周期を生成する為の基準インターバル周期生成回路ｒ２ａと、当該回路ｒ２ａから供給された基準インターバル周期クロックを基に定周期設定値格納回路ｒ１ｂで指定されたカウントデータ数を基に基準インターバル周期をカウントする為の基準インターバル周期カウント回路ｒ２ｂと、定周期設定値格納回路ｒ１ｂで指定されたカウントデータ数に達した場合にインターバル周期の更新・継続を指定する為のリロードタイミングを生成するリロードタイミング生成回路ｒ２ｃで構成される。したがって、更新周期設定回路ｒ２で設定されたインターバル周期が乱数更新トリガ選択回路ｒ６へ供給される。
【００５７】例えばシステムクロックの分周波が基準となるインターバル周期（仮にＩとする）だとすると、基準インターバル周期指定回路ｒ１ａで指定したデータ（例えば１２８分周を指定するデータ）に基づき分周したクロックが基準インターバル周期となる。また、定周期設定値格納回路ｒ１ｂの指定できる設定範囲が仮に８ビットだとすると、実際の定周期で乱数更新を行う為の設定できるインターバル周期は、「１２８×システムクロック×１から１２８×システムクロック×２５６迄」のインターバル周期を設定することができる。また、定周期設定値格納回路ｒ１ｂで指定した設定値が仮に「５」だとすると、この設定値が同様にリロードタイミング生成回路ｒ２ｃにロードされ、当該回路にて「１２８×システムクロック×５」に達した場合再度インターバル周期の更新・継続を行う為のリロードタイミングを基準インターバル周期カウント回路ｒ２ｂへ供給することになる。
【００５８】ソフトウェア更新トリガ発生回路ｒ３は、ＣＰＵからの命令により所定の条件を組み合わせたデータ（アドレス、所定のデータをデコードして発生したデータ等）を当該回路へライトアクセスを行うことによってソフトウェアトリガ信号を発生する。
【００５９】動作開始指示回路ｒ４は、乱数更新の動作の停止、再始動、継続動作等の指定を行うものである。
【００６０】乱数更新トリガ選択情報保持回路ｒ５は、乱数値の更新において、更新周期設定回路ｒ２で発生された定周期で乱数更新を行う為のインターバル周期を使用する自動更新方式か、あるいはソフトウェア更新トリガ発生回路ｒ３で発生されたソフトウェアによるトリガ信号を使用する手動更新方式を使用するかのいずれかの方式の選択を行うものである。
【００６１】乱数更新トリガ選択回路ｒ６は、更新周期設定回路ｒ２で発生されたインターバル周期クロック、またはソフトウェア更新トリガ発生回路ｒ３で生成されたソフトウェアによるトリガ信号のいずれかの内一つを選択して更新制御回路ｒ７へ供給する。
【００６２】更新制御回路ｒ７は、乱数更新の動作の停止、再始動、継続動作等の制御を行う。
【００６３】乱数発生回路ｒ８は、所定の設定によりそれぞれ異なる乱数系列の発生を行う為のｎ次の生成多項式、又はｎビットカウンタが複数内蔵されている。
【００６４】ビットスクランブル設定回路ｒ９は、乱数発生回路ｒ８から出力される乱数データのビットの入れ換えや転置を行うものであり、ビットスクランブル要求回路ｒ９ａ、ビットスクランブルキー生成回路ｒ９ｂ、ビットスクランブル回路ｒ９ｃで構成される。ビットスクランブル要求回路ｒ９ａは、乱数更新トリガ選択回路ｒ６により選択された更新手段により更新されたタイミングにより乱数発生回路ｒ８から出力される乱数データに対しスクランブルをかける要求を指定する回路である。ビットスクランブルキー生成回路ｒ９ｂは、補助乱数発生手段ｒ１９から発生されるビットスクランブル用キー生成の為の補助乱数やビットスクランブル要求回路ｒ９ａからのデータ値を基に乱数データの配置・転置を行う為のビットスクランブルテーブルの選択を行う回路である。ビットスクランブル回路ｒ９ｃは、ビットスクランブルキー生成回路ｒ９ｂから指定されたキーデータにより選択されたビットスクランブルテーブルを基に乱数データのビットの配置・転置を行う回路である。なお、スクランブルをかけるか否かの選択はビットスクランブル要求回路ｒ９ａによりユーザが自由に設定できるが、ビットスクランブル用キーの変更は、乱数発生回路ｒ８より出力される乱数一巡終了信号Ｓ１により行われる。ビットスクランブル要求回路９ａより出力されるビットスクランブル要求信号Ｓ２があっても乱数一巡終了信号Ｓ１が無いと、ビットスクランブル用キーの変更は行われない。このことにより乱数一巡毎の確率が一定となる。
【００６５】乱数最大値格納回路ｒ１０は、ユーザが任意に設定した乱数周期の最大値を格納する為の回路である。例えば乱数発生範囲が１から４０９５まであるとした場合、ユーザにとって１から３６までの乱数のみ必要な場合、当該回路ｒ１０に最大値として３６を設定すれば１から３６までの乱数を得ることが可能である。
【００６６】乱数最大値比較回路ｒ１１は、ユーザが任意に設定した乱数周期の最大値と乱数発生回路ｒ８が発生した乱数値をビットスクランブル回路ｒ９ｃがビットスクランブルを行った出力値を比較し、出力値が最大値より大きい場合には乱数発生回路ｒ８に対し次の乱数発生を指示する。最大値以下の場合には乱数値保持回路ｒ１２へ格納する。
【００６７】乱数値保持回路ｒ１２は、ユーザが任意に設定した乱数周期の最大値以下の場合の時のスクランブルされた乱数データを保持するものである。すなわち最大周期に達するまでの乱数データを保持する回路である。
【００６８】乱数値要求回路ｒ１３は、ユーザが乱数データを読み出す為の要求を行うものであり、外部トリガ入力による要求やその要求があった場合の情報を割込信号として外部へ出力することも可能である。
【００６９】乱数値読出回路ｒ１４は、ユーザが乱数データを読み出す為の回路である。
【００７０】ＲＯＭ内プログラム管理エリアｒ１５は、乱数発生装置の動作指定、制御等を行う為にユーザが設定する動作環境設定の指定を行うエリアであり、乱数系列を発生する為の最初のスタート値である乱数初期値選択定数ｒ１５ａと、ある所定のＲＡＭアドレスに格納されたデータを発生する乱数系列の初期値として使用したい場合、そのデータを乱数初期値選択回路ｒ１７へ送出することを目的とするＲＡＭアドレス指定ｒ１５ｂとで構成される。なお、初期化プログラムで乱数初期値をＲＡＭ値と選択した場合ＲＡＭアドレス指定で示されたアドレスのＲＡＭ値を乱数初期値選択回路ｒ１７へ格納する。
【００７１】ソフトウェア操作ｒ１６は、乱数の更新処理や所定の初期値をロードする為の制御を行う為の操作を指しており、乱数発生装置自身が持つ値である固定値ｒ１６ａ、乱数発生装置に割り付けられた自身を認識する為の固有の番号であるＩＤ番号ｒ１６ｂ、ＲＡＭアドレス指定ｒ１５ｂで指定された値であるＲＡＭ値ｒ１６ｃ、ＲＡＭ内の全アドレスのデータを基に加算・減算・乗算・除算等の演算処理した値であるＲＡＭ演算値ｒ１６ｄ、プログラムの制御用のデータエリアであるＲＡＭｒ１６ｅ、で構成される。
【００７２】なお、ＩＤ番号ｒ１６ｂは、前述したＩＤ格納手段ｃ１１ａに格納されたチップのＩＤ番号と同様のものである。前述したチップのＩＤがチップ自身を個別に識別するものであって、乱数発生装置のＩＤ番号は、乱数の初期値をチップ個別に設定するものである。したがって、両者の違いは仕様的な相違のみであり、実際の両者のＩＤ番号は、異なっても良いしまた同一であっても何等問題では無い。したがって、段落番号００４５で示した（ａ）〜（ｉ）の情報データのいくつかを乱数初期値用のＩＤ番号とすることが可能である。乱数初期値選択回路ｒ１７は、乱数初期値として固定値ｒ１６ａ、ＩＤ番号ｒ１６ｂ、ＲＡＭ値ｒ１６ｃ、ＲＡＭ演算値ｒ１６ｄのいずれかの内１つを選択して乱数発生回路ｒ８へ初期値をロードする。
【００７３】乱数初期値格納回路ｒ１８は、乱数初期値選択回路ｒ１７により選択された初期値又は補助乱数発生手段ｒ１９にて発生された乱数を初期値として格納する為の回路である。 乱数初期値は乱数発生回路ｒ８の発生する乱数値が一巡する毎に補助乱数発生手段ｒ１９より乱数初期値格納回路ｒ１８により更新できる。
【００７４】補助乱数発生手段ｒ１９は、本乱数発生装置とは別の手段にて乱数を発生させたものである。
【００７５】次に図１３を参照しつつ乱数発生について説明する。図１３は補助乱数発生手段ｒ１９の概要を示すブロック図であり、
（１）は外部トリガ入力バスが無い場合（図２参照）、
（２）は外部トリガ入力バスがある場合（図３参照）
について示している。発生手段として
（ａ）ＣＰＵの命令制御による乱数発生、
（ｂ）熱雑音による乱数発生、
（ｃ）別クロックによる乱数発生、
（ｄ）チップ外部からのトリガ入力、
による乱数発生の４つの場合を含む。
【００７６】（ａ）ＣＰＵの命令制御による乱数発生は、ＣＰＵが行った命令（命令実行数カウント回路ｒ２１にて保持される）の情報等をカウントしたデータを乱数とするものである。
【００７７】（ｂ）熱雑音による乱数発生は、抵抗体やダイオード等から発生する熱雑音等のノイズ成分を乱数とするもので、これら熱雑音発生体を内蔵した熱雑音発生回路ｒ２２から発生するアナログのノイズ成分をＡ／Ｄ変換回路ｒ２３にてデジタルデータに変換したものを乱数とするものである。
【００７８】（ｃ）別クロックによる乱数発生は、本乱数発生装置で使用するクロックとは別のクロックで乱数を生成するものである。
【００７９】（ｄ）チップ外部からのトリガ入力による乱数発生は、ユーザが任意に設定したトリガ入力で乱数を生成するものである。トリガ入力バスから入力されたトリガ信号は、外部トリガ制御手段ｒ２５に供給され、当該手段ｒ２５は入力された各トリガ信号の選定やイネーブル・ディセーブル等の制御等を行う。
【００８０】これら上記（ａ）、（ｂ）、（ｃ）、（ｄ）の方法にて生成された乱数は乱数初期値としてビットスクランブルキー生成回路ｒ９ｂ、または乱数初期値格納回路ｒ１８へ供給されることとなる。供給の方法としては上記（ａ）、（ｂ）、（ｃ）、（ｄ）を適宜組み合わせたものとなる。
【００８１】上記（ｃ）において、カウンタ回路ｒ２４に供給するクロックとして、
（１）の外部トリガ入力バスが無い場合、各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源（ｓ３）がクロック生成手段ｃ９より供給され、
（２）の外部トリガ入力バスがある場合、ＥＸ端子とは別のクロックがＯＳＣ端子より供給される。供給するクロックとして所定のインターバル周期との同期を避ける為に、例えばＥＸ端子に供給される周波数（例えば１２ＭＨｚとする。）とは別の異なる周波数（例えば１１ＭＨｚとする。）を供給するようにしても良いことはいうまでもない。
【００８２】次に図１４を参照しつつビットスクランブルテーブルについて説明する。図１４は乱数発生装置のビットスクランブル設定回路ｒ９の具体的な説明図であり、ビットスクランブルテーブルとはビットの入れ換えのパターンを示すビットスクランブルテーブル（以下便宜上、「変換テーブル」、または「変換パターン」と略称する場合がある）であり、この変換テーブルにもとづいてビットの配置・転置位置が決定する。例えばデータ長を８ビットし元の配置が最下位ビットから順にＤ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５−Ｄ６−Ｄ７だとすると
（１）Ｄ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５−Ｄ６−Ｄ７
（２）Ｄ３−Ｄ０−Ｄ５−Ｄ１−Ｄ７−Ｄ２−Ｄ４−Ｄ６
（３）から（２５５）までの記載を省略。
（２５６）Ｄ７−Ｄ５−Ｄ２−Ｄ４−Ｄ１−Ｄ６−Ｄ０−Ｄ３
といった様に元の変換を行わないものを加味すると２５６通りの変換パターンが存在することになる。この様子を図式イメージ化したものが図１４（ａ）である。
【００８３】しかし、上記変換パターンをソフトウェアでは無くハードウェアにて実現しようとすると回路規模が大きくなりゲート数の増大を招いてしまう。
【００８４】そこでその変換テーブルの数を減少させることによって回路規模を小さくしゲート数の増大を招くこと無く２５６通りの変換パターンを確保することが可能にするのがビットスクランブル設定回路ｒ９の特徴であり、その原理を図式イメージ化したものが図１４（ｂ）である。以下にその原理の説明を行うが、便宜上同様にデータ長は８ビットとする。
【００８５】ビットスクランブルキー発生回路ｒ９ｂのＫＥＹ＿Ａ（４ビット）によって最初に１６通りの変換テーブルを発生する。すなわちこの最初の１６通りの変換パターンがそれぞれ個別に元のパターンとなる。（仮にＯ１〜Ｏ１６とする）
【００８６】次に上記１６通りの元のパターンに対しＫＥＹ＿Ｂ（２ビット）にてそれぞれ個別に更にパターンの変換を行う。すなわち
（Ｏ１×４通り）から（Ｏ１６×４通り）迄の加算値となるので合計実質上６４通りの変換パターンを実現したことになる。したがって、上記同様６４通りの変換パターンがそれぞれ個別に元のパターンとなる。（仮にＯＨ１〜ＯＨ４とする）
【００８７】次に上記同様に６４通りのパターンに対しＫＥＹ＿Ｃ（２ビット）にてそれぞれ個別に更にパターンの変換を行う。すなわち（ＯＨ１×４通り）から（ＯＨ４×４通り）迄の加算値となるので最終的に合計した結果、実質上の変換パターンは２５６通り実現したことになる。
【００８８】したがって本来２５６通りの変換テーブルが必要だったものが、上記の方法により２４通りの変換テーブルを用意するだけで、実質上２５６通りの変換パターンを実現させたことになり回路規模が小さくなる。
【００８９】また、上記方法の変換パターンのロジック回路はシフトレジスタを用いること無くゲート回路のみで設計できる為、次の変換パターンを交換する処理スピードは遊技機の動作するシステムクロックの１周期分も要しない。
【００９０】図１５は更新周期設定データ保持回路ｒ１と更新周期設定回路ｒ２の内部構成を示すブロック図である。
【００９１】次に乱数発生装置の動作について図１６に図示された概要フローに従い順に説明する。図１６は乱数発生装置が所望の動作を行う為の環境設定の設定を行う初期化ルーチン処理を示すフローチャートである。遊技機全体を初期化するシステムリセットが入力されると最初に使用する乱数初期値として
（１）乱数発生装置の固定値、
（２）乱数発生装置のＩＤ番号、
（３）ＲＡＭ値、
（４）ＲＡＭ演算値、
の内、何を使用するかの選定及びその他乱数発生装置の内部回路等の初期化処理の環境設定終了後、ユーザが使用できるユーザモードに遷移しユーザリセット待ちの状態となる。なお、ユーザリセットでは上記処理の初期化は行なわれない。
【００９２】次に図１７の概要フローを参照しつつ説明する。図１７は乱数発生装置が図１６による初期化処理終了後ユーザが自由に乱数を読み出す為の動作設定処理を示すフローチャートである。ユーザが接続した各周辺装置の初期化及びユーザが作成した遊技制御プログラムの先頭番地に戻る為のユーザリセットが入力されると、インターバル動作の為の定周期が起動される。定周期による更新又は手動更新（ソフトウェアによる更新）の内いずれを使用するかの更新トリガ条件の設定が行われ、手動更新が設定された場合ソフトウェア更新トリガによる乱数更新を行うことになる。次に遊技機のスタートセンサ入力等の乱数読み込みタイミングかの判断が行われソフトウェアによる取込みトリガを使用する場合乱数値要求回路をアクセスすることで乱数値保持回路に保持された乱数値が取り込まれ乱数値読出回路へロードされる。後は読み出した乱数を基にユーザが抽選処理等のアプリケーション操作を行うことになる。
【００９３】次に図１８の概要フローを参照しつつ説明する。図１８は乱数発生装置の乱数更新及び乱数読出処理のフローチャートの一例を示したもので、（ａ）は自動更新（定周期）及び手動更新（ソフトウェア）による乱数更新処理、（ｂ）は外部トリガ及びソフトウェアによる取込みトリガによる乱数読出処理を示したフローである。
【００９４】乱数の更新が行われるとビットスクランブルキーデータの示すビットスクランブルテーブルにより乱数値のビットスクランブル処理を行い、乱数値が最大値以内の場合乱数値を乱数値保持回路へ格納し、最大値を超えた場合乱数値の再更新を行う。次に乱数の発生が一巡したか否かの判断が行われ、一巡した場合にビットスクランブルの変更要求は有るか否かの判断が行われ、要求があった場合ビットスクランブルキーデータの更新処理を行う。
【００９５】なお、乱数値の取込とは発生した乱数を乱数保持回路ｒ１２からユーザがアクセス可能な乱数値読出回路ｒ１４に対して送るか否かの処理のことを指す。定周期による乱数更新トリガを使用した場合乱数値の取込は自動的に行われる。この乱数値の取込処理を行うか否かの選定を行うことでユーザが
（１）更新周期設定回路によって自動的に連続して発生された乱数値を使用するか
（２）任意の時点で更新して読み出した乱数値を使用するかの遊技性の趣向を選定することができる。
【００９６】したがって、ユーザが実際に乱数の取得を行うには乱数値要求回路ｒ１３にアクセスすることでその時点の本乱数発生装置で発生されている乱数値を取得することができる。
【００９７】また、ユーザリセットの入力毎に上記動作指定条件の設定をユーザが自由に変更できるが、
（１）最大値設定、
（２）更新トリガ条件設定、
は１度設定を行うと変更することはできない。
【００９８】次に図３について説明する。図３は、実施形態を示す図２の構成とほぼ同じであるが、図２では、乱数発生装置ｃ８に対してクロック生成手段ｃ９から専用の信号（ｓ３）が入力されているのに対し、図３の構成では、乱数発生装置ｃ８に対しチップ外部からトリガ信号を取り入れる為の入トリガ入力バスと、ＥＸ端子とは別に異なるクロックを供給する為のＯＳＣ端子を有しており、乱数更新トリガ、乱数要求トリガ、補助乱数要求トリガ等を外部から取り入れることを可能とするものである。
【００９９】次に図１２について説明する。図１２は、図１１の構成とほぼ同じであるが、図１２の構成では、更に外部出力制御手段ｒ２０を設け、乱数値保持回路ｒ１２から出力される乱数データをソフトウェア操作によるスイッチにより外部入出力手段ｃ１４へ送出する実施形態を示した乱数発生の回路構成を示すブロック図である。ソフトウェア操作によるスイッチとは、ユーザではアクセスや操作ができないものであり、例えば所定のアルゴリズムによりコマンドや制御シーケンスを暗号化処理を施した信号が外部入出力手段ｃ１４へ入力され、その信号をＣＰＵが認識した際に起動するものである。このスイッチが起動されると、乱数値保持回路ｒ１２の乱数データがリアルタイムで入賞状態やチップの遊技状態に関わらず、外部入出力手段ｃ１４へ送出されることになる。すなわち、発生した全ての乱数データが出力されることになり、第三者機関での出現乱数の一様性の検査が可能となる。
【０１００】なお、乱数値は通常、乱数が必要なタイミングで適時に読み出されるため、乱数更新内容や乱数列は外部バス上には出力されない。しかし全ての乱数値をデータバス上に出力させて検査を行う必要が生じた場合は、ソフトウェア更新トリガ使用時に毎回、乱数値読出回路１４の乱数データをＣＰＵが読み出せば全ての乱数値がデータバスへ出力させることが可能となる。図１９にその入賞状態に関わらない乱数発生装置の乱数読出処理及び乱数出力処理のフローチャートを示している。
【０１０１】また、乱数最大値比較回路ｒ１１から出力される乱数は、データバス上に直結されていない為、上記やソフトウェア乱数のように更新の度に乱数データがデータバス上に乗ることは無い。すなわち、ＣＰＵのリード命令やリードサイクルに関わらず、乱数発生装置内のバス上で自動的に更新制御が行われる。したがって、この乱数の更新タイミングと乱数列の並び（乱数列を生成する数式）は、不正者に予測することはできない。
【０１０２】＜外部入出力手段の説明＞ 次に図２、図３に示す外部入出力手段ｃ１４について説明する。外部入出力手段ｃ１４は、外部装置と本チップとを接続し、本チップの真贋を検査する為のものである。ｎレベルの認証通信方式を可能にし、各レベルの認証通信が確立後、照合通信方式に遷移し、チップ内部の情報を外部へ出力したり、チップの遊技状態に関わらず、認証、照合、検査の制御を行う。また、認証通信中にやりとりされる認証データ、及び照合通信中のデータは全て暗号化処理が施されており、乱数を基数にした暗号通信を行い、通信で使用されるデータ、暗号や復号に用いられる認証キー等は、毎回通信を行うごとに異なることで、不正者への解読を困難にする。また、試験通信機能がある。外部入出力手段ｃ１４は、ＳＣ端子及びＢＲＣ端子を監視しており、ＢＲＣ端子へクロック等の信号が供給されると外部装置との認証待ち状態となり、ＳＣ端子から所定の信号を受け取ると、その受け取った信号に対する認証制御を行う。
【０１０３】次に、図２０、図２１、図２２、図２３、図２４、及び図２５を参照しつつ、遊技機制御用チップと、外部装置との通信の内容及び方法の関係について説明する。
【０１０４】図２０は、認証方式／照合方式に関わる概念フローチャートである。ここで、外部装置の中で検査装置、照合装置と呼ばれる装置は、第三者機関がチップの検査、真贋チェック等を行う目的で、遊技機制御用チップのＳＣ端子及びＢＲＣ端子（図２、図３に示す外部入出力手段ｃ１４の端子）を介して接続し、通信を実行する装置をいう。外部装置による認証又は照合処理は、通信開始の初期化要求から始まり、認証方式／照合方式の要求をした上で、それぞれのレベルの認証又は照合の通信を開始する。チップが外部装置より通信開始の初期化要求のコマンドを受け取ると、チップは初期化（イニシャル通信）を行い、認証通信に備え、認証方式／照合方式の要求を行い、その要求待ち状態となる。外部装置より認証方式／照合方式の要求を受けると、チップは認証方式を識別し、要求に応じた認証シーケンスで通信を開始する。レベル１、レベル２、・・・、レベルｎとレベルが高くなるごとに、より深いレベルの認証又は照合がなされる。低いレベルの認証又は照合では、その内容に制限が加わることとなる。それぞれのレベルの認証又は照合の通信を開始した後、そのレベルの認証又は照合を実施するか否かを判定する。各レベルにおける認証／照合判定がＮＧだった場合は、外部装置に対し初期化要求を行うが、ＯＫの場合は各認証レベル／照合レベル用に用意された照合通信に遷移することとなる。
【０１０５】図２１は、外部装置との通信の概要シーケンスを示したものである。ＴＤＴＹ検査に始まり、ＢＲＣ端子へ入力するクロックの検査、ＢＲＣ端子へ入力されたクロックの検出を経て、外部装置との通信が開始される。外部装置とチップとの間で通信が開始されると、まず、イニシャル通信を実行する。そして、イニシャル通信を終えてから認証通信又は試験通信を実行する。認証通信においては、各それぞれのレベルにおける認証通信を終えると、照合通信を実行することとなる。
【０１０６】以下、通信の概要シーケンスの内容について詳細に説明する。
【０１０７】＜ＴＤＴＹ検査の説明＞ 最初にシステムリセット解除後、セキュリティモードにおけるＣＰＵのオペコードフェッチをトリガとした自己端子折り返し検査をＳＣ端子にて行う（以下「ＴＤＴＹ検査」と称する）。
＜ＢＲＣ端子へ入力するクロックの検査＞ 次にＴＤＴＹ検査がＯＫとなると、ＢＲＣ端子より入力される通信用クロックの入力条件を監視しその検査を行う。
【０１０８】＜ＢＲＣ端子へ入力されたクロックの検出の説明＞ 次にＢＲＣ端子へ入力されたクロックを検出し、入力条件が満たされた場合のみクロック入力を許可する。入力されたクロックは図示しない保護回路を経て、イニシャル通信の待ち受け状態となる。
【０１０９】＜イニシャル通信の説明＞ 次に外部装置よりイニシャル通信の要求を受信すると、初期化、及びクロックの同期を行う。またどの認証レベルで認証を実施するかの判定を行い、判定後認証通信へと遷移する。また、同様に試験通信の要求を受信すると、データ折り返し試験を行う為の試験通信へと遷移する。
イニシャル通信の内容として
（１）通信要求
外部装置から送られる通信要求情報にしたがって、チップはイニシャル後の通信の内容を決定する。
（２）認証通信要求：認証レベル１〜ｎの要求
（３）試験通信要求：
（４）外部入出力手段ｃ１４へのリセット要求：再度イニシャル通信待ち受け状態に初期化する。認証通信中、照合通信中であってもこのブロックリセット要求を受信した場合は直ちに外部入出力手段ｃ１４の特定された機能ブロックの初期化を行い、イニシャル通信待ち受けとなる。イニシャル通信が正常に終了すると、チップは認証通信待ち受け状態へと遷移する。
【０１１０】＜認証通信の説明＞ ｎレベルの認証レベルによりチップの真偽を検査する。認証後、照合通信へと遷移する。例えばレベル認証の例として
（１）レベル１認証（ｎ１とする）は、外部装置との真贋判定は、セキュリティレベル１において１回のみ実施する。
（２）レベル２認証（ｎ２とする）は、外部装置との真贋判定は、セキュリティレベル２においてｍ回実施する。（ｍ≧１、但しｎ２≧ｎ１）
（３）レベル３認証（ｎ３とする）は、外部装置との真贋判定は、セキュリティレベル３においてｍ回実施する。（ｍ≧２、但しｎ３≧ｎ２）
（４）レベル４認証（ｎ４とする）は、外部装置との真贋判定は、セキュリティレベル４においてｍ回実施する。（ｍ≧２、但しｎ４≧ｎ３）
（５）レベル５認証（ｎ５とする）は、外部装置との真贋判定は、セキュリティレベル５においてｍ回実施する。（ｍ≧２、但しｎ５≧ｎ４）
（６）レベルｎ認証（ｎｎとする）は、外部装置との真贋判定は、セキュリティレベルｎにおいてｍ回実施する。（ｍ≧２、但しｎｎ≧ｎ５）
のようにすることができる。なお、数字が大きくなるほど、セキュリティ強度が大きくなる。また、それぞれのセキュリティレベルにおいて、異なる認証コードを使用するものとする。また、実施回数においても、それぞれの認証レベルにおいて、目的・用途に応じて適宜加減する。なお、認証レベルが低い場合は解析の糸口を与えないよう実施回数が少ない方が好ましいと考えられる。
【０１１１】認証通信は、外部装置とチップ間の相互認証であるため、お互いに相手の真贋に対して判定結果を所有している。認証判定がＮＧ時は照合通信に遷移しないが、ＯＫであった場合は外部装置が認証ＯＫとなったことをチップ側に通知する。また、チップ側の認証判定がＯＫであれば照合通信にそのまま遷移することが可能となる。
なお、認証レベルによって任意の有効データバイト数を与え、外部通信用乱数発生手段ｃ１４ｃより得た乱数値の位置情報にしたがい、送信データの並べ替えを行ってから外部装置側へ送出するものとする。
【０１１２】＜照合通信の説明＞ 認証通信を経て、認証判定がＯＫとなった場合は照合通信に遷移する。各認証レベルに応じて各種コマンドを外部装置より受信し、コマンドに対応したチップ内の情報を返送することが可能となる。
【０１１３】図２２は、外部入出力手段（図２、図３に示すｃ１４）の詳細な構成例を示すブロック図である。本チップは、前述したように、ＢＲＣ端子へクロック等の信号が供給されている場合外部装置との認証待ち状態となり、ＳＣ端子から所定の信号を受け取ると、その受け取った信号に対する認証制御を行うが、その際の重要な役割を果たすのが外部入出力手段ｃ１４である。
【０１１４】外部入出力手段ｃ１４は、送信部ｃ１４ａ、受信部ｃ１４ｂ、外部通信用乱数発生手段ｃ１４ｃ、チップ内部データ用暗号手段ｃ１４ｄ、チップ内部データ用復号手段ｃ１４ｅ、データ制御手段ｃ１４ｆ、通信制御手段ｃ１４ｇからなる。そして、外部入出力手段ｃ１４は、通信に必要な情報を制御したり、チップ内部データの暗号／復号等のハードウェア演算処理、通信ステータス管理、認証コマンド解析・実行等を行う。
【０１１５】これらの手段のうち、ＣＰＵにつながるＢＵＳ１（システムバス）につながるのは、データ制御手段ｃ１４ｆ及び通信制御手段ｃ１４ｇである。ＢＵＳ２は、システムバスとは独立した外部入出力手段ｃ１４内の固有のハードウェアバスであって、送信部ｃ１４ａ、受信部ｃ１４ｂ、外部通信用乱数発生手段ｃ１４ｃ、チップ内部データ用暗号手段ｃ１４ｄ、チップ内部データ用復号手段ｃ１４ｅ、データ制御手段ｃ１４ｆ、通信制御手段ｃ１４ｇのすべてがこのＢＵＳ２につながっている。
【０１１６】＜送信部の説明＞ 外部入出力手段ｃ１４の送信部ｃ１４ａの内部を更に詳しく見ると、
（１）Ｐ／Ｓ（パラレル／シリアル）変換手段、
（２）送信タイミング制御手段、
（３）スクランブル手段、
（４）外部通信用暗号手段、
（５）多重化手段、
（６）フレーム制御手段、
（７）ＴＤＴＹ検査手段、
で構成される。送信部は、外部装置へデータを送信するブロックである。
【０１１７】＜Ｐ／Ｓ変換手段の説明＞ Ｐ／Ｓ変換手段は、データ制御手段ｃ１４ｆからＢＵＳ２を介して送られてきたパラレルデータ信号をシリアルデータ信号に変換する。
【０１１８】＜送信タイミング制御手段の説明＞ 送信タイミング制御手段は、送信の開始要求を受けて、Ｐ／Ｓ変換手段にてチップ内部の暗号化されたデータをパラレルデータからシリアルデータに変換するまでのタイミングの制御、及びフレーム制御のタイミングを制御する。
【０１１９】＜スクランブル手段の説明＞ スクランブル手段は、Ｐ／Ｓ変換手段にてシリアルデータに変換されたチップ内部の暗号化されたデータに対しスクランブル処理を施すものである。後述するスクランブル解除手段とあいまって、暗号通信の秘匿性を高める役割を果たす。
【０１２０】＜外部通信用暗号手段の説明＞ 外部通信用暗号手段は、送信する前のチップ内部のデータに対し所定のアルゴリズムによる暗号を施すものである。
【０１２１】＜多重化手段の説明＞ 多重化手段は、先頭コードの異なる個々のフレーム長に対し、多重化処理を行うものである。
【０１２２】＜フレーム制御手段の説明＞ フレーム制御手段は、何種類かの先頭コードの異なるフレームを制御するものである。
【０１２３】＜ＴＤＴＹ検査手段の説明＞ ＴＤＴＹ検査はＳＣ端子より所定のパターン（例えば”１０１０”等）を送出し、折り返されたパターンを監視することによって、ＳＣ端子破壊による検査を行うものである。ＴＤＴＹ検査は外部システムリセット解除後（セキュリティモード）にＣＰＵより出力されるオペコードフェッチサイクルをトリガとして行われる。ＴＤＴＹ検査が正常に終了した場合は所定のパターン（例えば”１０１０”等）は一回だけの送出で終了するが、折り返されたデータがＮＧであった場合は、ｎ回（例えば最大５回）のリトライが行われる。ｎ回の検査を行ってもＮＧであった場合はＴＤＴＹＯ信号を発生しＣＰＵがリセットされる。ＴＤＴＹ検査終了後はＢＲＣクロック端子の入力を開放し、外部装置から通信用クロック入力を許可する。なお、検査結果はＮＧであっても通信用クロックの入力は許可するものとする。
【０１２４】前述のＰ／Ｓ変換手段によりシリアル変換された信号は、スクランブルをかけられたのち、外部通信用暗号手段により暗号化されて、多重化手段により多重化されてＳＣ端子から出力されるが、その際に、フレーム制御手段により、フレーム化がされることとなる。
【０１２５】＜受信部の説明＞ 外部入出力手段ｃ１４の受信部ｃ１４ｂの内部を更に詳しく見ると、
（１）パルス検出手段、
（２）通信クロック生成手段、
（３）クロック断検出手段、
（４）ハードウェアリセット手段、
（５）外部通信用復号手段、
（６）受信タイミング制御手段、
（７）スクランブル解除手段、
（８）Ｓ／Ｐ変換手段、
（９）フレーム検出手段、
（１０）通信エラー検出手段、
で構成される。受信部は、外部装置からのデータを受信するブロックである。
【０１２６】＜パルス検出手段の説明＞ パルス検出手段は、ＳＣ端子から入力された信号のスタートビット、ストップビット、先頭コード等のパルスの検出を行うものである。
【０１２７】＜通信クロック生成手段の説明＞ 通信クロックはＢＲＣ端子より入力されたクロックの分周を行い、通信を行う上でのクロックを生成する。リセット後は、通信開始時のイニシャルパルスにより、受信データとの同期処理を行う。位相合わせのパルスはＢＲＣクロックに同期する。
【０１２８】＜クロック断検出手段の説明＞ クロック断検出手段は、外部装置から供給される通信クロックが供給されているか否かの検出を行う。外部装置との通信は、外部装置よりＢＲＣ端子へのクロック供給が行われることで動作を開始する為、外部装置が接続されない限りＢＲＣ端子はレベル固定（例えば”Ｈ”レベル固定）であり、クロック断と認識されディセーブル状態となっている。外部装置が接続された場合はＢＲＣ端子より通信クロックが供給され、ある検出条件を満たした時点でクロック断と認識されたディセーブル状態を解除し、通信可能な状態とする。
【０１２９】＜ハードウェアリセット手段の説明＞ ハードウェアリセット手段は、ユーザモードに影響を与えないように、通信エラーからのリカバリ復帰等の初期化処理を行う際に、外部入出力手段ｃ１４の各ブロックをリセットするものである。なお、外部入出力手段ｃ１４の送信部のＰ／Ｓ変換手段、送信タイミング制御手段、スクランブル手段、外部通信用暗号手段、多重化手段、フレーム制御手段、ＴＤＴＹ検査手段、受信部のパルス検出手段、通信クロック生成手段、クロック断手段、外部通信用復号手段、受信タイミング制御手段、スクランブル解除手段、Ｓ／Ｐ変換手段、フレーム検出手段、通信エラー検出手段、及び通信制御手段の各ブロックがリセットされ、外部通信用乱数発生手段、チップ内部データ用暗号手段、チップ内部データ用復号手段、データ制御手段の各ブロックはリセットされない。
【０１３０】＜外部通信用復号手段の説明＞ 外部通信用復号手段は、外部装置から送られてきた所定のアルゴリズムにて暗号化されたデータの復号処理を施すものである。
【０１３１】＜受信タイミング制御手段の説明＞ 受信タイミング制御手段は、受信の開始要求を受けて、Ｓ／Ｐ変換手段にて外部装置から送られた復号化したデータをシリアルデータからパラレルデータに変換するまでのタイミングの制御を、フレーム検出手段からの信号を基に制御を行うものである。
【０１３２】＜スクランブル解除手段の説明＞ スクランブル解除手段は、外部装置から送られた復号化したデータを更に予めスクランブル処理を施されたデータに対しスクランブル解除処理を施すものである。
【０１３３】＜Ｓ／Ｐ変換手段の説明＞ Ｓ／Ｐ変換手段は、シリアルデータをパラレルデータに変換する。
【０１３４】＜フレーム検出手段の説明＞ フレーム検出手段は、各通信によってフレーム長が異なるものを検出する。このフレーム長によって通信内容（認証レベル）が決定される。
【０１３５】＜通信エラー検出手段の説明＞ 通信エラー検出手段は、認証検査を行う際の正確なデータの受け渡しを行なう為の通信上の誤りを検出し、誤動作による内部情報の漏洩とならないよう以下の通信エラーの検出を行う。
【０１３６】＜通信エラー内容の説明＞ 通信エラーは、具体的には、次に掲げる４つのエラーがある。
（１）クロックエラー：これはＢＲＣクロックが断状態時に発生するエラーである。エラーが発生している間は、外部入出力手段はすべてディセーブル状態となる。
（２）通信フォーマットエラー：通信フォーマット上におけるエラーである。
（３）照合通信時のコマンドエラー：照合通信に遷移すると、外部装置からコマンドが送信されるようになる。あらかじめ決められたコマンド以外のコードを受信した場合は全てコマンドエラーとしての処理を行う。コマンドエラーが発生した場合時の処理としては、外部装置に送信する。
（４）ユーザモード中の照合通信エラー：ユーザモード中に照合通信が行われた場合は、ＣＰＵへのリセットは禁止のため、ユーザモード中の照合通信においては、外部装置からコマンドを受信した場合、ユーザモード中であることを知らせるコマンドを外部装置に送信し、ＣＰＵへのリセットが不可能なことを通知し、外部入出力手段ｃ１４のハードウェアによる通信を行うことを知らせる。但し、受信したデータが通信エラーを起こしている場合は、通信に異常があることを通知する。
【０１３７】前述の外部装置からＢＲＣ端子に入力された信号は、パルス検出手段、通信クロック生成手段、クロック断検出手段に送られる。クロック断検出手段により、クロック断が検出されると、ハードウェアリセット手段へ送られて、外部入出力手段ｃ１４の送信部・受信部・通信制御手段の各ブロックへリセット信号が送られる等の処理が行われる。ＢＲＣ信号に基づいて、通信クロック生成手段がクロック信号を生成し、それに基づいて外部通信用復号手段がＳＣ端子からの信号を復号する。復号された信号は、スクランブル解除手段によりスクランブルが解除されて、Ｓ／Ｐ変換手段に送られる。Ｓ／Ｐ変換手段は、受信タイミング制御手段及びフレーム検出手段との連携によりパラレル信号をつくり、ＢＵＳ２からデータ制御手段ｃ１４ｆを介して、チップ側に伝達される。これらの伝達途上において通信エラー検出手段は、フレーム検出及びＳ／Ｐ変換手段からの信号を監視し通信エラーを検出する。
【０１３８】＜外部通信用乱数発生手段の説明＞ 外部通信用乱数発生手段ｃ１４ｃは、外部装置との通信の為に設けられた乱数発生手段であって、乱数発生装置ｃ８とは独立して機能する。なお、乱数発生方式としては乱数発生装置ｃ８と同様である。
【０１３９】＜チップ内部データ用暗号手段の説明＞ チップ内部データ用暗号手段ｃ１４ｄは、外部装置へチップ内部のデータを送信する前に予め所定のアルゴリズムにて暗号を施すものである。なお、外部通信用暗号手段とは独立して機能するものである。
【０１４０】＜チップ内部データ用復号手段の説明＞ チップ内部データ用復号手段は、予め所定のアルゴリズムにて暗号化されたチップ内部のデータに対し復号を施すものである。なお、外部通信用復号手段とは独立して機能するものである。
【０１４１】＜データ制御手段の説明＞ データ制御手段ｃ１４ｆは、ＢＵＳ１を介して送られてきたチップ内部のデータである
（１）秘密情報データ、
（２）ＩＤデータ、
（３）ＲＯＭデータ、
（４）デバイス情報データ、
（５）アクセス情報データ、
（６）Ｓ４を介して送られてきたチップ内部のデータである乱数データ、
（７）Ｓ５を介して送られてきたチップ内部のデータであるスチール情報データ（スチールとはデータの取り込みを指す。以下同様）、
を外部装置へ送出する為のデータ制御、外部装置からのコマンド等のデータをＢＵＳ１上に送出する為のデータ制御を行う。
また、上記これらのデータを一旦記憶するバッファを兼ね備えており、具体的には受信部ｃ１４ｂを介して入力された外部装置データを格納するレジスタ、乱数発生装置ｃ８からの信号ｓ４により受け取った乱数データを格納するレジスタ、スチール情報格納手段ｃ１５からの信号ｓ５により受け取ったスチール情報データを格納するレジスタ、チップの他の部分から取得した秘密情報データ、ＩＤデータ、ＲＯＭデータ、デバイス情報データ、アクセス情報データ等をそれぞれ格納するレジスタを有している。
なお、ＲＯＭデータとは、ユーザ用ＲＯＭやブート用ＲＯＭに格納されてあるデータを指し、デバイス情報データとは、量産用チップ／開発用チップのチップ種別、ＣＰＵの種類や型式番号、内蔵された各デバイスの種類や型式番号を指し、アクセス情報データとは、内蔵された各デバイスがアクセスを行った時の状況の履歴データを示すものである。
【０１４２】＜通信制御手段の説明＞ 通信制御手段ｃ１４ｇは、チップと外部装置との間で相互認証を行う為の各種制御を行う。図２３は、通信制御手段ｃ１４ｇのブロック図を示すものであり、認証待ち制御手段と、シーケンス制御手段と、認証レベル制御手段と、認証判定手段と、認証コマンド制御手段と通信ステータス制御手段とで構成される。
【０１４３】＜認証待ち制御手段の説明＞ 認証待ち制御手段は、外部装置からの通信要求を受けて最初の通信処理を行い、外部装置から次の処理要求を受けるまでのチップ自身のスタンバイ状態を制御するものである。
【０１４４】＜シーケンス制御手段の説明＞ シーケンス制御手段は、それぞれ異なる認証レベルでのシーケンスの制御を行うものである。
【０１４５】＜認証レベル制御手段の説明＞ 認証レベル制御手段は、それぞれ異なる認証レベルでのコマンド制御を行うものである。
【０１４６】＜認証判定手段の説明＞ 認証判定手段は、それぞれ異なる認証レベルのコマンドの判定や許可を行うものである。
【０１４７】＜認証コマンド制御手段の説明＞ 認証コマンド制御手段は、チップ内部の各種データを読み出す為の制御を行うものである。
【０１４８】＜通信ステータス制御手段の説明＞ 通信ステータス制御手段は、通信中に発生した各通信ステータスのデータの格納や制御を行う。ステータスとして考えられるのは、受信フレーム中のパリティビット検査を行い、受信したデータのパリティ結果と異なった場合発生する通信フォーマットエラー等の通信エラーステータスや、ブート処理による自己診断情報のステータスや、各認証コマンドの制御ステータス等がある。
【０１４９】データ制御手段ｃ１４ｆが制御する秘密情報データ、ＩＤデータ、ＲＯＭデータ、デバイス情報データ、アクセス情報データ、乱数データ、スチール情報データのチップ内部データは、通信ステータス制御手段、認証コマンド制御手段、認証判定手段、認証レベル制御手段、シーケンス制御手段、認証待ち制御手段の連携に従い、それぞれ必要に応じて、また、各認証レベルのそれぞれの認証手続に従い、順次チップ内部データが外部装置へ送られていくこととなる。
【０１５０】＜スチール情報格納手段の説明＞ 次に図２、図３に示すスチール情報格納手段ｃ１５について説明する。スチール情報格納手段ｃ１５は、プログラム管理エリアにてユーザが指定したエリアに格納されたデータの情報を、ＣＰＵがその指定したエリアにアクセスすることで、リアルタイムにその時のアクセスしたデータの情報が格納されるものである。また、内蔵された各デバイスにＣＰＵがアクセスを行った際に、その時の状況が同様に格納されるものである。
【０１５１】次に図２４、図２５について説明する。図２４は、ユーザが指定したエリアの情報をスチール情報格納手段に格納する迄のフローチャートである。また、図２５は、チップ内部の情報データを外部装置へ送出する為のフローチャートであり、外部装置からチップ内部の情報データの送信要求がされて、チップがチップ内部情報データを送信する処理を示すフローチャートを外部装置側及びチップ側の動作を対照させて示している。なお、本フローチャートでは、通信処理中に発生する各種エラー処理については、説明を省略してあるが、さまざまな段階で生じ得るエラーに関しては、適切な段階にまで戻るなどのエラー処理が行われる。
【０１５２】まず、前提として、チップ側のＣＰＵの動作のうち、セキュリティモードの開始処理に始まり、ユーザモードに遷移してからのスチールデータ格納処理について図２４を参照しつつ説明する。図１の量産チップの説明において前述したように、チップのブート時には、セキュリティモードから始まり、所定のブート処理が完了してセキュリティチェックがＯＫになるとユーザモードに遷移する。セキュリティモードにおける一連のブート処理のうちの一つとして、「プログラム管理エリアにてユーザが指定したアドレス（エリア）を読み込むステップ」と、「プログラム管理エリアにてユーザが指定したアドレス（エリア）をブート処理の環境設定値として設定するステップ」とが実行される。ここで、「プログラム管理管理エリアにてユーザが指定したアドレス（エリア）」とは、図５（ａ）に示すプログラム管理エリアの「１ＦＡ０ｈ」から始まり「１ＦＢＦｈ」までのエリアに書き込まれたものを指す。このアドレス（エリア）を読み込んだ上で、ブート処理の環境設定値として設定する。そして、ユーザモードに遷移したのち、ＣＰＵが当該アドレス（エリア）にアクセスをしたか否かを判断する。ＣＰＵが当該アドレス（エリア）にアクセスした時には、その時のデータバス上のデータをスチールし、スチールしたデータをスチール情報格納手段ｃ１５に格納する。これらの処理は、ＣＰＵ、記憶手段ｃ１１、記憶監視手段ｃ１２、スチール情報格納手段ｃ１５の連携によりなされる。
【０１５３】次に、図２５の右側に記載した外部装置側のフローチャートを説明する。図２５の右側に記載した外部装置側のフローチャートは、主に、チップ内部情報データの送信要求に始まり、その受信処理までの処理を示すものである。外部装置がチップ内部情報データの要求送信を行う場合には、チップへの送信要求処理を行い、チップからの応答がある場合に、レベル認証手続を行い、それをクリアすると、チップ内部情報データの送信要求処理を実行し、その受信処理、受信したデータを外部装置の記憶手段に格納する処理を行い、受信が終了すると、その他の処理を実行して戻る。チップからの応答が無い場合やレベル認証をクリアしない場合は、スタート時点に戻る。また、チップ内部情報データの受信処理が終了しない場合は、再度送信要求処理を実行することとなる。なお、何回かの再度送信要求を行い、チップ内部情報データの受信処理が終了しない場合は、図示しないエラー処理に従うこととなる。
【０１５４】図２５の左側に記載したチップ側のフローチャートは、外部装置との通信に関するチップ側のフローチャートである。外部装置から照合通信の要求ありと判断すると、外部装置との通信開始処理を実行する。レベル認証をクリアできるとその旨を外部装置へ通知する。そして、照合通信の受信待ちをする。そして、チップ内部情報データの取り出し要求があると、チップ内部情報データの取り出し処理を実行し、そのデータを外部装置へ送信する。その後、照合通信の受信待ちに戻る。
【０１５５】各機関へ提供する認証レベルの割り当ての例として
（１）レベル１：ユーザＡ
（２）レベル２：ユーザＢ
（３）レベル３：第三者機関Ａ（下位）
（４）レベル４：第三者機関Ｂ（中位）
（５）レベル５：第三者機関Ｃ（上位）
………
（６）レベルｎ：最上位機関
のように考えられる。
【０１５６】また、認証検査／照合検査の内容の例として、
（１）レベル１（ユーザＡ）：１種類のＩＤ番号＋ユーザ指定エリア情報
（２）レベル２（ユーザＢ）：レベル１＋１種類のＩＤ番号＋ユーザプログラム
（３）レベル３（第三者機関Ａ）： レベル２＋数種類のＩＤ番号＋乱数データ
（４）レベル４（第三者機関Ｂ）： レベル３＋全種類のＩＤ番号＋デバイス情報データ
（５）レベル５（第三者機関Ｃ）： レベル４＋アクセス情報データ
………
（６）レベルｎ （最上位機関）：チップ内部データ全て
のように考えられる。なお、各レベルによる真贋判定の実施の回数については段落番号０１１０で説明したものに対応している。
【０１５７】上述の例はあくまでも一例であり、各機関へ提供する認証レベルの割り当てや具体的に検査／照合する内容は色々な組み合わせが考えられる。
【０１５８】また、チップの真贋検査において、認証レベルの低いレベル１及びレベル２については、特に検査装置や照合装置に限らず、ホールコンピュータにこれらの認証レベルに対応した真贋検査の機能を持たせても良いことは言うまでもない。
【０１５９】
【発明の効果】本発明では、チップの外部端子自身が自ら出力した信号や、外部端子へ入力された信号をチェックする機能を持ったバス／信号線制御手段を内蔵することで、悪意に出力同士を短絡（ショート）したり、然るべく外部端子に想定できない信号が入力されるような不正に対しても、これらの不正を事前に検出することができる。
【図面の簡単な説明】
【図１】チップの動作モード遷移図である。
【図２】チップ全体の機能ブロック図である。
【図３】外部トリガ／クロック入力、及び乱数データを外部へ出力可能な場合のチップ全体の機能ブロック図である。
【図４】チップ全体のメモリマップを示した具体例図である。
【図５】ユーザ用ＲＯＭ内のエリアを示した具体例図である。
【図６】暴走監視手段ｃ４のブロック図である。
【図７】リセット／割込制御手段ｃ５のブロック図である。
【図８】システムリセットのタイミングチャート例である。
【図９】ユーザリセットのタイミングチャート例である。
【図１０】ＮＭＩ及びＩＮＴ割込みのタイミングチャート例である。
【図１１】乱数発生の回路構成を示すブロック図である。
【図１２】乱数データを外部へ出力可能な場合の乱数発生の回路構成機能ブロック図である。
【図１３】補助乱数発生手段ｒ１９の具体例を示すブロック図である。
【図１４】ビットスクランブルテーブルの構成を示す概念説明図である。
【図１５】更新周期設定データ保持回路ｒ１と更新周期設定回路ｒ２の内部構成を示すブロック図である。
【図１６】乱数発生装置ｃ８が所望の動作を行う為の環境設定の設定を行う初期化ルーチン処理を示すフローチャートである。
【図１７】乱数発生装置ｃ８が図１６による初期化処理終了後ユーザが自由に乱数を読み出す為の動作設定処理を示すフローチャートである。
【図１８】乱数発生装置ｃ８の乱数更新及び乱数読出処理のフローチャートを示したものである。
【図１９】入賞状態に関わらない乱数発生装置ｃ８の乱数読出処理及び乱数出力処理のフローチャートを示したものである。
【図２０】認証方式／照合方式に関わる概念フローチャートである。
【図２１】外部装置との通信の概要シーケンスである。
【図２２】外部入出力手段ｃ１４の詳細な構成例を示すブロック図である。
【図２３】外部入出力手段ｃ１４のうちの通信制御手段ｃ１４ｇの詳細を示すブロック図である。
【図２４】ユーザが指定したエリアの情報をスチール情報格納手段に格納する迄のフローチャートである。
【図２５】チップ内部の情報データを外部装置へ送出する為のフローチャートである。外部装置からチップ内部の情報データの送信要求がされて、チップがチップ内部情報データを送信する処理を示すフローチャートを外部装置側及びチップ側の動作を対照させて示している。
【図２６】本発明のバス／信号線制御手段ｃ１３の端子毎の不一致検出を行う第一実施例を示したブロック構成図である。
【図２７】本発明のバス／信号線制御手段ｃ１３の複数端子について同時に不一致判定を行う第二実施例を示したブロック構成図である。
【符号の説明】
ｃ１ 中央処理装置（ＣＰＵ）
ｃ２ タイマシステム
ｃ３ 不正実行禁止手段
ｃ４ 暴走監視手段
ｃ４ａ クロック選択手段
ｃ４ｂ ｎビットカウンタ
ｃ４ｃ 暴走監視制御手段
ｃ４ｄ 動作モード制御手段
ｃ４ｅ 制御ワード設定手段
ｃ４ｆ 出力制御手段
ｃ５ リセット／割込制御手段
ｃ５ａ ノイズフィルタ
ｃ５ｂ ＯＲ（論理和）回路
ｃ５ｃ 延長回路
ｃ５ｄ ＩＮＴ優先順位制御回路
ｃ６ デコード手段
ｃ７ 入出力手段
ｃ７ａ 入出力制御手段
ｃ７ｂ 機能選択手段
ｃ８ 乱数発生装置
ｃ９ クロック生成手段
ｃ１０ セキュリティ手段
ｃ１１ 記憶手段
ｃ１１ａ ＩＤ格納手段
ｃ１１ｂ ブート用記憶手段
ｃ１１ｃ ユーザ用記憶手段
ｃ１２ 記憶監視手段
ｃ１３ バス／信号線制御手段
ｃ１３ａ Ｉ／０バッファ
ｃ１３ｂ 期待値設定回路
ｃ１３ｃ 切換回路
ｃ１３ｄ 切換制御回路
ｃ１３ｅ 不一致検出回路
ｃ１３ｆ 不一致判定回路
ｃ１４ 外部入出力手段
ｃ１４ａ 送信部
ｃ１４ｂ 受信部
ｃ１４ｃ 外部通信用乱数発生手段
ｃ１４ｄ チップ内部データ用暗号手段
ｃ１４ｅ チップ内部データ用復号手段
ｃ１４ｆ データ制御手段
ｃ１４ｇ 通信制御手段
ｃ１５ スチール情報格納手段
ｒ１ 更新周期設定データ保持回路
ｒ１ａ 基準インターバル周期指定回路
ｒ１ｂ 定周期設定値格納回路
ｒ２ 更新周期設定回路
ｒ２ａ 基準インターバル周期生成回路
ｒ２ｂ 基準インターバル周期カウント回路
ｒ２ｃ リロードタイミング生成回路
ｒ３ ソフトウェア更新トリガ発生回路
ｒ４ 動作開始指示回路
ｒ５ 乱数更新トリガ選択情報保持回路
ｒ６ 乱数更新トリガ選択回路
ｒ７ 更新制御回路
ｒ８ 乱数発生回路
ｒ９ ビットスクランブル設定回路
ｒ９ａ ビットスクランブル要求回路
ｒ９ｂ ビットスクランブルキー生成回路
ｒ９ｃ ビットスクランブル回路
ｒ１０ 乱数最大値格納回路
ｒ１１ 乱数最大値比較回路
ｒ１２ 乱数値保持回路
ｒ１３ 乱数値要求回路
ｒ１４ 乱数値読出回路
ｒ１５ ＲＯＭ内プログラム管理エリア
ｒ１５ａ 乱数初期値選択定数
ｒ１５ｂ ＲＡＭアドレス指定
ｒ１６ ソフトウェア操作
ｒ１６ａ 固定値
ｒ１６ｂ ＩＤ番号
ｒ１６ｃ ＲＡＭ値
ｒ１６ｄ ＲＡＭ演算値
ｒ１６ｅ ＲＡＭ
ｒ１７ 乱数初期値選択回路
ｒ１８ 乱数初期値格納回路
ｒ１９ 補助乱数発生手段
ｒ２０ 外部出力制御手段
ｒ２１ 命令実行数カウント回路
ｒ２２ 熱雑音発生回路
ｒ２３ Ａ／Ｄ変換回路
ｒ２４ カウンタ回路
ｒ２５ 外部トリガ制御手段
Ｓ１ 乱数一巡終了信号
Ｓ２ ビットスクランブル要求信号
Ｓ３ 各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源
Ｓ４ ユーザでアクセスできない乱数出力データ
Ｓ５ スチール情報データ
ＢＵＳ１ システムバス
ＢＵＳ２ 外部入出力手段ｃ１４内の固有のハードウェアバス
Claims (6)
- セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、
外部端子の入出力を自らチェックする機能を持ったバス／信号線制御手段を有する遊技機制御用チップ。 - 請求項１に記載の遊技機制御用チップであって、
前記バス／信号線制御手段は、
制御信号の方向制御や駆動能力の強化をするＩ／Ｏバッファと、
所定のデータ値や信号パターン等を設定する期待値設定回路と、
外部端子から入力された信号と、前記期待値設定回路にて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出回路と、
前記外部端子へ出力する信号、又は前記期待値設定回路の出力信号のいずれかを選択して前記不一致検出回路へ送出する切換回路と、
該切換回路の出力／切換信号の制御や前記不一致検出回路の検出条件設定の制御を行う切換制御回路と、
前記不一致検出回路から送られてきた外部端子の信号が不一致であるか否かの判定を行い、一致しなければ，前記遊技機制御用チップのＣＰＵを停止させたり，その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定回路
を有する遊技機制御用チップ。 - 外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、
外部端子の入出力の異常を検出する異常検出ステップと、
該異常検出ステップにて異常を検出した場合に、前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる異常判定ステップと
を有する遊技機制御方法。 - 外部端子の入出力を自らチェックする機能を持った遊技機制御用チップを用いた遊技機制御方法であって、
所定のデータ値や信号パターン等を設定する期待値設定ステップと、
外部端子から入力された信号と、前記期待値設定ステップにて設定された所定のデータ値や信号パターン等の出力信号又はチップ内部の信号を外部端子へ出力する各制御信号とを比較し、不一致の検出を行う不一致検出ステップと、
前記不一致検出ステップの結果に基づき、不一致の場合には前記遊技機制御用チップのＣＰＵを停止させたり、その検査対象である外部端子の情報を異常検出信号として外部へ知らせる不一致判定ステップと
を有する遊技機制御方法。 - 請求項４に記載の遊技機制御方法であって、
前記不一致判定ステップにおける処理を前記外部端子毎に実行する遊技機制御方法。 - 請求項４に記載の遊技機制御方法であって、
前記不一致判定ステップにおける処理を前記複数の外部端子について実行する遊技機制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261253A JP4363829B2 (ja) | 2002-09-06 | 2002-09-06 | 遊技機制御用チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261253A JP4363829B2 (ja) | 2002-09-06 | 2002-09-06 | 遊技機制御用チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004097363A true JP2004097363A (ja) | 2004-04-02 |
| JP4363829B2 JP4363829B2 (ja) | 2009-11-11 |
Family
ID=32261682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002261253A Expired - Fee Related JP4363829B2 (ja) | 2002-09-06 | 2002-09-06 | 遊技機制御用チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363829B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009183500A (ja) * | 2008-02-07 | 2009-08-20 | Daito Giken:Kk | 遊技台 |
| JP2010194368A (ja) * | 2010-06-17 | 2010-09-09 | Daito Giken:Kk | 遊技台 |
| JP2010259837A (ja) * | 2010-08-23 | 2010-11-18 | Daito Giken:Kk | 遊技台 |
| JP2021137487A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
| JP2021137486A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
| JP2021137488A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
-
2002
- 2002-09-06 JP JP2002261253A patent/JP4363829B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009183500A (ja) * | 2008-02-07 | 2009-08-20 | Daito Giken:Kk | 遊技台 |
| JP4537463B2 (ja) * | 2008-02-07 | 2010-09-01 | 株式会社大都技研 | 遊技台 |
| JP2010194368A (ja) * | 2010-06-17 | 2010-09-09 | Daito Giken:Kk | 遊技台 |
| JP4576484B2 (ja) * | 2010-06-17 | 2010-11-10 | 株式会社大都技研 | 遊技台 |
| JP2010259837A (ja) * | 2010-08-23 | 2010-11-18 | Daito Giken:Kk | 遊技台 |
| JP2021137487A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
| JP2021137486A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
| JP2021137488A (ja) * | 2020-03-09 | 2021-09-16 | 京楽産業．株式会社 | 遊技機 |
| JP7141727B2 (ja) | 2020-03-09 | 2022-09-26 | 京楽産業．株式会社 | 遊技機 |
| JP7141728B2 (ja) | 2020-03-09 | 2022-09-26 | 京楽産業．株式会社 | 遊技機 |
| JP7141729B2 (ja) | 2020-03-09 | 2022-09-26 | 京楽産業．株式会社 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4363829B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4263898B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
| JP4364292B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
| US7779273B2 (en) | Booting a multiprocessor device based on selection of encryption keys to be provided to processors | |
| US7774617B2 (en) | Masking a boot sequence by providing a dummy processor | |
| US8037293B2 (en) | Selecting a random processor to boot on a multiprocessor system | |
| JP5031029B2 (ja) | 複数のプロセッサにまたがるセキュア・ブートのシステム、方法およびプログラム | |
| US8046573B2 (en) | Masking a hardware boot sequence | |
| US9104894B2 (en) | Hardware enablement using an interface | |
| KR101237104B1 (ko) | 의사 난수 생성기에 대한 초기 시드 관리 | |
| JP5607546B2 (ja) | 保護された動作モードの間にシステムアクセスを制御するための方法および装置 | |
| WO2017101122A1 (zh) | 管用分离的计算机加密锁 | |
| US8108941B2 (en) | Processor, memory, computer system, system LSI, and method of authentication | |
| JP6695805B2 (ja) | 部品が本質的な特徴に基づいて起動される集積回路 | |
| KR101329823B1 (ko) | 보안 시스템 온 칩 | |
| US20070288739A1 (en) | System and method for masking a boot sequence by running different code on each processor | |
| JP4242600B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
| JPH1040099A (ja) | 通信機能を有するセキュリティチップ | |
| JP4226845B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
| JP4363829B2 (ja) | 遊技機制御用チップ | |
| JP2004038409A (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
| JP2003209545A (ja) | コア内蔵型集積回路及びそのコア盗用防止方法 | |
| JP2002099345A (ja) | 通信機能を有するセキュリティチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150828 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |