JP4364292B2 - 遊技機制御用チップ及び遊技機制御方法 - Google Patents
遊技機制御用チップ及び遊技機制御方法 Download PDFInfo
- Publication number
- JP4364292B2 JP4364292B2 JP2008257619A JP2008257619A JP4364292B2 JP 4364292 B2 JP4364292 B2 JP 4364292B2 JP 2008257619 A JP2008257619 A JP 2008257619A JP 2008257619 A JP2008257619 A JP 2008257619A JP 4364292 B2 JP4364292 B2 JP 4364292B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- data
- chip
- external device
- authentication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Pinball Game Machines (AREA)
Description
また、同様にホール側にとっても、チップの真贋がチェックできることが可能な装置やシステムが切実に望まれている。
さらに、第三者機関においても、巧妙・高度化した不正に対応する為に、より詳細なチップの内部情報が読み出せることが可能な装置やシステムが切実に望まれている。
その為、ある特定された第三者機関が行う立ち入り検査において、ホール側が意図しないで不正が仕組まれた場合においても、ホール側が責任をとらなければならないといった問題がある。したがって,チップの真贋がチェックできる装置やシステムが導入されていれば、意図しない不正に対しても迅速に対処できた筈である。
(2)チップに複数の認証レベルの認証機能を内蔵させることで、異なる認証レベルでの真贋の為の検査装置/照合装置を用意することが可能となり、各機関への供給が可能となる。したがって、ある特定された第三者機関にしか供給されなかった検査装置/照合装置を、ホール又は/及びユーザ側にも供給することができるため、偽造チップに対する迅速な対処を実施できる。
(3)また、下位の機関内で、チップの認証方式が漏洩、及び解析されたとしても、上位の認証方式に対応した解析を行うのは困難であるから、セキュリティとしての機密性が保たれる。
(4)また、チップ内に設けた外部入出力手段c14が、外部装置との通信により、認証手続きを経て、前記スチール情報を外部装置に出力することを可能としたので、ユーザプログラム動作中であっても、外部装置からの要求により、前記スチール情報を取り出すことが可能になった。
(5)外部入出力手段c14には、クロック断検出手段が設けられ、外部装置との間の通信の際に、クロック断を検出した場合には、リセット/割込制御手段に通知がされて、リセットがかかり、セキュリティチェックがなされ、OKされなければCPU停止がなされるので、不正にスチール情報を取り出そうという試みから守ることができる。
(6)外部装置との通信手続きには、独自の乱数、暗号処理がなされ、更にスクランブル処理がなされるので、更にセキュリティが高くなっている。特に、スクランブル処理、スクランブル解除処理により、暗号通信の秘匿性が高まった。
(7)チップ内の外部入出力手段c14には、システムバスからは独立したハードウェアバスが設けられており、外部装置との通信の際には、そのハードウェアバスが用いられるため、ユーザプログラムの実行からは、独立性が高い。
(8)乱数発生装置c8からの乱数データをも、ユーザプログラムの実行中にかかわらず、外部装置からの要求により、認証手続きを経て外部装置に出力することができる。
(9)チップ内部のさまざまなデータをそれぞれ制御するデータ制御手段があり、複数の認証レベルのそれぞれにしたがって、出力可能なデータの種類を特定可能であるので、データの種類に応じたセキュリティが確保できる。
<チップの形態の説明> 本発明に係る遊技機制御用チップは、遊技機内部の基板上に搭載される集積回路として構成される。チップ種別の分類として、開発用チップと量産用チップとがある。図1を参照しつつ、量産用チップと開発用チップとについて説明する。開発用チップは、セキュリティ判定機能を有しないチップであり、それ以外については量産用チップと同等の機能を有する。量産用チップは、内蔵された記憶手段に記憶されているプログラムが、第三者機関による試験に合格した適正なものであるか否かを判定するセキュリティ判定機能を有する。
更にまた、本発明に係る遊技機制御用チップは、n(nは2以上の自然数である。以下同様)レベルの認証方式を持った外部入出力手段を内蔵しており、検査装置、照合装置、またはホールコンピュータ等の外部装置(以下、外部装置と省略)を接続することにより、用途に合わせた認証レベルでのチップの真贋検査の実施、及びチップ内の情報(ID番号等)を読み出すことが可能である。
CPUは、各機能ブロック(以下、便宜上「デバイス」、「回路」と呼称する場合もある。)の制御や指令を行う。
暴走監視手段c4は、ユーザモードに遷移する際に自動的に起動され、タイムアウト時間が経過すると、タイムアウト信号を発生させる。このタイムアウト信号を受け付けることによりユーザリセットを発生しユーザプログラムのリセットアドレス(例えば0番地等)からユーザプログラムを再実行させる。
また、動作モード制御手段c4d、制御ワード設定手段c4eの各種設定により、
(1)タイムアウト時間の設定・変更、
(2)カウントクリア&リスタート、
(3)動作許可/禁止、
等の設定を可能とする。
(1)入出力制御手段c7a、
(2)機能選択手段c7b、
とからなる。更に入出力制御手段c7aは、
(a)パラレル入出力ポート、
(b)外部デバイスデコード、
との二つの機能を持つ。
なお、パラレル入出力ポートは、異なる任意のビット幅の入出力ポートを複数個内蔵しており、それぞれポートの入出力の設定が可能である。
機能選択手段c7bによりいずれか1つの機能を選択して外部との入出力を行う。これにより外部端子がパラレル入出力ポート、または外部デバイスデコードのいずれかの状態として機能する。
(1)認証チェック制御手段、
(2)不正実行禁止制御手段、
(3)モード制御手段、
(4)機能制御手段、
(5)記憶手段制御手段、
(6)通信フォーマット制御手段、
の6つの手段からなる。
(a)不正実行禁止手段c3が不正検出を行った際の指定エリア外での命令実行禁止の制御、
(b)RAM(外部/内部両方)上でのプログラム実行禁止の制御、
(c)指定エリアでのプログラム実行監視の制御、
(d)リセット制御、
を行う。
(a)プログラムモード、
(b)セキュリティモード、
(c)ユーザモード、
の三つのモードの制御を行う。
また、その他の制御として外部装置との通信を行う通信モードを制御する。
(a)バス・信号線制御、
(b)CPU停止制御、
(c)乱数故障診断機能制御、
(d)ユーザ用ROMの読み出し/書き込み、
の機能を制御する。
(a)デバイス切り離し、
(b)メモリバンク切り換え、
を行う。
(a)試験年月日時刻、
(b)製造年月日時刻、
(c)製造場所、
(d)製造工場、
(e)製造ライン、
(f)製造ロット、
(g)製造番号、
(h)ユーザ管理番号、
(i)シリアル番号、
等の情報データのうちのいくつかをn種類の異なるID番号として格納することができ、このID番号が付与されることで量産(例えば1000万個等)や流通等の管理が可能になる。また、ID番号とは別に第三者やユーザが知りえないチップ製造者・販売者のみがチップを特定できる情報である秘密情報を格納している。秘密情報の具体例としては、資材管理上の詳細な情報(ウェハー管理番号等)や協力工場に関するコード番号等があり得る。
(a)ブート用ROM、
(b)ブート用RAM、
とにより構成され、(a)ブート用ROMには、
(イ)セキュリティチェックプログラム、
(ロ)故障診断プログラム、
(ハ)環境設定プログラム、
(ニ)認証/照合プログラム、
等が格納される。また、(b)ブート用RAMは、ブートプログラムのワークエリア(データエリア,スタックエリア等)として使用する。
(a)ユーザ用ROM、
(b)ユーザ用RAM、
により構成される。
(1)プログラム管理エリアのスタートを示すコード列を設定する「ヘッダ(HDR)」(例として1F80(16進)〜1F87(16進)にマッピング)、
(2)メーカーコードを設定する「メーカーコード(MCD)」(例として1F88(16進)〜1F8A(16進)にマッピング)、
(3)製品コードを設定する「製品コード(PCD)」(例として1F8B(16進)〜1F92(16進)にマッピング)、
(4)ユーザプログラムのプログラムコードエリアの最終アドレスを設定する「プログラムコードエンドアドレス(PCE)」(例として1F93(16進)〜1F94(16進)にマッピング)、
(5)ユーザ用RAMのサイズを設定する「RAMサイズ選択(RSS)」(例として1F95(16進)にマッピング)、
(6)端子をパラレル入出力ポートまたは外部デバイスへのチップセレクトとして使用するかを設定する「端子機能選択」(例として1F96(16進)にマッピング)、
(7)乱数初期値を設定する「乱数初期値選択」(例として1F97(16進)にマッピング)、
(8)乱数初期値選択において指定のユーザ用RAMの値を選択した場合にそのアドレスを設定する「乱数初期値データアドレス」(例として1F98(16進)〜1F99(16進)にマッピング)、
(9)ユーザが指定したエリアに格納されたデータの情報を外部装置が読み出す為のユーザ用RAMアドレスを設定する「ユーザが読み出しを行う為のユーザ指定アドレス(エリア)」(例として1FA0(16進)〜1FBF(16進)にマッピング)等がある。
(1)は外部トリガ入力バスが無い場合(図2参照)、
(2)は外部トリガ入力バスがある場合(図3参照)
について示している。発生手段として
(a)CPUの命令制御による乱数発生、
(b)熱雑音による乱数発生、
(c)別クロックによる乱数発生、
(d)チップ外部からのトリガ入力、
による乱数発生の4つの場合を含む。
(1)の外部トリガ入力バスが無い場合、各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源(s3)がクロック生成手段c9より供給され、
(2)の外部トリガ入力バスがある場合、EX端子とは別のクロックがOSC端子より供給される。供給するクロックとして所定のインターバル周期との同期を避ける為に、例えばEX端子に供給される周波数(例えば12MHzとする。)とは別の異なる周波数(例えば11MHzとする。)を供給するようにしても良いことはいうまでもない。
(1)D0−D1−D2−D3−D4−D5−D6−D7
(2)D3−D0−D5−D1−D7−D2−D4−D6
(3)から(255)までの記載を省略。
(256)D7−D5−D2−D4−D1−D6−D0−D3
といった様に元の変換を行わないものを加味すると256通りの変換パターンが存在することになる。この様子を図式イメージ化したものが図14(a)である。
(O1×4通り)から(O16×4通り)迄の加算値となるので合計実質上64通りの変換パターンを実現したことになる。したがって、上記同様64通りの変換パターンがそれぞれ個別に元のパターンとなる。(仮にOH1〜OH4とする)
(1)乱数発生装置の固定値、
(2)乱数発生装置のID番号、
(3)RAM値、
(4)RAM演算値、
の内、何を使用するかの選定及びその他乱数発生装置の内部回路等の初期化処理の環境設定終了後、ユーザが使用できるユーザモードに遷移しユーザリセット待ちの状態となる。なお、ユーザリセットでは上記処理の初期化は行なわれない。
(1)更新周期設定回路によって自動的に連続して発生された乱数値を使用するか
(2)任意の時点で更新して読み出した乱数値を使用するかの遊技性の趣向を選定することができる。
(1)最大値設定、
(2)更新トリガ条件設定、
は1度設定を行うと変更することはできない。
<BRC端子へ入力するクロックの検査> 次にTDTY検査がOKとなると、BRC端子より入力される通信用クロックの入力条件を監視しその検査を行う。
イニシャル通信の内容として
(1)通信要求
外部装置から送られる通信要求情報にしたがって、チップはイニシャル後の通信の内容を決定する。
(2)認証通信要求:認証レベル1〜nの要求
(3)試験通信要求:
(4)外部入出力手段c14へのリセット要求:再度イニシャル通信待ち受け状態に初期化する。認証通信中、照合通信中であってもこのブロックリセット要求を受信した場合は直ちに外部入出力手段c14の特定された機能ブロックの初期化を行い、イニシャル通信待ち受けとなる。イニシャル通信が正常に終了すると、チップは認証通信待ち受け状態へと遷移する。
(1)レベル1認証(n1とする)は、外部装置との真贋判定は、セキュリティレベル1において1回のみ実施する。
(2)レベル2認証(n2とする)は、外部装置との真贋判定は、セキュリティレベル2においてm回実施する。(m≧1、但しn2≧n1)
(3)レベル3認証(n3とする)は、外部装置との真贋判定は、セキュリティレベル3においてm回実施する。(m≧2、但しn3≧n2)
(4)レベル4認証(n4とする)は、外部装置との真贋判定は、セキュリティレベル4においてm回実施する。(m≧2、但しn4≧n3)
(5)レベル5認証(n5とする)は、外部装置との真贋判定は、セキュリティレベル5においてm回実施する。(m≧2、但しn5≧n4)
(6)レベルn認証(nnとする)は、外部装置との真贋判定は、セキュリティレベルnにおいてm回実施する。(m≧2、但しnn≧n5)
のようにすることができる。なお、数字が大きくなるほど、セキュリティ強度が大きくなる。また、それぞれのセキュリティレベルにおいて、異なる認証コードを使用するものとする。また、実施回数においても、それぞれの認証レベルにおいて、目的・用途に応じて適宜加減する。なお、認証レベルが低い場合は解析の糸口を与えないよう実施回数が少ない方が好ましいと考えられる。
なお、認証レベルによって任意の有効データバイト数を与え、外部通信用乱数発生手段c14cより得た乱数値の位置情報にしたがい、送信データの並べ替えを行ってから外部装置側へ送出するものとする。
(1)P/S(パラレル/シリアル)変換手段、
(2)送信タイミング制御手段、
(3)スクランブル手段、
(4)外部通信用暗号手段、
(5)多重化手段、
(6)フレーム制御手段、
(7)TDTY検査手段、
で構成される。送信部は、外部装置へデータを送信するブロックである。
(1)パルス検出手段、
(2)通信クロック生成手段、
(3)クロック断検出手段、
(4)ハードウェアリセット手段、
(5)外部通信用復号手段、
(6)受信タイミング制御手段、
(7)スクランブル解除手段、
(8)S/P変換手段、
(9)フレーム検出手段、
(10)通信エラー検出手段、
で構成される。受信部は、外部装置からのデータを受信するブロックである。
(1)クロックエラー:これはBRCクロックが断状態時に発生するエラーである。エラーが発生している間は、外部入出力手段はすべてディセーブル状態となる。
(2)通信フォーマットエラー:通信フォーマット上におけるエラーである。
(3)照合通信時のコマンドエラー:照合通信に遷移すると、外部装置からコマンドが送信されるようになる。あらかじめ決められたコマンド以外のコードを受信した場合は全てコマンドエラーとしての処理を行う。コマンドエラーが発生した場合時の処理としては、外部装置に送信する。
(4)ユーザモード中の照合通信エラー:ユーザモード中に照合通信が行われた場合は、CPUへのリセットは禁止のため、ユーザモード中の照合通信においては、外部装置からコマンドを受信した場合、ユーザモード中であることを知らせるコマンドを外部装置に送信し、CPUへのリセットが不可能なことを通知し、外部入出力手段c14のハードウェアによる通信を行うことを知らせる。但し、受信したデータが通信エラーを起こしている場合は、通信に異常があることを通知する。
(1)秘密情報データ、
(2)IDデータ、
(3)ROMデータ、
(4)デバイス情報データ、
(5)アクセス情報データ、
(6)S4を介して送られてきたチップ内部のデータである乱数データ、
(7)S5を介して送られてきたチップ内部のデータであるスチール情報データ(スチールとはデータの取り込みを指す。以下同様)、
を外部装置へ送出する為のデータ制御、外部装置からのコマンド等のデータをBUS1上に送出する為のデータ制御を行う。
また、上記これらのデータを一旦記憶するバッファを兼ね備えており、具体的には受信部c14bを介して入力された外部装置データを格納するレジスタ、乱数発生装置c8からの信号s4により受け取った乱数データを格納するレジスタ、スチール情報格納手段c15からの信号s5により受け取ったスチール情報データを格納するレジスタ、チップの他の部分から取得した秘密情報データ、IDデータ、ROMデータ、デバイス情報データ、アクセス情報データ等をそれぞれ格納するレジスタを有している。
なお、ROMデータとは、ユーザ用ROMやブート用ROMに格納されてあるデータを指し、デバイス情報データとは、量産用チップ/開発用チップのチップ種別、CPUの種類や型式番号、内蔵された各デバイスの種類や型式番号を指し、アクセス情報データとは、内蔵された各デバイスがアクセスを行った時の状況の履歴データを示すものである。
(1)レベル1:ユーザA
(2)レベル2:ユーザB
(3)レベル3:第三者機関A(下位)
(4)レベル4:第三者機関B(中位)
(5)レベル5:第三者機関C(上位)
………
(6)レベルn:最上位機関
のように考えられる。
(1)レベル1(ユーザA):
1種類のID番号+ユーザ指定エリア情報
(2)レベル2(ユーザB):
レベル1+1種類のID番号+ユーザプログラム
(3)レベル3(第三者機関A):
レベル2+数種類のID番号+乱数データ
(4)レベル4(第三者機関B):
レベル3+全種類のID番号+デバイス情報データ
(5)レベル5(第三者機関C):
レベル4+アクセス情報データ
………
(6)レベルn (最上位機関):
チップ内部データ全て
のように考えられる。なお、各レベルによる真贋判定の実施の回数については段落番号0110で説明したものに対応している。
c2 タイマシステム
c3 不正実行禁止手段
c4 暴走監視手段
c4a クロック選択手段
c4b nビットカウンタ
c4c 暴走監視制御手段
c4d 動作モード制御手段
c4e 制御ワード設定手段
c4f 出力制御手段
c5 リセット/割込制御手段
c5a ノイズフィルタ
c5b OR(論理和)回路
c5c 延長回路
c5d INT優先順位制御回路
c6 デコード手段
c7 入出力手段
c7a 入出力制御手段
c7b 機能選択手段
c8 乱数発生装置
c9 クロック生成手段
c10 セキュリティ手段
c11 記憶手段
c11a ID格納手段
c11b ブート用記憶手段
c11c ユーザ用記憶手段
c12 記憶監視手段
c13 バス/信号線制御手段
c14 外部入出力手段
c14a 送信部
c14b 受信部
c14c 外部通信用乱数発生手段
c14d チップ内部データ用暗号手段
c14e チップ内部データ用復号手段
c14f データ制御手段
c14g 通信制御手段
c15 スチール情報格納手段
r1 更新周期設定データ保持回路
r1a 基準インターバル周期指定回路
r1b 定周期設定値格納回路
r2 更新周期設定回路
r2a 基準インターバル周期生成回路
r2b 基準インターバル周期カウント回路
r2c リロードタイミング生成回路
r3 ソフトウェア更新トリガ発生回路
r4 動作開始指示回路
r5 乱数更新トリガ選択情報保持回路
r6 乱数更新トリガ選択回路
r7 更新制御回路
r8 乱数発生回路
r9 ビットスクランブル設定回路
r9a ビットスクランブル要求回路
r9b ビットスクランブルキー生成回路
r9c ビットスクランブル回路
r10 乱数最大値格納回路
r11 乱数最大値比較回路
r12 乱数値保持回路
r13 乱数値要求回路
r14 乱数値読出回路
r15 ROM内プログラム管理エリア
r15a 乱数初期値選択定数
r15b RAMアドレス指定
r16 ソフトウェア操作
r16a 固定値
r16b ID番号
r16c RAM値
r16d RAM演算値
r16e RAM
r17 乱数初期値選択回路
r18 乱数初期値格納回路
r19 補助乱数発生手段
r20 外部出力制御手段
r21 命令実行数カウント回路
r22 熱雑音発生回路
r23 A/D変換回路
r24 カウンタ回路
r25 外部トリガ制御手段
S1 乱数一巡終了信号
S2 ビットスクランブル要求信号
S3 各機能ブロックに供給するクロックとは異なる分周比率のクロックソース源
S4 ユーザでアクセスできない乱数出力データ
S5 スチール情報データ
BUS1 システムバス
BUS2 外部入出力手段c14内の固有のハードウェアバス
Claims (15)
- セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、
外部装置との通信を制御する外部入出力手段をチップのシステムバス上からは独立した回路として有し、外部装置からの要求に応じて通信を開始し認証手続きを経て照合のための情報を外部装置へ出力する遊技機制御用チップ。 - 請求項1に記載した遊技機制御用チップであって、
前記外部入出力手段は、送信部と、受信部とを有し、
該送信部は、
パラレルデータ信号をシリアルデータ信号に変換するパラレル/シリアル変換手段と、
該パラレル/シリアル変換手段の変換タイミングの制御及びフレーム制御のタイミングを制御する送信タイミング制御手段と、
先頭コードの異なる個々のフレーム長に対し、多重化処理を行う多重化手段と、
何種類かの先頭コードの異なるフレームを制御するフレーム制御手段とを有し、
前記受信部は、
入力信号のスタートビット、ストップビット、先頭コード等のパルスの検出を行うパルス検出手段と、
入力された信号の分周を行い、通信を行う上でのクロック信号を生成する通信クロック生成手段と、
受信の開始要求を受けてデータ変換のタイミングの制御を行う受信タイミング制御手段と、
シリアルデータをパラレルデータに変換するシリアル/パラレル変換手段と、
フレーム長を検出し、通信内容を決定するフレーム検出手段と、
認証を行う際の通信上の誤りを検出する通信エラー検出手段とを有する遊技機制御用チップ。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、
外部装置との通信を制御する外部入出力手段をチップのシステムバス上からは独立した回路として有し、
該外部入出力手段が、外部装置との通信をするための通信クロックを生成する通信クロック生成手段と、外部装置からの信号がその通信クロックを維持しているか否かを検出するクロック断検出手段と、クロック断を検出した際にハードウェアリセット信号を発生させるハードウェアリセット手段を有して、
クロック断時に、外部装置との通信をリセットすることにより通信のシーケンスの秘密を守る遊技機制御用チップ。 - 請求項2に記載した遊技機制御用チップであって、
前記外部入出力手段は、さらに
外部装置へチップ内部のデータを送信する前に予め所定のアルゴリズムにて暗号を施すチップ内部データ用暗号手段と、
予め所定のアルゴリズムにて暗号化されたチップ内部のデータに対して復号を施すチップ内部データ用復号手段と
を有する遊技機制御用チップ。 - 請求項2に記載の遊技機制御用チップであって、
前記送信手段は、さらに、
パラレル/シリアル変換手段にてシリアルデータに変換されたデータに対し、スクランブル処理を施すスクランブル手段と、
該スクランブル手段によりスクランブル処理を施された送信前のデータに対し、所定のアルゴリズムによる暗号を施す外部通信用暗号手段と
を有し、
前記受信手段は、さらに、
外部装置から送られてきた所定のアルゴリズムにて暗号化されたデータの復号処理を施す外部通信用復号手段と、
該外部通信用復号手段にて復号化したデータをさらにスクランブル解除処理を施すスクランブル解除手段と
を有することにより暗号通信の秘匿性を高めた遊技機制御用チップ。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップであって、
CPUと、
プログラム管理エリア上で指定した所定のエリアの情報を格納する記憶手段と、
該記憶手段への読み出し、書き込みを監視する記憶監視手段と、
該記憶監視手段の監視により、前記CPUが前記記憶手段のプログラム管理エリア上で指定した所定のエリアにアクセスした際のその時のデータバス上のデータをスチールしてスチール情報として格納するスチール情報格納手段と、
該スチール情報格納手段に格納されたスチール情報を外部装置に送出するためのデータ制御を行うデータ制御手段と、
前記遊技機制御用チップのシステムバス上からは独立した回路であり、外部装置との通信を制御する外部入出力手段と
を有し、前記外部装置からの要求に応じて通信を開始し、認証手続きを経て前記スチール情報を前記外部装置へ出力する遊技機制御用チップ。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
外部装置との通信をするための通信クロックを生成する通信クロック生成ステップと、
該通信クロック生成ステップにて生成した通信クロックを、外部装置からの信号が維持しているか否かを検出するクロック断検出ステップと、
該クロック断検出ステップにて、クロック断を検出した際にハードウェアリセット信号を発生させるハードウェアリセット信号発生ステップと
を有して、
クロック断時に、外部装置との通信をリセットすることにより通信のシーケンスの秘密を守る遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
外部装置へチップ内部のデータを送信する前に予め所定のアルゴリズムにて暗号を施すチップ内部データ用暗号ステップと、
パラレルデータ信号をシリアルデータ信号に変換するパラレル/シリアル変換ステップと、
該パラレル/シリアル変換手段の変換タイミングの制御及びフレーム制御のタイミングを制御する送信タイミング制御ステップと、
先頭コードの異なる個々のフレーム長に対し、多重化処理を行う多重化ステップと、
何種類かの先頭コードの異なるフレームを制御するフレーム制御ステップと、
前記外部装置へ信号を送出する信号送出ステップと、
前記外部装置からの入力信号のスタートビット、ストップビット、先頭コード等のパルスの検出を行うパルス検出ステップと、
入力された信号の分周を行い、通信を行う上でのクロック信号を生成する通信クロック生成ステップと、
受信の開始要求を受けてデータ変換のタイミングの制御を行う受信タイミング制御ステップと、
シリアルデータをパラレルデータに変換するシリアル/パラレル変換ステップと、
フレーム長を検出し、通信内容を決定するフレーム検出ステップと、
認証を行う際の通信上の誤りを検出する通信エラー検出ステップと、
予め所定のアルゴリズムにて暗号化されたチップ内部のデータに対して復号を施すチップ内部データ用復号ステップと
を有し、これらのステップを必要なだけ繰り返すことにより、照合のための情報を外部装置へ出力する遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
外部装置へチップ内部のデータを送信する前に予め所定のアルゴリズムにて暗号を施すチップ内部データ用暗号ステップと、
パラレルデータ信号をシリアルデータ信号に変換するパラレル/シリアル変換ステップと、
パラレル/シリアル変換手段にてシリアルデータに変換されたデータに対し、スクランブル処理を施すスクランブルステップと、
該スクランブル手段によりスクランブル処理を施された送信前のデータに対し、所定のアルゴリズムによる暗号を施す外部通信用暗号ステップと、
前記パラレル/シリアル変換手段の変換タイミングの制御及びフレーム制御のタイミングを制御する送信タイミング制御ステップと、
先頭コードの異なる個々のフレーム長に対し、多重化処理を行う多重化ステップと、
何種類かの先頭コードの異なるフレームを制御するフレーム制御ステップと、
前記外部装置へ信号を送出する信号送出ステップと、
前記外部装置からの入力信号のスタートビット、ストップビット、先頭コード等のパルスの検出を行うパルス検出ステップと、
入力された信号の分周を行い、通信を行う上でのクロック信号を生成する通信クロック生成ステップと、
受信の開始要求を受けてデータ変換のタイミングの制御を行う受信タイミング制御ステップと、
外部装置から送られてきた所定のアルゴリズムにて暗号化されたデータの復号処理を施す外部通信用復号ステップと、
該外部通信用復号手段にて復号化したデータをさらにスクランブル解除処理を施すスクランブル解除ステップと、
シリアルデータをパラレルデータに変換するシリアル/パラレル変換ステップと、
フレーム長を検出し、通信内容を決定するフレーム検出ステップと、
認証を行う際の通信上の誤りを検出する通信エラー検出ステップと、
予め所定のアルゴリズムにて暗号化されたチップ内部のデータに対して復号を施すチップ内部データ用復号ステップと
を有し、これらのステップを必要なだけ繰り返すことにより、暗号通信の秘匿性を高めて、照合のための情報を外部装置へ出力する遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
秘密情報データ、IDデータ、ROMデータ、デバイス情報データ、アクセス情報データ、チップ内部の乱数発生装置から送られた乱数データ等のチップ内部のデータを前記外部装置へ送出するためのデータ制御を行うデータ制御ステップと、
該データ制御ステップにて制御される前記チップ内部データを、前記外部入出力手段との連携に従い、それぞれ必要に応じて、また、各認証レベルのそれぞれの認証手続きに従い、外部装置へ送るデータ送出ステップと
を有する遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、そのチップのCPU及びその外部入出力手段双方の連携による遊技機制御方法であって、
チップのCPU側では、
記憶手段に格納されたユーザプログラムの管理エリア上で指定した所定のエリアへのアクセスを監視するプログラム管理エリアアクセス監視ステップと、
該プログラム管理エリアアクセス監視ステップにて、所定エリアへのアクセスが検出された時のデータバス上のデータをスチールしてスチール情報格納手段に格納するスチール情報格納ステップと、
を有し、
前記外部入出力側では、
外部装置からの通信を認証手続きを経て制御する通信制御ステップと、
該通信制御ステップにて前記スチール情報の取り出し要求があった際に、前記スチール情報を外部装置に送出するためのデータ制御を行うデータ制御ステップと
を有し、外部装置からの要求に応じて通信を開始し、認証手続きを経て前記スチール情報を外部装置へ出力する遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
外部装置から通信開始の初期化要求のコマンドを受け取る初期化要求受信ステップと、
外部装置との間で、初期化に必要なイニシャル通信を実行するイニシャル通信ステップと、
認証方式/照合方式を複数のレベルのうちのどのレベルで行うかについての要求を行う方式要求ステップと、
該方式要求ステップにて要求した方式が外部装置から返答があった場合に、その方式を識別し、それに応じた認証シーケンスで通信を開始する通信開始ステップと、
その方式の認証/照合を判定する認証/照合判定ステップと、
該認証/照合判定ステップをクリアする場合に、当該コマンドを実行するコマンド実行ステップと
を有し、それぞれの方式のレベルごとに、必要な高さの秘密保持をしつつ、データ送出をする遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
システムリセット解除後、セキュリティモードにおけるCPUのオペコードフェッチをトリガとした自己端子折り返し検査を前記外部装置との接続端子のうちのSC端子にて行うTDTY検査ステップと、
該TDTY検査ステップがクリアできた場合に、前記外部装置との接続端子のうちのBRC端子へ入力されたクロックを検査するBRCクロック検査ステップと、
該BRCクロック検査ステップがクリアできた場合に、BRC端子へ入力されたクロックを検出し、入力条件が満たされた場合のみクロック入力を許可するBRCクロック検出ステップと、
外部装置の間で初期化に必要なイニシャル通信を実行するイニシャル通信ステップと、
nレベルの認証レベルによりチップの真偽を照合する認証通信ステップと、
該認証通信をクリアした場合に、各種コマンドを外部装置から受信し、対応したチップ内の情報を返送する照合通信ステップと
を有し、それぞれの認証レベルごとに、必要な高さの秘密保持をしつつ、データ送出をする遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、そのチップのCPU及びその外部入出力手段双方の連携による遊技機制御方法であって、
チップのCPU側では、
記憶手段に格納されたプログラムの管理エリア上で指定した所定のエリアへのアクセスの監視、及び所定エリアへのアクセスが検出された時のデータバス上のデータをスチールしてスチール情報格納手段に格納するスチール情報格納ステップを有し、
前記外部入出力側では、
外部装置からの通信要求を受けて最初の通信処理を行い、外部装置から次の処理要求を受けるまでのチップ自身のスタンバイ状態を制御する認証待ち制御ステップと、
該認証待ち制御ステップで外部装置から要求されたそれぞれ異なる認証レベルでのシーケンスの制御を行うシーケンス制御ステップと、
該シーケンス制御ステップに基づいてそれぞれ異なる認証レベルでのコマンド制御を行う認証レベル制御ステップと、
該認証レベル制御ステップの制御の結果に基づき、それぞれ異なる認証レベルのコマンドの判定や許可を行う認証判定ステップと、
該認証判定ステップの判定結果を受けて、本チップ内部の各種データを読み出す制御を行う認証コマンド制御ステップと、
前記外部装置との通信中に発生した各通信ステータスのデータの格納や制御を行う通信ステータス制御ステップと、
チップ内部の取り出し要求があった際に、該チップ内部データを外部装置に送出するためのデータ制御を行うデータ制御ステップと
を有し、外部装置からの要求に応じて通信を開始し、認証手続きを経てチップ内部情報を外部装置へ出力する遊技機制御方法。 - セキュリティ機能を有し、遊技機に組み込む遊技機制御用チップが外部装置との通信を制御する外部入出力手段をそのチップのシステムバス上からは独立した回路として有する場合の、その外部入出力手段による遊技機制御方法であって、
外部装置から照合通信の要求の有無を判断する通信要求有無判定ステップと、
該通信要求有無判定ステップにて通信要求ありと判定した場合に、外部装置とのレベル認証を実行するレベル認証ステップと、
該レベル認証ステップにて、当該レベルの認証をクリアした場合に、その旨を外部装置に通知する認証通知ステップと、
外部装置からチップ内部情報データの取り出し要求を待つ照合通信の受信待ちステップと、
該受信待ちステップにて、チップ内部情報データの取り出し要求があった場合に、必要なデータを取得するチップ内部情報データ取得ステップと、
該チップ内部情報データ取得ステップにて取得したチップ内部情報データを外部装置へ送信するデータ送信ステップと
を有し、外部装置からの要求に応じてチップ内部情報を外部装置へ出力する遊技機制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257619A JP4364292B2 (ja) | 2008-10-02 | 2008-10-02 | 遊技機制御用チップ及び遊技機制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257619A JP4364292B2 (ja) | 2008-10-02 | 2008-10-02 | 遊技機制御用チップ及び遊技機制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002160670A Division JP4226845B2 (ja) | 2002-05-31 | 2002-05-31 | 遊技機制御用チップ及び遊技機制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009000562A JP2009000562A (ja) | 2009-01-08 |
JP4364292B2 true JP4364292B2 (ja) | 2009-11-11 |
Family
ID=40317545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257619A Expired - Fee Related JP4364292B2 (ja) | 2008-10-02 | 2008-10-02 | 遊技機制御用チップ及び遊技機制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4364292B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4986926B2 (ja) * | 2008-05-09 | 2012-07-25 | 三菱電機株式会社 | 暗号化通信システム |
JP5514982B2 (ja) * | 2010-06-15 | 2014-06-04 | 株式会社高尾 | 遊技機制御用マイコンチップ |
JP5393755B2 (ja) * | 2011-10-25 | 2014-01-22 | 京楽産業.株式会社 | 遊技機 |
JP5492858B2 (ja) * | 2011-10-25 | 2014-05-14 | 京楽産業.株式会社 | 遊技機 |
JP5492859B2 (ja) * | 2011-10-25 | 2014-05-14 | 京楽産業.株式会社 | 遊技機 |
JP5942111B2 (ja) * | 2013-11-21 | 2016-06-29 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP5942110B2 (ja) * | 2013-11-21 | 2016-06-29 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP5942112B2 (ja) * | 2013-11-21 | 2016-06-29 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP5957633B2 (ja) * | 2013-11-21 | 2016-07-27 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6128648B2 (ja) * | 2013-11-21 | 2017-05-17 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP5981478B2 (ja) * | 2014-04-07 | 2016-08-31 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6034907B2 (ja) * | 2015-03-24 | 2016-11-30 | 京楽産業.株式会社 | 遊技機 |
JP6034905B2 (ja) * | 2015-03-24 | 2016-11-30 | 京楽産業.株式会社 | 遊技機 |
JP6034904B2 (ja) * | 2015-03-24 | 2016-11-30 | 京楽産業.株式会社 | 遊技機 |
JP6034906B2 (ja) * | 2015-03-24 | 2016-11-30 | 京楽産業.株式会社 | 遊技機 |
JP6034908B2 (ja) * | 2015-03-24 | 2016-11-30 | 京楽産業.株式会社 | 遊技機 |
JP6261555B2 (ja) * | 2015-12-15 | 2018-01-17 | 株式会社三共 | 遊技機 |
JP6261557B2 (ja) * | 2015-12-15 | 2018-01-17 | 株式会社三共 | 遊技機 |
JP6261556B2 (ja) * | 2015-12-15 | 2018-01-17 | 株式会社三共 | 遊技機 |
JP6158977B2 (ja) * | 2016-04-05 | 2017-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6158979B2 (ja) * | 2016-04-05 | 2017-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6158978B2 (ja) * | 2016-04-05 | 2017-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6158976B2 (ja) * | 2016-04-05 | 2017-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2017018715A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018713A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018712A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018711A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP6280973B2 (ja) * | 2016-10-28 | 2018-02-14 | 京楽産業.株式会社 | 遊技機 |
JP2017018714A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017039023A (ja) * | 2016-11-30 | 2017-02-23 | 京楽産業.株式会社 | 遊技機 |
JP2017060840A (ja) * | 2016-11-30 | 2017-03-30 | 京楽産業.株式会社 | 遊技機 |
JP6375355B2 (ja) * | 2016-11-30 | 2018-08-15 | 京楽産業.株式会社 | 遊技機 |
JP2017074415A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074416A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074417A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017086925A (ja) * | 2016-12-16 | 2017-05-25 | 京楽産業.株式会社 | 遊技機 |
JP6522683B2 (ja) * | 2017-04-07 | 2019-05-29 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
-
2008
- 2008-10-02 JP JP2008257619A patent/JP4364292B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009000562A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364292B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
JP4263898B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
EP2248063B1 (en) | Method and apparatus for controlling system access during protected modes of operation | |
WO2017101122A1 (zh) | 管用分离的计算机加密锁 | |
JP6695805B2 (ja) | 部品が本質的な特徴に基づいて起動される集積回路 | |
KR101329823B1 (ko) | 보안 시스템 온 칩 | |
US20040123122A1 (en) | Apparatuses and methods for decrypting encrypted data and locating the decrypted data in a memory space used for execution | |
US20080201592A1 (en) | Hibernating a processing apparatus for processing secure data | |
US20060080537A1 (en) | Illegal analysis / falsification preventing system | |
CN103729597A (zh) | 系统启动校验方法、系统启动校验装置和终端 | |
JPWO2010134192A1 (ja) | 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法 | |
CN101124768A (zh) | 使用受保护的非易失性存储器的系统和方法 | |
JPH1040099A (ja) | 通信機能を有するセキュリティチップ | |
JP4242600B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
JP4226845B2 (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
JP4363829B2 (ja) | 遊技機制御用チップ | |
JPH08508352A (ja) | データ処理システムのための安全臨界プロセッサおよび処理方法 | |
JP2000233057A (ja) | 遊技機制御用チップの監視システム | |
JP2011147764A (ja) | セキュリティ性の高い遊技機の通信装置 | |
US7636838B2 (en) | Method and system for handling operation of multiple devices within a single system-on-chip (SoC) integrated circuit (IC) | |
JP2007066021A (ja) | 外部データ改ざん検出装置、および外部データ改ざん検出方法 | |
JP6137808B2 (ja) | 遊技機制御用基板、チップ、及び関連する方法 | |
JP2004038409A (ja) | 遊技機制御用チップ及び遊技機制御方法 | |
JP6270101B2 (ja) | 暗号回路のための切替手段を有するコンピュータチップ | |
US20080189791A1 (en) | Device running with embedded software and method for verifying embedded software license |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150828 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |