TWI830373B - 記憶體熱插拔方法及裝置、記憶體 - Google Patents
記憶體熱插拔方法及裝置、記憶體 Download PDFInfo
- Publication number
- TWI830373B TWI830373B TW111134490A TW111134490A TWI830373B TW I830373 B TWI830373 B TW I830373B TW 111134490 A TW111134490 A TW 111134490A TW 111134490 A TW111134490 A TW 111134490A TW I830373 B TWI830373 B TW I830373B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- power
- abnormal
- button
- output interface
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 352
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000002159 abnormal effect Effects 0.000 claims abstract description 125
- 230000004044 response Effects 0.000 claims abstract description 22
- 238000013507 mapping Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000007726 management method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 102100029538 Structural maintenance of chromosomes protein 1A Human genes 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 108010004731 structural maintenance of chromosome protein 1 Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本發明提供一種記憶體熱插拔方法、記憶體熱插拔裝置及記憶體。該方法包括：在系統處於上電狀態下，響應於異常記憶體的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；響應於所述新記憶體的上電按鍵的觸發操作，對所述新記憶體上電。本發明的方法能夠在系統不下電的情況下對記憶體進行熱插拔。
Description
本發明涉及集成電路技術領域，具體而言，涉及一種記憶體熱插拔方法、記憶體熱插拔裝置、記憶體。
DIMM（Dual-Inline-Memory-Modules，雙列直插式存儲模組）記憶體提供了64位元的數據通道，得到了廣泛應用。
一般情況下，在記憶體的實際應用中，是無法進行熱插拔的。一旦記憶體出現異常，對記憶體的更換必須在系統下電的情況下進行。
然而，通常系統的下電過程耗時較長，導致記憶體的更換極不便利。
需要說明的是，在上述背景技術部分公開的信息僅用於加強對本發明的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。
本發明的目的在於提供一種記憶體熱插拔方法、記憶體熱插拔裝置、記憶體，以提供一種在系統不下電的情況下對記憶體進行熱插拔的方式。
本發明的其他特性和優點將透過下面的詳細描述變得顯然，或部分地透過本發明的實踐而習得。
根據本發明的第一方面，提供一種記憶體熱插拔方法，包括：在系統處於上電狀態下，響應於異常記憶體的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；響應於所述新記憶體的上電按鍵的觸發操作，對所述新記憶體上電。
在本發明的一種示例性實施方式中，所述對所述異常記憶體下電，包括：拉低所述異常記憶體對應的電源管理晶片致能訊號，以使所述異常記憶體下電。
在本發明的一種示例性實施方式中，在所述異常記憶體下電後，所述方法還包括：將所述異常記憶體從系統的記憶體映射表中移除。
在本發明的一種示例性實施方式中，在所述新記憶體上電後，所述方法還包括：將所述新記憶體添加到系統的記憶體映射表中。
在本發明的一種示例性實施方式中，所述方法還包括：根據異常數據的邏輯地址，確定所述異常記憶體的物理地址。
在本發明的一種示例性實施方式中，所述將所述異常記憶體上的數據複製到空閒記憶體中，包括：停止對所述異常記憶體的寫入操作，透過讀操作將所述異常記憶體中的數據存入緩存中；將所述緩存中的數據寫入所述空閒記憶體中。
在本發明的一種示例性實施方式中，對所述新記憶體上電，包括：拉高所述新記憶體對應的電源管理晶片致能訊號，以使所述新記憶體上電。
根據本發明的第二方面，提供一種記憶體熱插拔裝置，包括：數據複製模組，用於在系統處於上電狀態下，響應於異常記憶體上的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；下電模組，用於在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；上電模組，用於響應於所述新記憶體上的上電按鍵的觸發操作，對所述新記憶體上電。
根據本發明的第三方面，提供一種記憶體，包括：記憶體本體和設置在所述記憶體本體上的更換按鍵和上電按鍵；其中，所述更換按鍵和所述上電按鍵分別透過輸入輸出接口與中轉器連接，所述中轉器用於在所述輸入輸出接口發生電平轉換時，將系統管理總線訊號發送給CPU；所述CPU用於在接收到所述系統管理總線訊號後，對所述記憶體上電或下電。
在本發明的一種示例性實施方式中，還包括第一電源和第一電阻；其中，所述輸入輸出接口透過所述更換按鍵接地，所述第一電源設置在所述輸入輸出接口和所述更換按鍵的連線上，所述第一電阻設置在所述第一電源的連接線上。
在本發明的一種示例性實施方式中，還包括第二電源和第二電阻；其中，所述輸入輸出接口透過所述上電按鍵接地，所述第二電源設置在所述輸入輸出接口和所述上電按鍵的連線上，所述第二電阻設置在所述第二電源的連接線上。
在本發明的一種示例性實施方式中，還包括第三電源；其中，所述輸入輸出接口接地，所述更換按鍵設置在所述第三電源和所述輸入輸出接口之間。
在本發明的一種示例性實施方式中，還包括第四電源；其中，所述輸入輸出接口接地，所述上電按鍵設置在所述第四電源和所述輸入輸出接口之間。
在本發明的一種示例性實施方式中，所述上電按鍵和所述更換按鍵均為開關。
在本發明的一種示例性實施方式中，所述CPU與所述記憶體的電源管理晶片相連，所述CPU透過將電源管理晶片致能訊號拉低，以控制所述記憶體下電；所述CPU透過將所述電源管理晶片致能訊號拉高，以控制所述記憶體上電。
本發明提供的技術方案可以包括以下有益效果：
本發明示例性實施方式提供的記憶體熱插拔方法，可以在系統處於工作狀態下，響應於異常記憶體的更換按鍵的觸發操作，先將異常記憶體上的數據複製到空閒記憶體中，並在數據複製完後，僅僅對異常記憶體下電，接著，可以將異常記憶體更換為新記憶體；再響應於新記憶體的上電按鍵的觸發操作，可以完成對新記憶體的上電。上述整個過程可以實現一種在系統處於工作狀態下的異常記憶體更換過程，也就是記憶體的一種熱插拔方法。
應當理解的是，以上的一般描述和後文的細節描述僅是示例性和解釋性的，並不能限制本發明。
現在將參考圖式更全面地描述示例實施例。然而，示例實施例能夠以多種形式實施，且不應被理解為限於在此闡述的實施例；相反，提供這些實施例使得本發明將全面和完整，並將示例實施例的構思全面地傳達給本領域的技術人員。在圖中相同的圖式標記表示相同或類似的部分，因而將省略對它們的重複描述。
此外，所描述的特徵、結構或特性可以以任何合適的方式結合在一個或更多實施例中。在下面的描述中，提供許多具體細節從而給出對本發明的實施例的充分理解。然而，本領域技術人員將意識到，可以實踐本發明的技術方案而沒有所述特定細節中的一個或更多，或者可以採用其它的方法、組元、裝置、步驟等。在其它情況下，不詳細示出或描述公知結構、方法、裝置、實現、材料或者操作以避免模糊本發明的各方面。
圖式中所示的方框圖僅僅是功能實體，不一定必須與物理上獨立的實體相對應。即，可以採用軟體形式來實現這些功能實體，或在一個或多個軟體硬化的模組中實現這些功能實體或功能實體的一部分，或在不同網路和/或處理器裝置和/或微控制器裝置中實現這些功能實體。
隨著系統的運行速率越來越快和處理任務越來越多，對系統的記憶體容量要求也越來越大。尤其對於服務器系統而言，需要用到大量的記憶體。隨著記憶體數量的增多，記憶體出現異常的概率也隨之增大。如果每次在記憶體出現異常時，將系統關閉以進行異常記憶體的更換，不僅耗時，而且會耽誤正在運行的業務，給用戶帶來極大的不便。
DDR4是第四代DDR SDRAM的簡稱，DDR5是第五代DDR SDRAM的簡稱，DDR SDRAM是英文Double Data Rate SDRAM的縮寫，中文譯為雙倍速率SDRAM，而SDRAM又是Synchronous Dynamic Random Access Memory的縮寫，譯為同步動態隨機存取記憶體，同步對象是系統時鐘頻率。因此，組合起來而言，DDR4就是第四代雙倍速率同步動態隨機存取記憶體，DDR5就是第五代雙倍速率同步動態隨機存取記憶體。從DDR4到DDR5，DIMM記憶體的供電單元已經由主板上移動到了DIMM記憶體上，每根DIMM記憶體上的供電都是獨立的。因此，可以對每個DIMM記憶體進行單獨上下電。
基於此，本發明實施例提供了一種記憶體熱插拔方法，應用於如DDR5這種可以對記憶體進行獨立供電的存儲器，可以實現在不關閉系統的情況下，對異常記憶體進行更換，實現一種記憶體的熱插拔方式。參照圖1，該記憶體熱插拔方法可以包括以下步驟：
步驟S110，在系統處於上電狀態下，響應於異常記憶體的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；
步驟S120，在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；
步驟S130，響應於所述新記憶體的上電按鍵的觸發操作，對所述新記憶體上電。
本發明示例性實施方式提供的記憶體熱插拔方法，可以在系統處於工作狀態下，響應於異常記憶體的更換按鍵的觸發操作，先將異常記憶體上的數據複製到空閒記憶體中，並在數據複製完後，僅僅對異常記憶體下電，接著，可以將異常記憶體更換為新記憶體；再響應於新記憶體的上電按鍵的觸發操作，可以完成對新記憶體的上電。上述整個過程可以實現一種在系統處於工作狀態下的異常記憶體更換過程，也就是記憶體的一種熱插拔方法。
下面，結合具體的操作過程對上述記憶體熱插拔方法進行具體說明：
在步驟S110中，在系統處於上電狀態下，響應於異常記憶體的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中。
本發明示例性實施方式中，系統可以包括電腦系統或者服務器系統，是一種按人的要求接收和存儲信息，自動進行數據處理和計算，並輸出結果信息的機器系統。
系統通常需要存儲數據，因此，系統也包含有記憶體，系統在工作過程中，可以從記憶體中讀取數據，也可以將數據存儲到記憶體中。
本發明示例性實施方式中，系統處於上電狀態可以是系統處於開機狀態，也可以是系統正處於工作狀態，例如，系統正在進行數據存取運算等狀態。此處的系統處於上電狀態還可以理解為系統不處於關閉狀態，並且在整個的記憶體熱插拔過程中，無需關閉系統。
在實際應用中，異常記憶體可以是發生數據讀取錯誤的記憶體，即在異常記憶體中發現異常數據。在發現異常數據後，可以根據異常數據的邏輯地址，確定出異常記憶體的物理地址。
參照圖2，示出了由異常數據確定異常記憶體的流程圖。如圖2所示，當記憶體控制器發現記憶體數據中有異常數據時，記憶體控制器可以從邏輯地址映射區獲取到異常數據的邏輯地址，記憶體控制器再根據邏輯地址和物理地址的轉換關係，將異常數據的邏輯地址轉換為異常記憶體的物理地址，從而可以根據物理地址找到對應的記憶體DIMM。圖2中，記憶體控制器中物理地址映射區與記憶體映射表中的記憶體物理地址相對應。可以從物理地址映射區中的物理地址確定出具體的異常記憶體。
本發明示例性實施方式中，更換按鍵可以是設置在異常記憶體上的一個實體按鍵，也可以是增加在BMC（Baseboard Management Controller）界面上的一個虛擬按鍵。該更換按鍵透過中轉器與系統的CPU（Central Processing Unit，中央處理器）相連，並透過Smbus（System management bus，系統管理總線）或者I3C（Improved Inter Integrated Circuit）訊號通知CPU或者MC（Memeory Controller，記憶體控制器）需要對相應的記憶體進行下電更換。
在用戶想要換下異常記憶體，並在按下更換按鍵後，本發明實施例提供的記憶體熱插拔方法可以響應於更換按鍵的觸發操作，先將異常記憶體中的數據複製到空閒記憶體中，以對異常記憶體中的數據進行保存。其中，對更換按鍵的觸發操作可以是單擊操作、雙擊操作、長按操作或者其他的觸發操作，本發明示例性實施方式對於觸發操作的具體形式不作特殊限定。
在本發明的示例性實施方式中，參照圖3，示出了一種異常記憶體上的數據複製流程圖，在異常記憶體上的數據複製過程中，首先，需要停止對異常記憶體的寫入操作，不再將新的數據寫入到異常記憶體中，以防止數據丟失；其次，透過讀操作（read）可以將異常記憶體中的數據讀取出來，並將讀取出來的數據存入到可以對數據進行暫時性存儲的緩存中；最後，可以將緩存中的數據透過寫操作（write）寫入到異常記憶體之外的空閒記憶體中。其中，此處的空閒記憶體可以是存儲有部分數據的正常記憶體，也可以是沒有存儲數據的正常記憶體。
需要說明的是，上述異常記憶體的數據複製過程可以由記憶體控制器來執行。
在步驟S120中，在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體。
本發明示例性實施方式中，在將異常記憶體中的數據複製到空閒記憶體中後，就可以對異常記憶體進行下電操作。具體的下電操作可以是在CPU或者MC接收到Smbus或者I3C訊號後，可以透過拉低異常記憶體對應的電源管理晶片致能訊號，來使異常記憶體下電。其中，電源管理晶片致能訊號是電源管理晶片（Power Management IC，PMIC）進行工作時的致能Enable訊號。
在實際應用中，還可以透過指示燈指示異常記憶體是否已經下電。例如，將更換按鍵設置為具有雙色指示燈的按鍵。在更換按鍵按下後，指示燈變顏色，則說明異常記憶體已經下電。
在異常記憶體下電後，就可以對異常記憶體進行更換，換上新記憶體，此過程可以人為手動操作。
本發明示例性實施方式中，在異常記憶體下電後，還需要將異常記憶體從系統的記憶體映射表Memory Mapping中移除，使系統中不再記錄有該異常記憶體。其中，記憶體映射表是存儲有記憶體物理地址的記錄表，異常記憶體通常需要從記憶體映射表中移除，以便於系統可以從記憶體映射表中獲取正常記憶體的物理地址。
在步驟S130中，響應於所述新記憶體的上電按鍵的觸發操作，對所述新記憶體上電。
本發明示例性實施方式中，在將異常記憶體更換為新記憶體之後，需要對新插上的新記憶體有一個觸發操作，該觸發操作可以是單擊操作、雙擊操作、長按操作或者其他的觸發操作，本發明示例性實施方式對於觸發操作的具體形式不作特殊限定。
響應於對新記憶體上電按鍵的觸發操作，該上電按鍵可以通知CPU或者記憶體控制器對新記憶體進行上電初始化。
本發明示例性實施方式中，上電按鍵可以是設置在新記憶體上的一個實體按鍵，也可以是增加在BMC界面上的一個虛擬按鍵。該上電按鍵透過中轉器與系統的CPU或者記憶體控制器相連，並透過Smbus或者I3C訊號通知CPU或者記憶體控制器需要對相應的記憶體進行上電操作。
具體的上電操作可以是在CPU或者記憶體控制器接收到Smbus或者I3C訊號後，可以透過拉高新記憶體對應的電源管理晶片致能訊號，來使新記憶體上電。其中，電源管理晶片致能訊號是電源管理晶片（Power Management IC，PMIC）進行工作時的致能Enable訊號。
在實際應用中，還可以透過指示燈指示心記憶體是否已經上電。例如，將上電按鍵設置為具有雙色指示燈的按鍵。在上電按鍵按下後，指示燈變顏色，則說明新記憶體已經上電。
在實際應用中，在新記憶體上電之後，系統還需要對新記憶體進行初始化和調整，以使新記憶體處於最佳工作狀態，之後，系統可以將新記憶體添加到系統的記憶體映射表中以供系統正常使用。其中，對新記憶體進行初始化和調整屬常規技術手段，此處不再贅述。
本發明示例性實施方式提供的記憶體熱插拔方法，可以在系統處於上電狀態下，響應於異常記憶體更換按鍵的觸發操作，在將異常記憶體的數據複製到空閒記憶體後，可以對異常記憶體進行下電，並更換為新記憶體，相當於對異常記憶體的更換過程無需關閉系統，也就不存在更換過程中關閉系統所耗費的時間，從而可以減少異常記憶體更換的耗時，在系統處於上電或工作狀態時，實現一種異常記憶體熱插拔方式，為用戶提供了便利。
參照圖4，示出了本發明示例性實施方式提供的記憶體熱插拔方法的步驟流程圖。如圖4所示，首先，進入步驟S401，在系統處於上電狀態下，觸發異常記憶體的更換按鍵；步驟S402，響應於異常記憶體的更換按鍵的觸發操作，將異常記憶體上的數據複製到空閒記憶體中，簡稱為複製數據；步驟S403，在數據複製完後，拉低電源管理晶片致能訊號使異常記憶體下電；步驟S404，在異常記憶體下電後，更換異常記憶體為新記憶體；步驟S405，觸發新記憶體的上電按鍵；步驟S406，響應於新記憶體的上電按鍵的觸發操作，對新記憶體進行上電和初始化；步驟S407，初始化後，將新記憶體添加到系統的記憶體映射表中，以使新記憶體可以正常工作。
另外，本發明示例性實施方式還提供了一種記憶體熱插拔裝置。參照圖5，該記憶體熱插拔裝置500包括：數據複製模組510、下電模組520、上電模組530、移除模組540、添加模組550和地址確定模組560；其中，
數據複製模組510，可以用於在系統處於上電狀態下，響應於異常記憶體上的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；
下電模組520，可以用於在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；
上電模組530，可以用於響應於所述新記憶體上的上電按鍵的觸發操作，對所述新記憶體上電。
在本發明的一種示例性實施方式中，下電模組520可以用於拉低所述異常記憶體對應的電源管理晶片致能訊號，以使所述異常記憶體下電。
在本發明的一種示例性實施方式中，移除模組540可以用於將所述異常記憶體從系統的記憶體映射表中移除。
在本發明的一種示例性實施方式中，添加模組550可以用於將所述新記憶體添加到系統的記憶體映射表中。
在本發明的一種示例性實施方式中，地址確定模組560可以用於根據異常數據的邏輯地址，確定所述異常記憶體的物理地址。
在本發明的一種示例性實施方式中，數據複製模組510，可以用於停止對所述異常記憶體的寫入操作，透過讀操作將所述異常記憶體中的數據存入緩存中；將所述緩存中的數據寫入所述空閒記憶體中。
在本發明的一種示例性實施方式中，上電模組530，可以用於拉高所述新記憶體對應的電源管理晶片致能訊號，以使所述新記憶體上電。
上述記憶體熱插拔裝置中各個模組的具體細節已經在對應的記憶體熱插拔方法中進行了詳細的描述，因此此處不再贅述。
進一步，為了實現上述的記憶體熱插拔方法，本發明示例性實施方式還提供了一種能夠應用該記憶體熱插拔方法的記憶體，參照圖6，該記憶體包括：記憶體本體610和設置在記憶體本體610上的更換按鍵620和上電按鍵630；其中，
更換按鍵620和上電按鍵630分別透過輸入輸出接口IO與中轉器HUB640相連，中轉器640可以用於在輸入輸出接口IO發生電平轉換時，將系統管理總線訊號發送給CPU，也就是說，該中轉器640需要與CPU相連，而CPU可以為系統中獨立於記憶體存在的元件。
該記憶體需要透過中轉器640與CPU連接，以透過CPU對記憶體進行上電或下電。也就是說，CPU在接收到系統管理總線訊號後，就可以對記憶體進行上電或下電操作。
在實際應用中，與更換按鍵620和上電按鍵630連接的輸入輸出接口IO可以是同一個IO晶片的不同PIN腳，其中一個PIN腳與更換按鍵620相連，另一個PIN腳與上電按鍵630相連。
在本發明示例性實施方式中，上述系統管理總線訊號可以包括前述實施例所述的Smbus或I3C訊號。
在本發明示例性實施方式中，輸入輸出接口IO發生電平轉換可以是在觸發更換按鍵620時，輸入輸出接口IO處的電平由高電平轉換為低電平；或者是在觸發更換按鍵620時，輸入輸出接口IO處的電平由低電平轉換為高電平。
另外，輸入輸出接口IO發生電平轉換還可以是在觸發上電按鍵630時，輸入輸出接口IO處的電平由高電平轉換為低電平；或者是在觸發上電按鍵630時，輸入輸出接口IO處的電平由低電平轉換為高電平。
為了實現輸入輸出接口IO處的電平轉換，參照圖7，記憶體還可以包括第一電源710和第一電阻720，其中，輸入輸出接口IO透過更換按鍵620接地，第一電源710設置在輸入輸出接口IO和更換按鍵620的連線上，以為輸入輸出接口IO提供高電平。在第一電源710的連接線上還設置有第一電阻720，第一電阻710可以起到穩壓作用。其中，第一電阻720的阻值大小可以根據實際情況設置，本發明示例性實施方式對此不作特殊限定。
本發明示例性實施方式中，在按下更換按鍵620後，輸入輸出接口IO會與接地端連通，使得輸入輸出接口IO處的電平由高電平轉換為低電平。如圖7所示，此處的輸入輸出接口IO可以為一個IO晶片的第一PIN腳1。
在實際應用中，更換按鍵620可以是一個開關，按下更換按鍵620時可以導通輸入輸出接口IO和接地端。
本發明示例性實施方式中，繼續如圖7所示，記憶體還可以包括第二電源730和第二電阻740，其中，輸入輸出接口IO透過上電按鍵630接地，第二電源730設置在輸入輸出接口IO和上電按鍵630的連線上，以為輸入輸出接口IO提供高電平。在第二電源730的連接線上還設置有第二電阻740，第二電阻740可以起到穩壓作用。其中，第二電阻740的阻值大小可以根據實際情況設置，本發明示例性實施方式對此不作特殊限定。
本發明示例性實施方式中，在按下上電按鍵630後，輸入輸出接口IO會與接地端連通，使得輸入輸出接口IO處的電平由高電平轉換為低電平。如圖7所示，此處的輸入輸出接口IO可以為一個IO晶片的第二PIN腳2。
在實際應用中，上電按鍵630可以是一個開關，按下上電按鍵630時可以導通輸入輸出接口IO和接地端。
本發明示例性實施方式還提供了另一種實現輸入輸出接口IO處的電平轉換的方法，參照圖8，該記憶體還可以包括第三電源810，在該記憶體中，輸入輸出接口IO直接接地，可以為輸入輸出接口IO提供低電平。另外，更換按鍵620設置在第三電源810和輸入輸出接口IO之間，當按下或者觸發更換按鍵620時，第三電源810會與輸入輸出接口IO導通，從而使得輸入輸出接口IO處的電平由低電平轉換為高電平。如圖8所示，此處的輸入輸出接口IO可以為一個IO晶片的第一PIN腳1。
在實際應用中，第三電源810旁邊可以設置電阻，也可以不設置電阻，本發明示例性實施方式對此不作特殊限定。其中，電阻的阻值大小也可以根據實際情況設置，此處不作限定。
本發明示例性實施方式中，更換按鍵620可以為一個開關，在按下更換按鍵620後，可以導通第三電源810和輸入輸出接口IO。
本發明示例性實施方式中，繼續如圖8所示，記憶體還可以包括第四電源820，在此記憶體中，由於輸入輸出接口IO直接接地，輸入輸出接口IO處的電平起初為低電平。另外，透過將上電按鍵630設置在第四電源820和輸入輸出接口IO之間，在按下或者觸發上電按鍵630時，第四電源820會與輸入輸出接口IO導通，從而使得輸入輸出接口IO處的電平由低電平轉換為高電平。如圖8所示，此處的輸入輸出接口IO可以為一個IO晶片的第二PIN腳2。
本發明示例性實施方式中，上述的上電按鍵630也可以是一個開關，在按下上電按鍵630後，可以導通第四電源820和輸入輸出接口IO。
本發明示例性實施方式中，為了透過CPU對記憶體進行上電或下電，如圖6所示，CPU還需要與記憶體的電源管理晶片PMIC650相連，CPU透過將電源管理晶片致能訊號拉低，就可以控制記憶體下電；CPU透過將電源管理晶片致能訊號拉高，就可以控制記憶體上電。
本發明示例性實施方式中，如圖7和圖8所示，輸入輸出接口IO透過中轉器HUB連接在記憶體的金手指上。金手指透過主板上的走線，從而使得中轉器HUB與CPU連接，進而實現訊號的傳輸。
本發明實施例提供的記憶體，透過將輸入輸出接口與電源或接地端連接，可以在電源和接地端切換，從而實現了輸入輸出接口處的電平轉換；在輸入輸出接口處發生電平轉換時，中轉器可以將系統管理總線訊號發送給CPU，透過CPU就可以對記憶體進行上電或下電，從而可以實現異常記憶體的下電更換以及新換上的記憶體的上電，即可以用於上述實施例所述的記憶體熱插拔過程中。
參照圖9，提供了一種插設上述記憶體的主板。在圖9所示的主板上，每個記憶體的供電電源PMIC已經由主板移到記憶體上，如DDR5 DIMM條所示，每個DIMM上都有獨立的PMIC，從而可以對每個DIMM獨立進行上下電。
另外，CPU的每個通道（channel）的子記憶體控制器（Sub Memory Controller，SMC）也是獨立的，一個SMC控制一個DIMM。例如，如圖9所示，CPU上的SMC0控制DIMM0，SMC1控制DIMM1。更換DIMM0時，只要SMC0來控制即可，更換DIMM1時，只要SMC1來控制即可。
因此，在其中一個記憶體發生異常需要更換時，只要對該記憶體進行下電操作即可，不會影響到其他記憶體的正常使用，並且CPU也能正常工作；同樣的，對於新換上的記憶體也可以直接進行上電，而不會對其他記憶體及CPU帶來影響，進而為記憶體的熱插拔提供了基礎。
在上述實施例中，可以全部或部分地透過軟體、硬體、固件或者其任意組合來實現。當使用軟體程序實現時，可以全部或部分地以電腦程序產品的形式來實現。該電腦程序產品包括一個或多個電腦命令。在電腦上加載和執行電腦程序命令時，全部或部分地產生按照本發明實施例所述的流程或功能。所述電腦可以是通用電腦、專用電腦、電腦網路、或者其他可編程裝置。所述電腦命令可以存儲在電腦可讀存儲介質中，或者從一個電腦可讀存儲介質向另一個電腦可讀存儲介質傳輸。所述電腦可讀存儲介質可以是電腦能夠存取的任何可用介質或者是包含一個或多個可以用介質集成的服務器、數據中心等數據存儲設備。所述可用介質可以是磁性介質(例如，軟磁碟、硬碟、磁帶)，光學媒體(例如，DVD)、或者半導體介質(例如固態硬碟(solid state disk，SSD))等。本發明實施例中，電腦可以包括前面所述的裝置。
儘管在此結合各實施例對本發明進行了描述，然而，在實施所要求保護的本發明過程中，本領域技術人員透過查看所述圖式、公開內容、以及所附申請專利範圍，可理解並實現所述公開實施例的其他變化。在請求項中，“包括”(comprising)一詞不排除其他組成部分或步驟，“一”或“一個”不排除多個的情況。單個處理器或其他單元可以實現請求項中列舉的若干項功能。相互不同的附屬項中記載了某些措施，但這並不表示這些措施不能組合起來產生良好的效果。
儘管結合具體特徵及其實施例對本發明進行了描述，顯而易見的，在不脫離本發明的精神和範圍的情況下，可對其進行各種修改和組合。相應地，本說明書和圖式僅僅是所附請求項所界定的本發明的示例性說明，且視為已覆蓋本發明範圍內的任意和所有修改、變化、組合或等同物。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬本發明請求項及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
500:記憶體熱插拔裝置
510:數據複製模組
520:下電模組
530:上電模組
540:移除模組
550:添加模組
560:地址確定模組
610:記憶體本體
620:更換按鍵
630:上電按鍵
640:中轉器
650:電源管理晶片
710:第一電源
720:第一電阻
730:第二電源
740:第二電阻
810:第三電源
820:第四電源
S110~S130、S401~S407:步驟
此處的圖式被併入說明書中並構成本說明書的一部分，示出了符合本發明的實施例，並與說明書一起用於解釋本發明的原理。顯而易見地，下面描述中的圖式僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些圖式獲得其他的圖式。在圖式中：
圖1示意性示出了根據本發明的示例性實施方式的一種記憶體熱插拔方法的流程圖；
圖2示意性示出了根據本發明的示例性實施方式的一種由異常數據確定異常記憶體的流程圖；
圖3示意性示出了根據本發明的示例性實施方式的一種異常記憶體上的數據複製流程圖；
圖4示意性示出了根據本發明的示例性實施方式的一種記憶體熱插拔方法的步驟流程圖；
圖5示意性示出了根據本發明的示例性實施方式的一種記憶體熱插拔裝置的框圖；
圖6示意性示出了根據本發明的示例性實施方式的一種記憶體結構示意圖一；
圖7示意性示出了根據本發明的示例性實施方式的一種記憶體結構示意圖二；
圖8示意性示出了根據本發明的示例性實施方式的一種記憶體結構示意圖三；
圖9示意性示出了根據本發明的示例性實施方式的一種插設上述記憶體的主板的結構示意圖。
S110~S130:步驟
Claims (10)
- 一種記憶體熱插拔方法，其中，包括：在系統處於上電狀態下，響應於異常記憶體的更換按鍵的觸發操作，停止對所述異常記憶體的寫入操作，透過讀操作將所述異常記憶體上的數據複製到空閒記憶體中；在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；以及響應於所述新記憶體的上電按鍵的觸發操作，對所述新記憶體上電。
- 如請求項1所述的方法，其中，所述對所述異常記憶體下電，包括：拉低所述異常記憶體對應的電源管理晶片致能訊號，以使所述異常記憶體下電。
- 如請求項1或2所述的方法，其中，在所述異常記憶體下電後，所述方法還包括：將所述異常記憶體從系統的記憶體映射表中移除。
- 如請求項1所述的方法，其中，在所述新記憶體上電後，所述方法還包括：將所述新記憶體添加到系統的記憶體映射表中。
- 如請求項1所述的方法，其中，所述方法還包括：根據異常數據的邏輯地址，確定所述異常記憶體的物理地址。
- 如請求項1所述的方法，其中，所述將所述異常記憶體上的數據複製到空閒記憶體中，包括：將所述異常記憶體中的數據存入緩存中；以及將所述緩存中的數據寫入所述空閒記憶體中。
- 如請求項1所述的方法，其中，對所述新記憶體上電，包括：拉高所述新記憶體對應的電源管理晶片致能訊號，以使所述新記憶體上電。
- 一種記憶體熱插拔裝置，包括：數據複製模組，用於在系統處於上電狀態下，響應於異常記憶體上的更換按鍵的觸發操作，將所述異常記憶體上的數據複製到空閒記憶體中；下電模組，用於在所述數據複製完後，對所述異常記憶體下電，更換所述異常記憶體為新記憶體；以及上電模組，用於響應於所述新記憶體上的上電按鍵的觸發操作，對所述新記憶體上電。
- 一種記憶體，其中，包括：記憶體本體和設置在所述記憶體本體上的更換按鍵和上電按鍵；其中，所述更換按鍵和所述上電按鍵分別透過輸入輸出接口與中轉器連接，所述中轉器用於在所述輸入輸出接口發生電平轉換時，將系統管理總線訊號發送給CPU；所述CPU用於在接收到所述系統管理總線訊號後，對所述記憶體上電或下電。
- 如請求項9所述的記憶體，其中， 所述記憶體還包括：第一電源和第一電阻，其中，所述輸入輸出接口透過所述更換按鍵接地，所述第一電源設置在所述輸入輸出接口和所述更換按鍵的連線上，所述第一電阻設置在所述第一電源的連接線上；和/或第二電源和第二電阻，其中，所述輸入輸出接口透過所述上電按鍵接地，所述第二電源設置在所述輸入輸出接口和所述上電按鍵的連線上，所述第二電阻設置在所述第二電源的連接線上，或者，所述記憶體還包括：第三電源，其中，所述輸入輸出接口接地，所述更換按鍵設置在所述第三電源和所述輸入輸出接口之間；和/或第四電源，其中，所述輸入輸出接口接地，所述上電按鍵設置在所述第四電源和所述輸入輸出接口之間，優選地，所述上電按鍵和所述更換按鍵均為開關，或者，其中，所述CPU與所述記憶體的電源管理晶片相連，所述CPU透過將電源管理晶片致能訊號拉低，以控制所述記憶體下電；且所述CPU透過將所述電源管理晶片致能訊號拉高，以控制所述記憶體上電。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210550689.XA CN114780473A (zh) | 2022-05-18 | 2022-05-18 | 内存条热插拔方法及装置、内存条 |
| CN202210550689.X | 2022-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202303595A TW202303595A (zh) | 2023-01-16 |
| TWI830373B true TWI830373B (zh) | 2024-01-21 |
Family
ID=82409740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111134490A TWI830373B (zh) | 2022-05-18 | 2022-09-13 | 記憶體熱插拔方法及裝置、記憶體 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN114780473A (zh) |
| TW (1) | TWI830373B (zh) |
| WO (1) | WO2023221227A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240211416A1 (en) * | 2022-12-27 | 2024-06-27 | Advanced Micro Devices, Inc. | Physical Adjustment to System Memory with Chipset Attached Memory |
| CN118035140B (zh) * | 2024-04-11 | 2024-06-11 | 中诚华隆计算机技术有限公司 | 一种服务器内存通道的切换系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI226572B (en) * | 2002-02-20 | 2005-01-11 | Hewlett Packard Co | Hot swapping memory method and system |
| US20060294414A1 (en) * | 2005-06-28 | 2006-12-28 | Mundada Gopal R | System for memory hot swap |
| TWI450184B (zh) * | 2009-11-30 | 2014-08-21 | Yang Chang Lien Ou | 記憶體的熱插拔方法 |
| TWI575374B (zh) * | 2015-08-04 | 2017-03-21 | 群聯電子股份有限公司 | 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元 |
| CN110580195A (zh) * | 2019-08-29 | 2019-12-17 | 上海仪电（集团）有限公司中央研究院 | 一种基于内存热插拔的内存分配方法和装置 |
| US11226757B2 (en) * | 2018-11-05 | 2022-01-18 | Realtek Semiconductor Corporation | Hot plug memory device data protection method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
| US6487623B1 (en) * | 1999-04-30 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Replacement, upgrade and/or addition of hot-pluggable components in a computer system |
| FR2808903A1 (fr) * | 2000-05-12 | 2001-11-16 | Ibm | Systeme d'acces memoire |
| US6959370B2 (en) * | 2003-01-03 | 2005-10-25 | Hewlett-Packard Development Company, L.P. | System and method for migrating data between memories |
| CN202615294U (zh) * | 2012-04-20 | 2012-12-19 | 浪潮电子信息产业股份有限公司 | 一种热插拔式内存板 |
| CN103019978B (zh) * | 2012-12-31 | 2015-08-12 | 中国矿业大学(北京) | 基于嵌入式系统的智能触发装置及其控制方法 |
| CN103198028B (zh) * | 2013-03-18 | 2015-12-23 | 华为技术有限公司 | 一种内存数据迁移方法、装置及系统 |
| CN105353980B (zh) * | 2013-11-22 | 2019-10-22 | 华为技术有限公司 | 一种内存数据的迁移方法、计算机和装置 |
| CN103842968B (zh) * | 2013-11-22 | 2015-11-25 | 华为技术有限公司 | 一种内存数据的迁移方法、计算机和装置 |
| WO2016115661A1 (zh) * | 2015-01-19 | 2016-07-28 | 华为技术有限公司 | 内存故障隔离方法和装置 |
| KR20180085192A (ko) * | 2017-01-18 | 2018-07-26 | 에스케이하이닉스 주식회사 | 핫 플러그 모듈 및 메모리 모듈을 포함하는 시스템 |
| CN109302188A (zh) * | 2017-07-25 | 2019-02-01 | 厦门雅迅网络股份有限公司 | 一种电阻分压式的线控按键的检测方法和电路 |
| CN110347531A (zh) * | 2019-07-05 | 2019-10-18 | 湖南省华芯医疗器械有限公司 | 一种避免数据丢失的机器热插拔工作方法及系统 |
-
2022
- 2022-05-18 CN CN202210550689.XA patent/CN114780473A/zh active Pending
- 2022-06-20 WO PCT/CN2022/099681 patent/WO2023221227A1/zh active Application Filing
- 2022-09-13 TW TW111134490A patent/TWI830373B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI226572B (en) * | 2002-02-20 | 2005-01-11 | Hewlett Packard Co | Hot swapping memory method and system |
| US20060294414A1 (en) * | 2005-06-28 | 2006-12-28 | Mundada Gopal R | System for memory hot swap |
| US7350089B2 (en) * | 2005-06-28 | 2008-03-25 | Intel Corporation | System for memory hot swap |
| TWI450184B (zh) * | 2009-11-30 | 2014-08-21 | Yang Chang Lien Ou | 記憶體的熱插拔方法 |
| TWI575374B (zh) * | 2015-08-04 | 2017-03-21 | 群聯電子股份有限公司 | 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元 |
| US11226757B2 (en) * | 2018-11-05 | 2022-01-18 | Realtek Semiconductor Corporation | Hot plug memory device data protection method |
| CN110580195A (zh) * | 2019-08-29 | 2019-12-17 | 上海仪电（集团）有限公司中央研究院 | 一种基于内存热插拔的内存分配方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202303595A (zh) | 2023-01-16 |
| CN114780473A (zh) | 2022-07-22 |
| WO2023221227A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI830373B (zh) | 記憶體熱插拔方法及裝置、記憶體 | |
| JP2004295885A (ja) | メイン・メモリの動的再割当てが可能なコンピュータ・システム | |
| US20190340089A1 (en) | Method and apparatus to provide uninterrupted operation of mission critical distributed in-memory applications | |
| US11543996B2 (en) | Systems and methods for power management in a data storage device | |
| CN111966626B (zh) | 一种基于espi总线的服务器启动装置和方法 | |
| TWI823253B (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
| US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
| WO2022216344A1 (en) | Enhanced d3-c0ld and faster recovery | |
| US11487638B2 (en) | Computer program product and method and apparatus for controlling access to flash memory card | |
| TWI840849B (zh) | 計算系統、電腦實施方法及電腦程式產品 | |
| US20230297277A1 (en) | Combining Operations During Reset | |
| US12008245B2 (en) | Method and device for hot swapping memory, and memory | |
| JP2024525777A (ja) | ホストメモリバッファキャッシュ管理 | |
| TWI760760B (zh) | 控制閃存裝置存取的電腦程式產品及方法及裝置 | |
| TWI410802B (zh) | 可提升作業速度之儲存系統及其作業方法 | |
| CN220137656U (zh) | 一种sata固态硬盘重启掉电保护电路 | |
| CN111857576A (zh) | 一种以太网管理的存储系统 | |
| US12067265B2 (en) | Idle power mode for external storage device | |
| US11341014B2 (en) | System and method for generating a hotkey in a pre-boot environment | |
| TWI740276B (zh) | 一種主從架構伺服器及其資訊讀寫方法 | |
| US20240319903A1 (en) | Duplicating Memory Content with Chipset Attached Memory | |
| TWI715294B (zh) | 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法 | |
| US20220011939A1 (en) | Technologies for memory mirroring across an interconnect | |
| US11275638B1 (en) | Systems and methods for storing debug information | |
| WO2023093210A1 (zh) | 为存储器提供备电的方法和相关设备 |