CN118035140B - 一种服务器内存通道的切换系统 - Google Patents
一种服务器内存通道的切换系统 Download PDFInfo
- Publication number
- CN118035140B CN118035140B CN202410430500.2A CN202410430500A CN118035140B CN 118035140 B CN118035140 B CN 118035140B CN 202410430500 A CN202410430500 A CN 202410430500A CN 118035140 B CN118035140 B CN 118035140B
- Authority
- CN
- China
- Prior art keywords
- memory
- memory slot
- slot
- controllers
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 304
- 238000000034 method Methods 0.000 claims description 16
- 230000009286 beneficial effect Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012966 insertion method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明涉及一种服务器内存通道的切换系统,该系统包括服务器CPU、多个内存槽和设置在服务器CPU与多个内存槽之间设置多个控制器,多个控制器的数量与多个内存槽的数量相同,多个控制器中包括一个主控制器和多个从控制器,每个控制器对应控制一个内存槽的切换;主控制器,用于获取待处理的连接信号;根据各个内存槽的使用状态,判断各个内存槽是否可用;在各个可用的内存槽中,根据内存指示信息,控制各个从控制器进行内存槽的切换。通过本发明的系统,在服务器CPU与多个内存槽之间设置多个控制器,通过主控制器根据各个内存槽对应的内存条的使用状态,控制各个从控制器进行内存槽的自动切换,以使服务器CPU正常工作。
Description
技术领域
本发明涉及服务器故障检测技术领域,具体而言,本发明涉及一种服务器内存通道的切换系统。
背景技术
现有技术中,服务器CPU与内存槽位连接关系固定,如果固定连接的内存槽位出现问题,则会导致服务器无法正常启动。具体地,服务器CPU对多条内存条的支持都是有局限性的,比如,8根内存条,可以接受部分内存条的插法,但是对应局部内存条插法,均需要把内存条插到指定的内存槽上,这样在指定的内存槽出现问题,无法使用的情况下,则会导致服务器无法正常使用。
发明内容
本发明所要解决的技术问题是提供了一种服务器内存通道的切换系统,旨在解决上述技术问题。
第一方面,本发明解决上述技术问题的技术方案如下:一种服务器内存通道的切换系统,包括服务器CPU、多个内存槽和设置在所述服务器CPU与多个内存槽之间设置多个控制器,所述多个所述控制器的数量与多个所述内存槽的数量相同,多个所述控制器中包括一个主控制器和多个从控制器,每个所述控制器对应控制一个内存槽的切换;
所述主控制器,用于获取待处理的连接信号,所述连接信号为所述服务器CPU与所述主控制器之间的信号,所述连接信号中包括待使用内存的内存指示信息;
还用于根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用;在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换,以使所述服务器CPU正常工作。
本发明的有益效果是:在服务器CPU与多个内存槽之间设置多个控制器,通过主控制器根据各个所述内存槽对应的内存条的使用状态,控制各个所述从控制器进行内存槽的自动切换,以使所述服务器CPU正常工作,有效克服固定连接的内存槽位出现问题导致服务器无法上电启动问题。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,上述服务器CPU内包含多个MC内存控制器,多个所述MC内存控制器的数量与多个内存槽的数量相同,每个所述MC内存控制器对应连接一个控制器。
采用上述进一步方案的有益效果是,基于各个MC内存控制器各自与对应的控制器进行通讯,可使得控制逻辑更加顺畅。
进一步,上述主控制器在根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用时,具体用于:
读取各个所述内存槽对应的内存条信息,根据读取结果判断各个所述内存槽的使用状态;
根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用,对于每个所述内存条,所述使用状态为允许使用或禁用。
采用上述进一步方案的有益效果是,基于内存条信息,可准确判断内存条的使用状态。
进一步,上述主控制器上连接有一个多位的拨码开关,多位所述拨码开关的数量与多个所述内存槽的数量相同,每位所述拨码开关用于控制对应的内存槽的使用状态;
所述主控制器,还用于根据各个所述拨码开关的状态,判断各个所述内存槽的使用状态,对于每个所述拨码开关,所述拨码开关的状态为开启或关闭。
采用上述进一步方案的有益效果是,还可以基于拨码开关的状态判断各个所述内存槽的使用状态,通过该方式结合上述使用状态的判断方式,可使得对各个内存条的使用状态进行更准确的判断。
进一步,对于每个所述拨码开关,当所述拨码开关的状态为开启时,所述主控制器,还用于控制所述拨码开关对应的内存槽进行自检,根据自检结果判断该拨码开关对应的内存槽的使用状态。
采用上述进一步方案的有益效果是,基于拨码开关的状态,控制内存槽进行自检,通过该方式结合上述使用状态的判断方式,可使得对各个内存条的使用状态进行更准确的判断。
进一步,每个内存槽对应一个地址,该地址表征了对应内存槽的位置,所述主控制器在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换时,具体用于:
在各个可用的内存槽中,根据所述内存指示信息,确定各个所述可用的内存槽中的目标内存槽;
通过所述目标内存槽对应的地址和所述目标内存槽对应的内存控制器,实现目标内存槽的切换。
采用上述进一步方案的有益效果是,基于地址可实现内存槽的准确切换。
进一步,上述主控制器,还用于根据所述可用的内存槽的数量,调整所述服务器CPU中预先配置的内存启动配置固件。
采用上述进一步方案的有益效果是,根据可用的内存条的数量,可自适应调整内存启动配置固件,以使调整后的内存启动配置固件更适配当前的存储需求。
进一步,各个所述控制器通过i2c的方式与所述服务器CPU和各个所述内存条之间进行通讯。
采用上述进一步方案的有益效果是,采用i2c可进行准确稳定的通讯。
本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单地介绍。
图1为本发明一个实施例提供的一种服务器内存通道的切换系统的结构示意图;
图2为本发明一个实施例提供的一种多个控制器和多个内存槽之间的连接关系示意图。
具体实施方式
以下对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
下面以具体实施例对本发明的技术方案以及本发明的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本发明的实施例进行描述。
本发明实施例所提供的方案可以适用于任何需要对服务器内存通道进行自适应调整的应用场景中。本发明实施例提供了一种可能的实现方式,如图1所示,提供了一种服务器内存通道的切换系统的结构示意图,如图1中所示的示意图,该系统可以包括服务器CPU、多个内存槽和设置在所述服务器CPU与多个内存槽之间设置多个控制器,所述多个所述控制器的数量与多个所述内存槽的数量相同,多个所述控制器中包括一个主控制器和多个从控制器,每个所述控制器对应控制一个内存槽的切换;
所述主控制器,用于获取待处理的连接信号,所述连接信号为所述服务器CPU与所述主控制器之间的信号,所述连接信号中包括待使用内存的内存指示信息;
还用于根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用;在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换,以使所述服务器CPU正常工作。
通过本发明的系统,在服务器CPU与多个内存槽之间设置多个控制器,通过主控制器根据各个所述内存槽对应的内存条的使用状态,控制各个所述从控制器进行内存槽的自动切换,以使所述服务器CPU正常工作,有效克服固定连接的内存槽位出现问题导致服务器无法上电启动问题。
下面结合以下具体的实施例,对本发明的方案进行进一步的说明,在该实施例中,所提供的一种服务器内存通道的切换系统,包括服务器CPU、多个内存槽和设置在所述服务器CPU与多个内存槽之间设置多个控制器(可以为FPGA控制器),所述多个所述控制器的数量与多个所述内存槽的数量相同,多个所述控制器中包括一个主控制器和多个从控制器,每个所述控制器对应控制一个内存槽的切换;其中,在多个控制器中,可随机选择一个控制器作为主控制器,则除了主控制器之外的其他控制器即为从控制器,参见图2,将内存槽0对应的控制器作为主控制器,内存槽1至内存槽7对应的控制器为从控制器。
所述主控制器,用于获取待处理的连接信号,所述连接信号为所述服务器CPU与所述主控制器之间的信号,所述连接信号中包括待使用内存的内存指示信息,用来指示待处理的连接信号对应的待使用内存是什么样的内存,比如,多大存储量,存储信息的类型等。
还用于根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用;在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换,以使所述服务器CPU正常工作。
可选的,参见图1,上述服务器CPU内包含多个MC内存控制器,多个所述MC内存控制器的数量与多个内存槽的数量相同,每个所述MC内存控制器对应连接一个控制器。
作为一个示例,该示例中,有8个内存槽,则对应有8个内存条,8个控制器,8个MC内存控制器。
其中,服务器CPU与所述主控制器之间的连接信号(也可称为MC信号)可包括8条不同的信号,以DDR4为例,具体可参见表1。
表1
由表1可知,n=0~7,表示8个MC内存控制器,不同的连接信号对应不同的信号名称,不同的连接信号可能对应的信息量不同。待处理的连接信号为表1中的8组连接信号中的任一个,待处理的连接信号不同,对应的待使用内存不同,则在待处理的连接信号变化时,需要进行内存槽的切换,也就是基于上述8组连接信号进行切换。
在本申请方案中,在根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用之前,主控制器要先判断各个所述内存槽的使用状态,在本申请方案中,有以几种方式判断各个所述内存槽的使用状态,具体为:
方式1:读取各个内存槽对应的内存条信息,根据读取结果判断各个所述内存槽的使用状态;其中,内存条信息用于检查对应的内存槽上是否插了内存条,插了内存条,表示对应的内存槽可用,没插没存条,表示对应的内存槽不可用。
对于方式1,读取的内存条信息可以为内存SPD信号,也可称为SPD值,具体地,对于每个内存槽,如果可以读取到该内存槽对应的SPD值,则表示该内存槽的使用状态是可允许使用,即可使用,若不能读取到该内存槽对应的SPD值,则表示该内存槽的使用状态是禁止使用,即不能使用,不能使用的情况有很多,比如,此时该内存槽正在被使用,或者,该内存槽有故障,不能使用。
方式2,主控制器上连接有一个多位的拨码开关,多位所述拨码开关的数量与多个所述内存槽的数量相同,每位所述拨码开关用于控制对应的内存槽的使用状态;所述主控制器,还用于根据各个所述拨码开关的状态,判断各个所述内存槽的使用状态,对于每个所述拨码开关,所述拨码开关的状态为开启或关闭。其中,基于拨码开关用于检查对应的内存槽是否被手动禁用。
具体可参见图2,一个拨码开关可以固定对应一个内存槽。各个拨码开关与各个内存槽之间的对应关系可参见表2。
表2
由表2可知,每个拨码开关对应控制一个内存槽的使用状态。基于拨码开关,可手动屏蔽某些内存槽。
方式3:对于每个所述拨码开关,当所述拨码开关的状态为开启时,所述主控制器,还用于控制所述拨码开关对应的内存槽进行自检,根据自检结果判断该拨码开关对应的内存槽的使用状态。其中,在拨码开关的状态为开启,通过自检的形式判断拨码开关对应的内存槽是否有故障。
其中,在拨码开关的状态为开启时,还对应开启了本方案的内存槽切换功能。
可选的,对于每个所述拨码开关,在拨码开关的状态为关闭时,该拨码开关对应的内存槽的使用状态为禁用,此时表示该内存槽可能受损,或有其他故障问题,不能使用。
可选的,在本申请方案中,主控制器可采用轮询的方式判断各个内存槽的使用状态。比如,共有8个内存条,则可先判断第一个内存槽的使用状态,判断完成后,再接着判断第二个内存槽的使用状态,以此类推,直到判断到第8个内存槽的使用状态。
可选的,在轮询的过程中,还可记录每个被轮询的内存槽的标识,用于标识当前轮询位置,知道轮询到哪个内存槽。
在本申请的方案中,基于主控制器和从控制器的划分,可基于主控制器同步切换信息给各个从控制器,以使得内存槽的切换同步进行。
可选的,各个所述控制器通过i2c的方式与所述服务器CPU和各个所述内存条之间进行通讯。各个控制器之间也可采用i2c的方式进行通讯。
作为一个示例,共有8个内存槽,对应有8个拨码开关,基于上述三种方式判断各个内存槽的使用状态为:
1.拨码开关0切换至off,禁用内存槽0
2.内存槽2上未安装内存条
3.内存槽5上未安装内存条
4.内存槽1、3、4、6上安装有内存条
则主控制器可得到以下对应关系表(表3),表3中,F表示fault,表示无匹配的内存槽和内存条可用。
表3
由表3可知,在8个内存槽中,有内存槽1、3、4、6是可以使用的内存条。其他几个内存槽不可使用。
此时,主控制器可把以上对应切换连接表(表3)的数据通过i2c下发到各个从控制器,这样保证轮询结束后所有的FPGA切换控制器都是同样的切换控制策略。
在上述主控制器判断完各个内存槽对应的内存条的使用状态之后,要根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用;在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换,以使所述服务器CPU正常工作。
可选的,每个内存槽对应一个地址,该地址表征了对应内存槽的位置,所述主控制器在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换时,具体用于:
在各个可用的内存槽中,根据所述内存指示信息,确定各个所述可用的内存槽中的目标内存槽,目标内存槽对应的内存条可称为目标内存条。
通过所述目标内存槽对应的地址和所述目标内存槽对应的内存控制器,实现目标内存槽的切换。
其中,切换的目的指的是基于待处理连接信息,使服务器CPU中的MC内存控制器基于确定出来的目标内存槽的地址,进行内存槽的自适应分配与切换。
可选的,所述主控制器,还用于根据所述可用的内存槽的数量,调整所述服务器CPU中预先配置的内存启动配置固件。
其中,内存启动配置固件指的是本次切换之前各个内存槽与各个MC内存控制器之间的对应控制关系,在本次切换过程中,基于可用的内存槽的数量,可不断更新内存启动配置固件,使得更新后的内存启动配置固件更适用当前的存储需求。
为了更好的说明及理解本发明所提供的方法的原理,下面结合一个可选的具体实施例对本发明的方案进行说明。需要说明的是,该具体实施例中的各步骤的具体实现方式并不应当理解为对于本发明方案的限定,在本发明所提供的方案的原理的基础上,本领域技术人员能够想到的其他实现方式也应视为本发明的保护范围之内。
在该实施例中,基于前文所描述的方案,完整的描述一下整个内存槽自适应切换的过程:
S1,服务器开机上电;
S2,服务器CPU侧接入初始化,从第一个MC内存控制器MC0开始轮询,轮询MC信号,即待处理的连接信号;
S3,内存槽侧接入初始化,主控制器从内存槽0开始轮询,轮询每个内存槽的使用状态;
S4,服务器CPU侧接入需要轮询的MC信号;
S5,主控制器通过i2c依次轮询剩余未轮询的,未经过拨码开关禁用的内存槽上是否插有内存条,插有内存条,表示该内存槽可用,基于此方式确定目标内存槽,之后接入内存槽侧的MC信号,并记录当前轮询位置。
S6,服务器CPU侧接入下一个需要轮询的MC信号,主控制器轮询并接入可用的内存槽位置(目标内存槽对应的位置);
S7,直至内存槽侧无可用的MC信号接入。
S8,主控制器通知其他从FPGA切换结果并进行切换。
S9,主控制器修改服务器CPU中的内存启动配置固件。
S10,服务器CPU正常开机引导操作系统。
需要说明的是,主控制器可控制从控制器进行内存槽的切换,主控制器本身也可基于自身的控制逻辑控制内存槽的切换。各个控制器主要是服务器CPU侧和内存槽侧的内存控制信号和通讯信号进行内部通道的电子开关导通,实现所有通道自适应从新连接。
本申请方案可全部基于各个FPGA内部的逻辑开关以及数据通讯实现。整个过程可以控制在1秒内完成,所增加的系统启动时间几户可以忽略,所以在不影响原来系统开机时长的情况下,快速地完成了内存条的有无检测以及链路切换。
前文描述的是单CPU的情况,针对双路CPU的服务器。除了两个CPU各自的内存条轮询扫描外,最终的切换和固件配置,需要以2个CPU中适配内存条最少的工况为准。也就是说CPU0识别到可用内存条数量为5根,但是CPU1识别到可用的内存条数量为4根的话,需要同步调整CPU0的配置,启动内存也同样以4根为准。
基于与本发明的实施例中所示的方法相同的原理,本发明的实施例中还提供了一种电子设备,该电子设备可以包括但不限于:处理器和存储器;存储器,用于存储计算机程序;处理器,用于通过调用计算机程序执行本发明任一实施例所示的主控制器对应的方法。
本发明实施例提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,当其在计算机上运行时,使得计算机可以执行前述主控制器对应的方法的相应内容。
根据本发明的另一个方面,还提供了一种计算机程序产品或计算机程序,该计算机程序产品或计算机程序包括计算机指令,该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令,处理器执行该计算机指令,使得该计算机设备执行上述各种实施例实现方式中提供的主控制器对应的方法。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明的操作的计算机程序代码,上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
本发明实施例提供的计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
上述计算机可读存储介质承载有一个或者多个程序,当上述一个或者多个程序被该电子设备执行时,使得该电子设备执行上述实施例所示的主控制器对应的方法。
以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本发明中所涉及的公开范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述公开构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (5)
1.一种服务器内存通道的切换系统,其特征在于,包括服务器CPU、多个内存槽和设置在所述服务器CPU与多个内存槽之间设置多个控制器,所述多个所述控制器的数量与多个所述内存槽的数量相同,多个所述控制器中包括一个主控制器和多个从控制器,每个所述控制器对应控制一个内存槽的切换;
所述主控制器,用于获取待处理的连接信号,所述连接信号为所述服务器CPU与所述主控制器之间的信号,所述连接信号中包括待使用内存的内存指示信息;
还用于根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用;在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换,以使所述服务器CPU正常工作;
所述主控制器在根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用时,具体用于:
读取各个所述内存槽对应的内存条信息,根据读取结果判断各个所述内存槽的使用状态;
根据各个所述内存槽的使用状态,判断各个所述内存槽是否可用,对于每个所述内存条,所述使用状态为允许使用或禁用;
所述主控制器上连接有一个多位的拨码开关,多位所述拨码开关的数量与多个所述内存槽的数量相同,每位所述拨码开关用于控制对应的内存槽的使用状态;
所述主控制器,还用于对于每个所述拨码开关,当所述拨码开关的状态为开启时,所述主控制器,还用于控制所述拨码开关对应的内存槽进行自检,根据自检结果判断该拨码开关对应的内存槽的使用状态,所述拨码开关的状态为开启或关闭。
2.根据权利要求1所述的系统,其特征在于,所述服务器CPU内包含多个MC内存控制器,多个所述MC内存控制器的数量与多个内存槽的数量相同,每个所述MC内存控制器对应连接一个控制器。
3.根据权利要求1所述的系统,其特征在于,每个内存槽对应一个地址,该地址表征了对应内存槽的位置,所述主控制器在各个可用的内存槽中,根据所述内存指示信息,控制各个所述从控制器进行内存槽的切换时,具体用于:
在各个可用的内存槽中,根据所述内存指示信息,确定各个所述可用的内存槽中的目标内存槽;
通过所述目标内存槽对应的地址和所述目标内存槽对应的内存控制器,实现目标内存槽的切换。
4.根据权利要求1所述的系统,其特征在于,所述主控制器,还用于根据所述可用的内存槽的数量,调整所述服务器CPU中预先配置的内存启动配置固件。
5.根据权利要求1所述的系统,其特征在于,各个所述控制器通过i2c的方式与所述服务器CPU和各个所述内存条之间进行通讯。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410430500.2A CN118035140B (zh) | 2024-04-11 | 2024-04-11 | 一种服务器内存通道的切换系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410430500.2A CN118035140B (zh) | 2024-04-11 | 2024-04-11 | 一种服务器内存通道的切换系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118035140A CN118035140A (zh) | 2024-05-14 |
CN118035140B true CN118035140B (zh) | 2024-06-11 |
Family
ID=90999085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410430500.2A Active CN118035140B (zh) | 2024-04-11 | 2024-04-11 | 一种服务器内存通道的切换系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118035140B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714598A (zh) * | 2013-12-13 | 2015-06-17 | 鸿富锦精密电子(天津)有限公司 | 主板 |
CN107368385A (zh) * | 2017-07-26 | 2017-11-21 | 郑州云海信息技术有限公司 | 一种基于bmc控制的可扩展的多内存故障快速定位的方法及系统 |
CN116302740A (zh) * | 2023-01-31 | 2023-06-23 | 超聚变数字技术有限公司 | 内存故障修复能力评估方法、装置及计算机设备 |
WO2023169185A1 (zh) * | 2022-03-10 | 2023-09-14 | 华为技术有限公司 | 内存管理方法和装置 |
WO2023221227A1 (zh) * | 2022-05-18 | 2023-11-23 | 长鑫存储技术有限公司 | 内存条热插拔方法及装置、内存条 |
-
2024
- 2024-04-11 CN CN202410430500.2A patent/CN118035140B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714598A (zh) * | 2013-12-13 | 2015-06-17 | 鸿富锦精密电子(天津)有限公司 | 主板 |
CN107368385A (zh) * | 2017-07-26 | 2017-11-21 | 郑州云海信息技术有限公司 | 一种基于bmc控制的可扩展的多内存故障快速定位的方法及系统 |
WO2023169185A1 (zh) * | 2022-03-10 | 2023-09-14 | 华为技术有限公司 | 内存管理方法和装置 |
WO2023221227A1 (zh) * | 2022-05-18 | 2023-11-23 | 长鑫存储技术有限公司 | 内存条热插拔方法及装置、内存条 |
CN116302740A (zh) * | 2023-01-31 | 2023-06-23 | 超聚变数字技术有限公司 | 内存故障修复能力评估方法、装置及计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
CN118035140A (zh) | 2024-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5640600A (en) | Storage controller and bus control method for use therewith | |
KR100799687B1 (ko) | 비휘발성 메모리를 공유하는 두 개 이상의 콘트롤러를내장한 시스템 | |
CN109271258A (zh) | 读写锁重入的实现方法、装置、终端及存储介质 | |
CN110780909A (zh) | 分布式嵌入式系统升级方法及装置 | |
WO2006101293A1 (en) | Access control to partitioned blocks in shared memory | |
CN113918216A (zh) | 数据读/写处理方法、装置及计算机可读存储介质 | |
CN118035140B (zh) | 一种服务器内存通道的切换系统 | |
CN108985402B (zh) | 一种raid卡信息获取方法及相关装置 | |
CN106708569B (zh) | 一种跨线列车中vobc配置文件的热加载方法及装置 | |
CN110865906B (zh) | 一种电机初始位置角度存储方法、装置、车辆及存储介质 | |
CN112579323A (zh) | 一种异构多核的异步通信方法及装置 | |
US20240046720A1 (en) | Vehicle-mounted information processing apparatus and vehicle-mounted information processing method | |
EP1890229A1 (en) | System controller, data processor, and input output request control method | |
JPS6270957A (ja) | メモリ容量の自動判別方法 | |
KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
CN107678866B (zh) | 一种基于嵌入式操作系统的分区通信方法及装置 | |
CN113051143A (zh) | 服务负载均衡服务器的探测方法、装置、设备和存储介质 | |
CN115913817B (zh) | 多通路虚拟化总线系统、控制方法、芯片及电子设备 | |
US20080222369A1 (en) | Access Control Partitioned Blocks in Shared Memory | |
CN115834538B (zh) | 编码处理方法、装置、设备、存储介质和程序产品 | |
CN113377421B (zh) | 一种软硬件版本信息的检测方法、装置、设备及介质 | |
CN118606242A (zh) | 业务板卡管理方法与装置、智能机笼、存储介质 | |
CN117421271A (zh) | 一种nvram数据传输方法、装置及系统 | |
CN118567554A (zh) | 集群多机的数据完整性校验方法、装置及设备 | |
JP2983221B2 (ja) | メモリ構成設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |