TWI740276B - 一種主從架構伺服器及其資訊讀寫方法 - Google Patents
一種主從架構伺服器及其資訊讀寫方法 Download PDFInfo
- Publication number
- TWI740276B TWI740276B TW108141945A TW108141945A TWI740276B TW I740276 B TWI740276 B TW I740276B TW 108141945 A TW108141945 A TW 108141945A TW 108141945 A TW108141945 A TW 108141945A TW I740276 B TWI740276 B TW I740276B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- slave
- master
- memory
- information
- Prior art date
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本發明提供一種主從架構伺服器及其資訊讀寫方法,包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過多路選擇器與所述主節點相連。從節點包括從節點基本輸入輸出系統和從節點記憶體。從節點基本輸入輸出系統用於將從節點資訊記錄在從節點記憶體中。主節點包括主節點基本輸入輸出系統、主節點記憶體和基板管理控制器。主節點基本輸入輸出系統用於將主節點資訊記錄在主節點記憶體中,基板管理控制器用於訪問主節點記憶體及通過多路選擇器選擇訪問某一從節點的從節點記憶體。
Description
本發明係涉及一種伺服器架構,特別是涉及一種主從架構伺服器及其資訊讀寫方法。
現有技術中,所有的x86平臺伺服器機型均是在一塊主機板上搭配一顆基本輸入輸出系統(Basic Input Output System,BIOS)及一顆基板管理控制器(Baseboard Management Controller,BMC)。由於BIOS在啟動結束後會將由控制權交由作業系統(Operating System,OS)處理,故當系統發生錯誤如記憶體錯誤檢查和糾正(Error Checking and Correcting,ECC)時,會觸發系統進入系統管理模式(System Management Mode,SMM)。此時,BIOS會短暫重新獲得控制權,檢視系統中相關的寄存器來定位發生錯誤的元件及位置,並經由智慧平臺管理介面(Intelligent Platform Management Interface,IPMI)命令將相關資訊發送給BMC來記錄保存,以便於使用者後續可通過IPMI命令查詢相應的錯誤記錄。另外,在系統啟動過程中,BIOS會將上電自檢(Power On Self Test,POST)完成的信號通知BMC,以記錄完成一次正常啟動的事件,説明使用者記錄和管理啟動事件的次數、時間。
然而,上述方式存在以下缺陷:
(1)若BMC發生錯誤的同時系統也發生錯誤,則BIOS進入SMM後也無法通過IPMI命令向BMC記錄相應錯誤資訊;
(2)實際線上的工作伺服器是整個機櫃或機架上的多台伺服器協同工作,對於某些性能相對較差的單系統也在每塊主機板上搭配一顆BMC,對成本也是一大挑戰。
鑒於以上所述現有技術的缺點,本發明的目的在於提供一種主從架構伺服器及其資訊讀寫方法,在主從架構伺服器中採用記憶體來記錄啟動事件資訊和系統錯誤資訊,不僅降低了硬體成本,且不受硬體狀態的影響,穩定性好。
為實現上述目的及其他相關目的,本發明提供一種主從架構伺服器,包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過所述多路選擇器與所述主節點相連;所述從節點包括從節點基本輸入輸出系統和從節點記憶體;所述從節點基本輸入輸出系統用於將從節點資訊記錄在所述從節點記憶體中;所述主節點包括主節點基本輸入輸出系統、主節點記憶體和基板管理控制器;所述主節點基本輸入輸出系統用於將主節點資訊記錄在所述主節點記憶體中,所述基板管理控制器用於訪問所述主節點記憶體及通過所述多路選擇器選擇訪問某一從節點的從節點記憶體。
於本發明一實施例中,所述從節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合;所述主節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合。
於本發明一實施例中,所述從節點基本輸入輸出系統通過從節點南橋晶片訪問所述從節點記憶體;所述從節點南橋晶片通過系統管理匯流排界面與所述從節點記憶體相連;
所述主節點基本輸入輸出系統通過主節點南橋晶片訪問所述主節點記憶體;所述主節點南橋晶片通過系統管理匯流排界面與所述主節點記憶體相連。
於本發明一實施例中,所述主節點南橋晶片的通用輸入輸出埠與所述基板管理控制器的通用輸入輸出埠相連;當通用輸入輸出埠信號為第一值時,所述主節點基本輸入輸出系統訪問所述主節點記憶體;當所述通用輸入輸出埠信號為第二值時,所述基板管理控制器訪問所述主節點記憶體。
於本發明一實施例中,所述基板管理控制器通過I2C匯流排與所述多路選擇器相連,所述多路選擇器通過I2C匯流排與所述從節點記憶體相連。
本發明提供一種主從架構伺服器的資訊讀寫方法,所述主從架構伺服器包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過所述多路選擇器與所述主節點相連;所述從節點包括從節點基本輸入輸出系統和從節點記憶體,所述主節點包括主節點基本輸入輸出系統、主節點記憶體和基板管理控制器;
所述主從架構伺服器的資訊讀寫方法包括:
基於所述從節點基本輸入輸出系統將所述從節點的資訊記錄在所述從節點記憶體中;
基於所述主節點基本輸入輸出系統將所述主節點的資訊記錄在所述主節點記憶體中;
基於所述基板管理控制器訪問所述主節點記憶體及通過所述多路選擇器選擇訪問某一從節點的從節點記憶體。
於本發明一實施例中,所述從節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合;所述主節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合。
於本發明一實施例中,所述從節點基本輸入輸出系統通過從節點南橋晶片訪問所述從節點記憶體;所述從節點南橋晶片通過系統管理匯流排界面與所述從節點記憶體相連;
所述主節點基本輸入輸出系統通過主節點南橋晶片訪問所述主節點記憶體;所述主節點南橋晶片通過系統管理匯流排界面與所述主節點記憶體相連。
於本發明一實施例中,所述主節點南橋晶片的通用輸入輸出埠與所述基板管理控制器的通用輸入輸出埠相連;當通用輸入輸出埠信號為第一值時,所述主節點基本輸入輸出系統訪問所述主節點記憶體;當所述通用輸入輸出埠信號為第二值時,所述基板管理控制器訪問所述主節點記憶體。
於本發明一實施例中,所述基板管理控制器通過I2C匯流排與所述多路選擇器相連,所述多路選擇器通過I2C匯流排與所述從節點記憶體相連。
如上所述,本發明的主從架構伺服器及其資訊讀寫方法,具有以下有益效果:
(1)在主從架構伺服器中採用記憶體來記錄啟動事件資訊和系統錯誤資訊,無需在每個伺服器節點上設置BMC,有效降低了硬體成本;
(2)即使主節點上的BMC發生錯誤,也能保證資訊的正常記錄,從而不受硬體狀態的影響,穩定性好。
以下由特定的具體實施例說明本發明的實施方式,熟悉此技術的人士可由本說明書所揭露的內容輕易地瞭解本發明的其他優點及功效。
須知,本說明書所附圖式所繪示的結構、比例、大小等,均僅用以配合說明書所揭示的內容,以供熟悉此技術的人士瞭解與閱讀,並非用以限定本發明可實施的限定條件,故不具技術上的實質意義,任何結構的修飾、比例關係的改變或大小的調整,在不影響本發明所能產生的功效及所能達成的目的下,均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時,本說明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語,亦僅為便於敘述的明瞭,而非用以限定本發明可實施的範圍,其相對關係的改變或調整,在無實質變更技術內容下,當亦視為本發明可實施的範疇。
本發明的主從架構伺服器及其資訊讀寫方法在主從架構伺服器中採用記憶體來記錄啟動事件資訊和系統錯誤資訊,無需在每個伺服器節點上設置BMC,從而不僅降低了硬體成本,且不受BMC使用狀態的影響,穩定性好,實用性強。
如圖1所示,於一實施例中,本發明的主從架構伺服器包括主節點1、多路選擇器2和至少兩個從節點3(即從節點1、從節點2…..從節點n-1和從節點n)。其中,所述主節點1通過所述多路選擇器2與每個所述從節點3相連。
如圖3所示,所述從節點3至少包括從節點BIOS31和從節點記憶體32(如EEPROM)。其中,所述從節點BIOS31用於將從節點資訊記錄在所述從節點記憶體32中。於本發明一實施例中,所述從節點BIOS通過從節點南橋晶片33(即PCH)訪問所述從節點記憶體32。所述從節點南橋晶片33通過系統管理匯流排(System Management Bus,SMBus)介面與所述從節點記憶體32相連。
於本發明一實施例中,所述從節點資訊包括從節點啟動事件資訊和從節點系統錯誤資訊中的一種或多種組合。
如圖2所示,所述主節點包括主節點BIOS11、主節點記憶體12(如EEPROM)和BMC14;所述主節點BIOS11用於將主節點資訊記錄在所述主節點記憶體12中。於本發明一實施例中,所述主節點BIOS11通過主節點南橋晶片13(即PCH)訪問所述主節點記憶體12。所述主節點南橋晶片13通過系統管理匯流排(System Management Bus,SMBus)介面與所述主節點記憶體12相連。所述BMC14用於訪問所述主節點記憶體12及通過所述多路選擇器2選擇訪問某一從節點的從節點記憶體。因此,通過所述主節點1上的BMC14可以訪問所述主節點記憶體12和所述從節點記憶體32中記錄的相關資訊。
於本發明一實施例中,所述主節點資訊包括主節點啟動事件資訊和主節點系統錯誤資訊中的一種或多種組合。
所述多路選擇器2通過I2C匯流排所述BMC14相連,通過I2C匯流排與所述從節點記憶體相連。具體地,根據SMBus spec和I2C spec的協定規範,SMBus在實體層上是完全相容I2C信號的(二者均只有SDA和SCLK兩根信號)。需要說明的是,SMBus在網路通訊協定層對I2C的命令進行了升級和規範定義,通過SMBus介面訪問I2C EEPROM時必須按照EEPROM的讀寫時序進行訪問,否則會導致EEPROM接收到的信號解析錯誤而無法進行讀寫。
在訪問I2C EEPROM時,BIOS和BMC必須是master身份才具有存取權限,而在I2C信號上是不存在master仲裁機制的。因此,在本發明中通過所述主節點南橋晶片與所述基板管理控制器之間連接的通用輸入輸出埠(General Purpose Input Output,GPIO)對BIOS和BMC的訪問進行切換控制。於本發明一實施例中,當GPIO信號為第一值時,所述主節點BIOS訪問所述主節點記憶體;當所述GPIO信號為第二值時,所述BMC訪問所述主節點記憶體。具體地,使用主節點南橋晶片上預留的GPIO與BMC上的GPIO相連;當GPIO信號為低電平時,BIOS可以訪問所述主節點記憶體進行事件和錯誤記錄,此時BMC處於等待輪循進程;待BIOS訪問結束後,將GPIO信號拉高,BMC檢測到GPIO信號為高電平時,具有存取權限,即可從所述主節點記憶體中讀取相應的事件和錯誤記錄。
如圖4所示,於一實施例中,本發明的主從架構伺服器的資訊讀寫方法應用於上述主從架構伺服器上。其中,所述主從架構伺服器包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過所述多路選擇器與所述主節點相連;所述從節點包括從節點BIOS和從節點記憶體,所述主節點包括主節點BIOS、主節點記憶體和BMC。
具體地,所述主從架構伺服器的資訊讀寫方法包括:
步驟S1、基於所述從節點基本輸入輸出系統將所述從節點的資訊記錄在所述從節點記憶體中。
具體地,對於從節點,當需要記錄其上的啟動事件資訊和/或系統錯誤資訊時,直接通過從節點BIOS將上述資訊記錄在從節點記憶體中。其中,所述從節點BIOS通過從節點南橋晶片(即PCH)訪問所述從節點記憶體,進行資訊寫入。所述從節點南橋晶片通過SMBus介面與所述從節點記憶體相連。
步驟S2、基於所述主節點基本輸入輸出系統將所述主節點的資訊記錄在所述主節點記憶體中。
具體地,對於主節點,當需要記錄其上的啟動事件資訊和/或系統錯誤資訊時,直接通過主節點BIOS將上述資訊記錄在主節點記憶體中。其中,所述主節點BIOS通過主節點南橋晶片(即PCH)訪問所述主節點記憶體,進行資訊寫入。所述主節點南橋晶片通過SMBus介面與所述主節點記憶體相連。
步驟S3、基於所述基板管理控制器訪問所述主節點記憶體及通過所述多路選擇器選擇訪問某一從節點的從節點記憶體。
具體地,當需要獲取所述主節點和/或從節點的啟動事件資訊和/或系統錯誤資訊時,通過所述主節點上的BMC訪問所述主節點記憶體或所述從節點記憶體。
當訪問所述主節點記憶體時,BIOS和BMC必須是master身份才具有存取權限,而在I2C信號上是不存在master仲裁機制的。因此,在本發明中通過所述主節點南橋晶片與所述基板管理控制器之間連接的GPIO對BIOS和BMC的訪問進行切換控制。於本發明一實施例中,當GPIO信號為第一值時,所述主節點BIOS訪問所述主節點記憶體;當所述GPIO信號為第二值時,所述BMC訪問所述主節點記憶體。具體地,使用主節點南橋晶片上預留的GPIO與BMC上的GPIO相連;當GPIO信號為低電平時,BIOS可以訪問所述主節點記憶體進行事件和錯誤記錄,此時BMC處於等待輪循進程;待BIOS訪問結束後,將GPIO信號拉高,BMC檢測到GPIO信號為高電平時,具有存取權限,即可從所述主節點記憶體中讀取相應的事件和錯誤記錄。
於本發明一實施例中,所述BMC通過I2C匯流排與所述多路選擇器相連,所述多路選擇器通過I2C匯流排與所述從節點記憶體相連。故當訪問所述從節點記憶體時,所述BMC通過I2C匯流排訪問所述多路選擇器,並選擇某一指定的從節點,再通過I2C匯流排訪問所述從節點上的從節點記憶體。
綜上所述,本發明的主從架構伺服器及其資訊讀寫方法在主從架構伺服器中採用記憶體來記錄啟動事件資訊和系統錯誤資訊,無需在每個伺服器節點上設置BMC,有效降低了硬體成本;即使主節點上的BMC發生錯誤,也能保證資訊的正常記錄,從而不受硬體狀態的影響,穩定性好。所以,本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效,而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下,對上述實施例進行修飾或改變。因此,舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變,仍應由本發明的申請專利範圍所涵蓋。
1:主節點
11:主節點BIOS
12:主節點記憶體
13:主節點南橋晶片
14:BMC
2:多路選擇器
3:從節點
31:從節點BIOS
32:從節點記憶體
33:從節點南橋晶片
圖1顯示為本發明的主從架構伺服器於一實施例中的結構示意圖。
圖2顯示為本發明的主節點於一實施例中的結構示意圖。
圖3顯示為本發明的從節點於一實施例中的結構示意圖。
圖4顯示為本發明的主從結構伺服器的資訊讀寫方法於一實施例中的流程圖。
1:主節點
2:多路選擇器
3:從節點
Claims (8)
- 一種主從架構伺服器:包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過所述多路選擇器與所述主節點相連;所述從節點包括從節點基本輸入輸出系統和從節點記憶體;所述從節點基本輸入輸出系統用於將從節點資訊記錄在所述從節點記憶體中;所述主節點包括主節點基本輸入輸出系統、主節點記憶體和基板管理控制器;所述主節點基本輸入輸出系統用於將主節點資訊記錄在所述主節點記憶體中,所述基板管理控制器用於訪問所述主節點記憶體及通過所述多路選擇器選擇訪問某一從節點的從節點記憶體;其中,所述從節點基本輸入輸出系統通過從節點南橋晶片訪問所述從節點記憶體;所述從節點南橋晶片通過系統管理匯流排界面與所述從節點記憶體相連;所述主節點基本輸入輸出系統通過主節點南橋晶片訪問所述主節點記憶體;所述主節點南橋晶片通過系統管理匯流排界面與所述主節點記憶體相連。
- 如請求項1所述的主從架構伺服器,其中所述從節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合;所述主節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合。
- 如請求項1所述的主從架構伺服器,其中所述主節點南橋晶片的通用輸入輸出埠與所述基板管理控制器的通用輸入輸出埠相連;當通用輸入輸出埠信號為第一值時,所述主節點基本輸入輸出系統訪問所述主 節點記憶體;當所述通用輸入輸出埠信號為第二值時,所述基板管理控制器訪問所述主節點記憶體。
- 如請求項1所述的主從架構伺服器,其中所述基板管理控制器通過I2C匯流排與所述多路選擇器相連,所述多路選擇器通過I2C匯流排與所述從節點記憶體相連。
- 一種主從架構伺服器的資訊讀寫方法,其中所述主從架構伺服器包括主節點、多路選擇器和至少兩個從節點;每個從節點均通過所述多路選擇器與所述主節點相連;所述從節點包括從節點基本輸入輸出系統和從節點記憶體,所述主節點包括主節點基本輸入輸出系統、主節點記憶體和基板管理控制器;所述主從架構伺服器的資訊讀寫方法包括:基於所述從節點基本輸入輸出系統將所述從節點的資訊記錄在所述從節點記憶體中;基於所述主節點基本輸入輸出系統將所述主節點的資訊記錄在所述主節點記憶體中;以及基於所述基板管理控制器訪問所述主節點記憶體及通過所述多路選擇器選擇訪問某一從節點的從節點記憶體;其中,所述從節點基本輸入輸出系統通過從節點南橋晶片訪問所述從節點記憶體;所述從節點南橋晶片通過系統管理匯流排界面與所述從節點記憶體相連; 所述主節點基本輸入輸出系統通過主節點南橋晶片訪問所述主節點記憶體;所述主節點南橋晶片通過系統管理匯流排界面與所述主節點記憶體相連。
- 如請求項5所述的主從架構伺服器的資訊讀寫方法,其中所述從節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合;所述主節點資訊包括啟動事件資訊和系統錯誤資訊中的一種或多種組合。
- 如請求項5所述的主從架構伺服器的資訊讀寫方法,其中所述主節點南橋晶片的通用輸入輸出埠與所述基板管理控制器的通用輸入輸出埠相連;當通用輸入輸出埠信號為第一值時,所述主節點基本輸入輸出系統訪問所述主節點記憶體;當所述通用輸入輸出埠信號為第二值時,所述基板管理控制器訪問所述主節點記憶體。
- 如請求項5所述的主從架構伺服器的資訊讀寫方法,其中所述基板管理控制器通過I2C匯流排與所述多路選擇器相連,所述多路選擇器通過I2C匯流排與所述從節點記憶體相連。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108141945A TWI740276B (zh) | 2019-11-19 | 2019-11-19 | 一種主從架構伺服器及其資訊讀寫方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108141945A TWI740276B (zh) | 2019-11-19 | 2019-11-19 | 一種主從架構伺服器及其資訊讀寫方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202121182A TW202121182A (zh) | 2021-06-01 |
TWI740276B true TWI740276B (zh) | 2021-09-21 |
Family
ID=77517020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108141945A TWI740276B (zh) | 2019-11-19 | 2019-11-19 | 一種主從架構伺服器及其資訊讀寫方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI740276B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW514832B (en) * | 2000-04-26 | 2002-12-21 | Texas Instruments Inc | Multiprocessor object control |
US20070088816A1 (en) * | 2005-10-14 | 2007-04-19 | Dell Products L.P. | System and method for monitoring the status of a bus in a server environment |
US20070186279A1 (en) * | 2006-02-06 | 2007-08-09 | Zimmer Vincent J | Method for memory integrity |
US20170102952A1 (en) * | 2015-10-07 | 2017-04-13 | Dell Products, L.P. | Accessing data stored in a remote target using a baseboard management controler (bmc) independently of the status of the remote target's operating system (os) |
-
2019
- 2019-11-19 TW TW108141945A patent/TWI740276B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW514832B (en) * | 2000-04-26 | 2002-12-21 | Texas Instruments Inc | Multiprocessor object control |
US20070088816A1 (en) * | 2005-10-14 | 2007-04-19 | Dell Products L.P. | System and method for monitoring the status of a bus in a server environment |
US20070186279A1 (en) * | 2006-02-06 | 2007-08-09 | Zimmer Vincent J | Method for memory integrity |
US20170102952A1 (en) * | 2015-10-07 | 2017-04-13 | Dell Products, L.P. | Accessing data stored in a remote target using a baseboard management controler (bmc) independently of the status of the remote target's operating system (os) |
Also Published As
Publication number | Publication date |
---|---|
TW202121182A (zh) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10824499B2 (en) | Memory system architectures using a separate system control path or channel for processing error information | |
KR102350538B1 (ko) | Ddr 메모리 에러 복구 | |
KR101736225B1 (ko) | 커맨드/어드레스 레지스터 디바이스 내에 저장된 데이터에의 액세스 | |
WO2016106935A1 (zh) | 一种闪存控制器和闪存控制器的控制方法 | |
US20120117445A1 (en) | Data protection method for damaged memory cells | |
TW201603040A (zh) | 以記憶體控制器來處理資料錯誤事件之方法、設備及系統 | |
US20180157553A1 (en) | System interconnect and system on chip having the same | |
CN110765032A (zh) | 基于系统管理总线接口对i2c存储器进行读写的方法 | |
TWI830373B (zh) | 記憶體熱插拔方法及裝置、記憶體 | |
CN114902186A (zh) | 非易失性存储器模块的错误报告 | |
US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
US11360839B1 (en) | Systems and methods for storing error data from a crash dump in a computer system | |
TWI740276B (zh) | 一種主從架構伺服器及其資訊讀寫方法 | |
US12072776B2 (en) | Hardware control path redundancy for functional safety of peripherals | |
CN109144583A (zh) | 基于国产平台的主板信息获取方法、装置、系统及设备 | |
TWI715294B (zh) | 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法 | |
JP7430220B2 (ja) | システム管理割り込みデータの収集に用いる方法及びシステム | |
US20220011939A1 (en) | Technologies for memory mirroring across an interconnect | |
TWI766590B (zh) | 伺服器及相關的控制方法 | |
Liu et al. | PCIE-Based Shared Memory Technology between BMC and CPU | |
TWI654518B (zh) | 錯誤狀態儲存方法及伺服器 | |
JP2024523768A (ja) | メモリモジュールの活線挿抜方法及び装置、メモリモジュール | |
CN113342260A (zh) | 伺服器与应用于伺服器的控制方法 | |
CN113342257A (zh) | 伺服器及相关的控制方法 | |
TW202101239A (zh) | 伺服器主機的序列埠資訊的控制方法 |