TW202101239A - 伺服器主機的序列埠資訊的控制方法 - Google Patents
伺服器主機的序列埠資訊的控制方法 Download PDFInfo
- Publication number
- TW202101239A TW202101239A TW108122171A TW108122171A TW202101239A TW 202101239 A TW202101239 A TW 202101239A TW 108122171 A TW108122171 A TW 108122171A TW 108122171 A TW108122171 A TW 108122171A TW 202101239 A TW202101239 A TW 202101239A
- Authority
- TW
- Taiwan
- Prior art keywords
- serial port
- value
- information
- port
- server host
- Prior art date
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
一種伺服器主機的序列埠資訊的控制方法,包括首先啟動伺服器主機的基本輸入輸出系統。接著,基本輸入輸出系統讀取金屬氧化物半導體晶片的第一輸入/輸出端口的狀態值。接著,依據第一輸入/輸出端口的狀態值,決定伺服器主機的序列埠的資訊輸出狀態,其中資訊輸出狀態包含輸出序列埠之資訊以及不輸出序列埠之資訊。
Description
本發明係關於一種伺服器的輸出介面的控制方法,特別是一種伺服器主機的序列埠開關的控制方法。
一般來說,伺服器主機的基本輸入輸出系統(BIOS)的序列埠狀態預設為關閉狀態,使BIOS不會輸出關連於伺服器主機的序列埠的資訊。必須直到完全開機之後,使用者才可進入BIOS對序列埠狀態重新設定。雖然BIOS的序列埠狀態預設為關閉可減少開機時間,但具有以下缺點。若尚未完全開機之前發生錯誤狀況,由於BIOS沒有輸出序列埠資訊,導致無法即時找到問題點,而必須需要BIOS工程師重新出測試版BIOS。當BIOS工程師對雙列直插式記憶體模組或雙線記憶體模組(DIMM)進行測試時,需要有序列埠資訊才能檢查DIMM的信號,所以也需要重新出測試版BIOS,導致BIOS工程師重複做一些簡單的工作。
有鑑於此,在實務上確實需要一種改良的伺服器主機的序列埠開關的控制方法,至少可解決以上缺失
本發明在於提供一種關於伺服器輸出介面的控制方法,特別指一種伺服器主機之序列埠的控制方法。
本發明一實施例提供一種伺服器主機的序列埠資訊的控制方法,其包括:啟動伺服器主機的基本輸入輸出系統;以基本輸入輸出系統讀取金屬氧化物半導體晶片的第一輸入/輸出端口的狀態值;以及依據第一輸入/輸出端口的狀態值,決定伺服器主機的序列埠的資訊輸出狀態,該資訊輸出狀態包含輸出部分資訊以及輸出全部資訊。
本發明所提供的序列埠控制方法之優點在於,除了保證伺服器主機能快速地開機,也能在伺服器主機出現問題的時候,直接地進入基本輸出輸出系統(BIOS)之設定選項把序列埠資訊打開。因此SIV部門不需要等待BIOS部門出測試版RMT BIOS,於是減少BIOS工程師重複做一些簡單的工作,能合理的利用時間,提高各部門的工作效率。另外一個就是通過BIO序列埠,可以看到BIOS所執行的指令,以及主機板上大部分的設備之基本資訊。此外,還能根據客戶的要求,輸出(例如列印)客戶想要之序列埠資訊。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
圖1係為本發明第一實施例所繪示伺服器主機的硬體架構示意圖。如圖1所示,伺服器主機1包含儲存裝置12、金屬氧化物半導體晶片14、以及序列埠16,而金屬氧化物半導體晶片14與序列埠16分別電性連接於儲存裝置12。儲存裝置12例如包含隨機存取記憶體、唯讀記憶體或硬碟,而儲存裝置12儲存有基本輸入輸出系統18。基本輸入輸出系統18用於初始化伺服器主機1的硬體以及啟動伺服器主機1的作業系統,基本輸入輸出系統18的序列埠狀態值可設定為彼此不同的第一數值或第二數值,例如0或1。在一實施例中,當序列埠狀態值為第一數值時,伺服器主機1的序列埠16處於關閉狀態,此時基本輸入輸出系統18不會輸出任何關連於序列埠16的資訊。當序列埠狀態值為第二數值時,伺服器主機1的序列埠16處於開啟狀態,此時基本輸入輸出系統18可輸出關連於序列埠16的全部資訊或部分資訊。金屬氧化物半導體晶片14為互補式金屬氧化物半導體(CMOS)晶片,金屬氧化物半導體晶片14設有第一輸入/輸出端口142以及第二輸入/輸出端口144,第一輸入/輸出端口142的定址位置為offset 0X60且第一輸入/輸出端口142以及第二輸入/輸出端口144與儲存裝置12電性連接。
圖2係本發明第一實施例的伺服器主機的序列埠資訊的控制方法的流程圖。共同參閱圖1與圖2,在步驟S101,啟動伺服器主機1的基本輸入輸出系統18。在步驟S102,以基本輸入輸出系統18判斷金屬氧化物半導體晶片14的第一輸入/輸出端口142的第一端口狀態值是否為第一數值。若第一端口狀態值為第一數值,執行步驟S103。若第一端口狀態值不為第一數值,則執行步驟S104。在步驟S103中,基本輸入輸出系統18不輸出任何關連於序列埠16的資訊。在步驟S104中,以基本輸入輸出系統18輸出關連於序列埠16的資訊。
當基本輸入輸出系統18的初始的序列埠狀態值設定為不輸出任何序列埠資訊的第一數值時,係提供本發明第二實施例的伺服器主機的序列埠資訊的控制方法。如圖3所示,在步驟S201,首次啟動儲存於伺服器主機1的儲存裝置12內的基本輸入輸出系統(BIOS)18,而初始的基本輸入輸出系統18的序列埠狀態值為第一數值。此時,基本輸入輸出系統18不輸出關連於序列埠16的資訊。在步驟S202中,以基本輸入輸出系統18將第一數值寫入金屬氧化物半導體晶片14的第一輸入/輸出端口142,使第一輸入/輸出端口142的端口狀態值等於第一數值。在步驟S202後,可選擇執行步驟S203。在步驟S203,將基本輸入輸出系統18的序列埠狀態值從第一數值更改為第二數值。此時,基本輸入輸出系統18輸出關連於序列埠16的資訊。在步驟S204中,以基本輸入輸出系統18將第二數值寫入金屬氧化物半導體晶片14的第一輸入/輸出端口142,使第一輸入/輸出端口142的第一端口狀態值從第一數值更改為第二數值。在步驟S205中,重新啟動基本輸入輸出系統18。在步驟S206中,以基本輸入輸出系統18讀取金屬氧化物半導體晶片14的第一輸入/輸出端口142的端口狀態值(此時為第二數值)。在步驟S207中,以基本輸入輸出系統18輸出關連於序列埠16的資訊。
在步驟S202後,除了選擇執行步驟S203之外,還可選擇執行步驟S208。在步驟S208中,重新啟動基本輸入輸出系統18。在步驟S209中,以基本輸入輸出系統18讀取金屬氧化物半導體晶片14的第一輸入/輸出端口142的第一端口狀態值,而此時第一端口狀態值為第一數值。在步驟S210中,基本輸入輸出系統18不輸出任何關連於序列埠16的資訊。
由此可知,步驟S208~S210與步驟S203~S207的差異在於:在重新啟動基本輸入輸出系統18之前,是否更改序列埠狀態的初始值,以及是否將更新後的序列埠狀態值寫入至金屬氧化物半導體晶片14的第一輸入/輸出端口142。
在步驟S207或步驟S210之後,均可透過伺服器主機1的輸入介面輸入一控制指令以改變基本輸入輸出系統18的序列埠狀態值,進而改變金屬氧化物半導體14的第一端口狀態值。
圖4係本發明第三實施例的伺服器主機的序列埠資訊的控制方法的流程圖。比較圖4與與圖3的實施例,圖4的步驟S301~步驟S306實質相同於圖3的步驟S201~步驟S206,其差異在於圖4的實施例更包括步驟S307~S309。在步驟S307中,當金屬氧化物半導體晶片14的第一輸入/輸出端口142的第一端口狀態值為第二數值時,以基本輸入輸出系統18判斷金屬氧化物半導體晶片14的第二輸入/輸出端口144的第二端口狀態值是否為第一數值。當第二端口狀態值為第一數值時,執行步驟S308。當第二端口狀態值不為第一數值時,執行步驟S309。在步驟S308中,以基本輸入輸出系統18輸出關連於序列埠16的部分資訊。在步驟S309中,以基本輸入輸出系統18輸出關連於序列埠16的全部資訊。
在步驟S301至步驟S307之間,均可透過伺服器主機1的輸入介面輸入一控制指令以改變金屬氧化物半導體晶片14的第二端口狀態值,藉此控制序列埠輸出資訊的最大值與最小值。
透過本發明所提供的伺服器主機的序列埠資訊控制方法,除了保證伺服器主機能快速地開機,也能在伺服器主機出現問題的時候,直接地進入基本輸出輸出系統(BIOS)之設定選項把序列埠資訊打開。因此SIV部門不需要等待BIOS部門出測試版RMT BIOS,於是減少BIOS工程師重複做一些簡單的工作,能合理的利用時間,提高各部門的工作效率。另外一個就是通過BIO序列埠,可以看到BIOS所執行的指令,以及主機板上大部分的設備之基本資訊。此外,還能根據客戶的要求,輸出(例如列印)客戶想要之序列埠資訊。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1:伺服器主機
12:儲存裝置
14:金屬氧化物半導體晶片
142:第一輸入/輸出端口
144:第二輸入/輸出端口
16:序列埠
18:基本輸入輸出系統
圖1係為本發明一實施例所繪示伺服器主機的硬體架構示意圖。
圖2係本發明第一實施例所繪示的伺服器主機的序列埠資訊的控制方法的流程圖。
圖3係本發明第二實施例所繪示的伺服器主機的序列埠資訊的控制方法的流程圖。
圖4係本發明第三實施例所繪示的伺服器主機的序列埠資訊的控制方法的流程圖。
Claims (10)
- 一種伺服器主機的序列埠資訊的控制方法,包括: 啟動一伺服器主機的一基本輸入輸出系統; 以該基本輸入輸出系統讀取一金屬氧化物半導體晶片的一第一輸入/輸出端口的一第一端口狀態值;以及 依據該第一端口狀態值,決定該伺服器主機的一序列埠的一資訊輸出狀態,該資訊輸出狀態包含輸出關連於該序列埠之資訊以及不輸出關連於該序列埠之資訊。
- 如請求項1所述之伺服器主機的序列埠資訊的控制方法,其中當該第一端口狀態值為一第一數值時,該基本輸入輸出系統不輸出關連於該序列埠的資訊;當該第一端口狀態值為一第二數值時,該基本輸入輸出系統輸出關連於該序列埠的資訊。
- 如請求項2所述之伺服器主機的序列埠資訊的控制方法,其中該第一數值為0,該第二數值為1。
- 如請求項1所述之伺服器主機的序列埠資訊的控制方法,其中該金屬氧化物半導體晶片之該第一輸入/輸出端口的一定址位置為offset 0X60。
- 如請求項1所述之伺服器主機的序列埠資訊的控制方法,其中該金屬氧化物半導體晶片為互補式金屬氧化物半導體晶片。
- 如請求項2所述之伺服器主機的序列埠資訊的控制方法,更包括當該第一端口狀態值為該第二數值時,以該基本輸入輸出系統讀取該金屬氧化物半導體晶片的一第二輸入/輸出端口的一第二端口狀態值;當該第二端口狀態值為該第一數值時,以該基本輸入輸出系統輸出關連於該序列埠之部分資訊;以及當該第二端口狀態值為該第二數值時,以該基本輸入輸出系統輸出關連於該序列埠之全部資訊。
- 如請求項1所述之伺服器主機的序列埠資訊的控制方法,更包括:在決定該序列埠的該資訊輸出狀態之後,當該基本輸入輸出系統接收到用於改變該基本輸入輸出系統的一序列埠狀態值的指令時,該基本輸入輸出系統將改變後的該序列埠狀態值寫入至該金屬氧化物半導體晶片的該第一輸入/輸出端口。
- 如請求項7所述之伺服器主機的序列埠資訊的控制方法,其中當該序列埠狀態值為一第一數值時,該伺服器主機的該序列埠處於一關閉狀態,當該序列埠狀態值為一第二數值時,該伺服器主機的該序列埠處於一開啟狀態。
- 如請求項7所述之伺服器主機的序列埠資訊的控制方法,其中當該改變後的序列埠狀態值小於改變前的序列埠狀態值時,該基本輸入輸出系統不輸出關連於該序列埠之資訊。
- 如請求項7所述之伺服器主機的序列埠資訊的控制方法,其中當該改變後的序列埠狀態值大於改變前的序列埠狀態值時,該基本輸入輸出系統輸出關連於該序列埠之資訊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108122171A TW202101239A (zh) | 2019-06-25 | 2019-06-25 | 伺服器主機的序列埠資訊的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108122171A TW202101239A (zh) | 2019-06-25 | 2019-06-25 | 伺服器主機的序列埠資訊的控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202101239A true TW202101239A (zh) | 2021-01-01 |
Family
ID=75234666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108122171A TW202101239A (zh) | 2019-06-25 | 2019-06-25 | 伺服器主機的序列埠資訊的控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW202101239A (zh) |
-
2019
- 2019-06-25 TW TW108122171A patent/TW202101239A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110032405B (zh) | 系统开机码存储器管理方法、存储器装置与应用其的电子系统 | |
KR101343704B1 (ko) | 공유된 비휘발성 메모리 아키텍쳐 | |
US10679690B2 (en) | Method and apparatus for completing pending write requests to volatile memory prior to transitioning to self-refresh mode | |
JP4593575B2 (ja) | 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース | |
US8661306B2 (en) | Baseboard management controller and memory error detection method of computing device utilized thereby | |
US8327124B2 (en) | SD switch box in a cellular handset | |
US10198305B2 (en) | Managing a storage device using a hybrid controller | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
JP2008146810A (ja) | Dramメモリのより高速な初期化 | |
JP2022529873A (ja) | マルチモード保護メモリ | |
TW201344444A (zh) | 主機板及應用於該主機板的資料處理方法 | |
TW202101239A (zh) | 伺服器主機的序列埠資訊的控制方法 | |
WO2023221227A1 (zh) | 内存条热插拔方法及装置、内存条 | |
JP5309938B2 (ja) | 要求処理装置、要求処理システムおよびアクセス試験方法 | |
KR20180066601A (ko) | 메모리 시스템의 구동 방법 | |
WO2016106933A1 (zh) | 一种基于若干分区的mcu芯片信息保护方法和装置 | |
US20110161647A1 (en) | Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device | |
TWI602190B (zh) | 記憶體控制方法、記憶體裝置 | |
TW201837773A (zh) | 電腦裝置及其資料保護方法 | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
US20100250828A1 (en) | Control signal output pin to indicate memory interface control flow | |
US11169950B2 (en) | Method for controlling serial port information of server host | |
JP2009252294A (ja) | メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法 | |
TWI557577B (zh) | 用於防止地址衝突之系統及其方法 | |
TWI715294B (zh) | 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法 |