TWI557577B

TWI557577B - 用於防止地址衝突之系統及其方法

Info

Publication number: TWI557577B
Application number: TW105100739A
Authority: TW
Inventors: 韓應賢
Original assignee: 英業達股份有限公司
Priority date: 2016-01-12
Filing date: 2016-01-12
Publication date: 2016-11-11
Also published as: TW201725518A

Description

用於防止地址衝突之系統及其方法

本發明係有關於一種用於防止地址衝突之系統及其方法，尤指一種透過平台路徑控制器判斷記憶體與功能卡之內部整合電路介面地址是否相同而選擇性地開啟多工器之用於防止地址衝突之系統及其方法。

隨著科技日新月異的進步，網路的發達已使各種電子裝置充斥著人們的生活，無論是企業或個人，早已使用如桌上型電腦或筆記型電腦之個人電腦來處理事務，甚至是透過網路來執行跨國性的電子商務，而建構網路所需的設備為伺服器，使得伺服器在企業或者網路服務提供者（Internet Service Provider; ISP）的機房中被大量應用。

其中，伺服器中為了因應功能的擴增，一般而言，會將不同功能之功能卡插接至伺服器之功能卡插槽以擴增功能，然而，功能卡在插接至功能卡插槽時，會電性連接於伺服器中之平台路徑控制器（Platform Controller Hub; PCH）之內部整合電路（Inter-Integrated Circuit; I ²C）介面，同時會對應有一內部整合電路介面地址，然而，由於伺服器中之記憶體也是透過同一個內部整合電路介面電性連接於平台路徑控制器，並同時也會對應有內部整合電路介面地址，而當功能卡與記憶體所對應之內部整合電路介面地址相同而造成衝突時，往往會造成伺服器開機的錯誤，因此現有技術仍具備改善之空間。

有鑒於功能卡與記憶體所對應之內部整合電路介面地址相同而造成衝突時，伺服器普遍具有開機發生錯誤之問題。緣此，本發明主要目的係提供一種用於防止地址衝突之系統及其方法，其主要係透過平台路徑控制器判斷記憶體與功能卡之內部整合電路介面地址是否相同，以在相同時關閉其中之一者透過內部整合電路介面電性連接於平台路徑控制器的路徑，以解決上述之問題。

基於上述目的，本發明所採用之主要技術手段係提供一種用於防止地址衝突之系統，包含一平台路徑控制器（Platform Controller Hub; PCH）、一緩衝器、一多工器、複數個記憶體以及複數個功能卡插槽。平台路徑控制器係具有一內部整合電路（Inter-Integrated Circuit; I ²C）介面以及至少一控制介面，緩衝器係電性連接於內部整合電路介面以及該至少一控制介面，多工器係電性連接於平台路徑控制器之內部整合電路介面以及該至少一控制介面。該些記憶體係電性連接於該緩衝器，各記憶體係分別對應於一第一內部整合電路地址，並經由緩衝器而透過內部整合電路介面電性連接於平台路徑控制器。該些功能卡插槽係電性連接於多工器，各功能卡插槽係供插接一功能卡，並在功能卡插接於該些功能卡插槽中之一者時，功能卡係對應於一第二內部整合電路地址。其中，在功能卡插接於該些功能卡插槽中之一者，且平台路徑控制器判斷出各記憶體所對應之第一內部整合電路地址相異於第二內部整合電路地址時，平台路徑控制器係透過該至少一控制介面將一第一控制信號傳送至多工器以開啟多工器，藉以使功能卡經由內部整合電路介面電性連接於平台路徑控制器。其中，在功能卡插接於該些功能卡插槽中之一者，且平台路徑控制器判斷出各記憶體所對應之第一內部整合電路地址中之一者相同於第二內部整合電路地址時，平台路徑控制器係透過該至少一控制介面選擇性地將一第二控制信號與一第三控制信號中之一者傳送至多工器與緩衝器。其中，在多工器與緩衝器接收到第二控制信號時，多工器係受觸發關閉且緩衝器係受觸發維持開啟，藉以使功能卡中斷經由內部整合電路介面電性連接於平台路徑控制器，並使各記憶體透過內部整合電路介面電性連接於平台路徑控制器。其中，在多工器與緩衝器接收到第三控制信號時，多工器係受觸發開啟且緩衝器係受觸發關閉，藉以使功能卡經由內部整合電路介面電性連接於平台路徑控制器，並使各記憶體中斷透過內部整合電路介面電性連接於平台路徑控制器。

其中，上述用於防止地址衝突之系統之附屬技術手段之一較佳實施例中，更包含一處理單元，處理單元係電性連接於平台路徑控制器與該些功能卡插槽，並設有一基本輸入輸出系統（Basic Input/Output System; BIOS），基本輸入輸出系統用以在判斷出功能卡插接於該些功能卡插槽中之一者時，觸發平台路徑控制器判斷各記憶體所對應之第一內部整合電路地址中之一者是否相同於第二內部整合電路地址。此外，該至少一控制介面為一通用型輸入輸出（General-purpose input/output; GPIO）介面，第一控制信號、第二控制信號與第三控制信號為一通用型輸入輸出信號，該些功能卡為一快捷外設互聯標準（Peripheral Component Interconnect Express; PCI-E）卡。

本發明所採用之主要技術手段係還提供一種利用上述之用於防止地址衝突之系統來防止地址衝突之方法，係應用於功能卡插接於該些功能卡插槽中之一者時，防止地址衝突之方法包含步驟(a)至步驟(d)，步驟(a)係平台路徑控制器偵測出各記憶體所對應之第一內部整合電路地址以及第二內部整合電路地址，步驟(b)係平台路徑控制器判斷第一內部整合電路地址中之一者是否相同於第二內部整合電路地址，步驟(c)係在步驟(b)之判斷結果為否時，平台路徑控制器透過該至少一控制介面將一第一控制信號傳送至多工器以開啟多工器，藉以使功能卡經由內部整合電路介面電性連接於平台路徑控制器，步驟(d)係在步驟(b)之判斷結果為是時，平台路徑控制器透過該至少一控制介面選擇性地將一第二控制信號與一第三控制信號中之一者傳送至多工器與緩衝器。其中，在多工器與緩衝器接收到第二控制信號時，多工器係受觸發關閉且緩衝器係受觸發維持開啟，藉以使功能卡中斷經由內部整合電路介面電性連接於平台路徑控制器，並使各記憶體透過內部整合電路介面電性連接於平台路徑控制器。其中，在多工器與緩衝器接收到第三控制信號時，多工器係受觸發開啟且緩衝器係受觸發關閉，藉以使功能卡經由內部整合電路介面電性連接於平台路徑控制器，並使各記憶體中斷透過內部整合電路介面電性連接於平台路徑控制器。

其中，上述防止地址衝突之方法之附屬技術手段之一較佳實施例中，用於防止地址衝突之系統更包含一處理單元，處理單元係電性連接於平台路徑控制器與該些功能卡插槽，並設有一基本輸入輸出系統（Basic Input/Output System; BIOS），防止地址衝突之方法中，步驟(a)之前更包含一步驟(a0)基本輸入輸出系統判斷功能卡是否插接於該些功能卡插槽中之一者，並在判斷結果為是時，接續執行步驟(a)。此外，該至少一控制介面為一通用型輸入輸出（General-purpose input/output; GPIO）介面，第一控制信號、第二控制信號與第三控制信號為一通用型輸入輸出信號，該些功能卡為一快捷外設互聯標準（Peripheral Component Interconnect Express; PCI-E）卡。

藉由本發明所採用之用於防止地址衝突之系統及其方法之主要技術手段，由於在第一內部整合電路地址與第二內部整合電路地址彼此相同時，可直接關閉多工器或緩衝器，進而防止地址衝突並進一步防止開機錯誤，因此大幅增加實務上使用的方便性。

本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。

由於本發明所提供之用於防止地址衝突之系統及其方法中，其組合實施方式不勝枚舉，故在此不再一一贅述，用於防止地址衝突之系統僅列舉一個較佳實施例加以具體說明，防止地址衝突之方法僅列舉兩個較佳實施例加以具體說明。

請一併參閱第一圖至第三圖，第一圖係顯示本發明較佳實施例之用於防止地址衝突之系統之方塊示意圖，第二圖係顯示本發明較佳實施例之用於防止地址衝突之系統之關閉多工器之方塊示意圖，第三圖係顯示本發明較佳實施例之用於防止地址衝突之系統之關閉緩衝器之方塊示意圖，如圖所示，本發明較佳實施例之用於防止地址衝突之系統1係包含一平台路徑控制器（Platform Controller Hub; PCH）11、一緩衝器12、一多工器13、複數個記憶體14、14a、複數個功能卡插槽15、15a以及一處理單元16。

平台路徑控制器11係具有一內部整合電路（Inter-Integrated Circuit; I ²C）介面111以及至少一控制介面112、113，其中，控制介面112、113為一通用型輸入輸出（General-purpose input/output; GPIO）介面，雖然本發明較佳實施例係舉例兩個控制介面112、113，但其他實施例中可僅只有一個，其係視實務上之設計而定。

緩衝器12係電性連接於平台路徑控制器11之內部整合電路介面111以及控制介面112，也就是說，緩衝器12與平台路徑控制器11之間具有內部整合電路路徑100（即電性連接於內部整合電路介面111的路徑）以及控制路徑200（即電性連接於控制介面112的路徑）。

多工器13係電性連接於平台路徑控制器11之內部整合電路介面111以及控制介面113，也就是說，多工器13與平台路徑控制器11之間具有內部整合電路路徑300（即電性連接於內部整合電路介面111的路徑）以及控制路徑400（即電性連接於控制介面113的路徑）。

該些記憶體14、14a係電性連接於緩衝器12，各記憶體14、14a係分別對應於一第一內部整合電路地址，並經由緩衝器12而透過內部整合電路介面100電性連接於平台路徑控制器11，具體來說，本發明較佳實施例之圖式中，為使圖式簡化，因此僅繪示記憶體14、14a而未繪示記憶體插槽，以表示初始即已插接好記憶體14、14a，並也同時各自對應有第一內部整合電路地址，舉例來說，記憶體14所對應的第一內部整合電路地址為00000001，記憶體14a所對應的第一內部整合電路地址為00000002，而在此需要一提的是，由於內部整合電路介面111是用來傳輸資料，因此記憶體14、14a主要是內部整合電路地址以執行功能（亦即透過內部整合電路路徑100傳輸資料），而控制介面112、113只是用來控制至開啟或關閉緩衝器12與多工器13，因此一般來說記憶體14、14a並不會有對應於控制介面112、113的地址。

該些功能卡插槽15、15a係電性連接於多工器13，各功能卡插槽15、15a係供插接一功能卡2，並在功能卡2插接於該些功能卡插槽15、15a中之一者時，功能卡2係對應於一第二內部整合電路地址，舉例來說，本發明較佳實施例中，功能卡2為一快捷外設互聯標準（Peripheral Component Interconnect Express; PCI-E）卡，並插接於功能卡插槽15，而在插接好時，功能卡2會對應於第二內部整合電路地址，同樣地，功能卡2在插接好時，僅會透過功能卡插槽15電性連接於多工器13，並透過內部整合電路介面111來執行功能（亦即透過內部整合電路路徑300傳輸資料），因此僅只有內部整合電路地址而不會有對應於控制介面112、113的地址。當然，本發明較佳實施例僅以一個功能卡2為例，其他實施例中，可能有兩個功能卡2（甚至更多）而分別插接於功能卡插槽15、15a而有各自對應的第二內部整合電路地址，因此其係視實務之設計而定。

處理單元16係電性連接於平台路徑控制器11與該些功能卡插槽15、15a，並設有一基本輸入輸出系統（Basic Input/Output System; BIOS）161，處理單元16例如可為一中央處理器（Central Processing Unit; CPU），但其他實施例中可為其他具有處理功能之處理器或處理電路。

其中，如第一圖所示，基本輸入輸出系統161係用以判斷功能卡2是否插接於該些功能卡插槽15、15a中之一者，而在本發明較佳實施例中，由於功能卡2係插接於功能卡插槽15，因此基本輸入輸出系統161係判斷出功能卡2係插接於功能卡插槽15，處理單元16進而觸發平台路徑控制器11判斷各記憶體14、14a所對應之第一內部整合電路地址是否相異於第二內部整合電路地址，舉例來說，假若第二內部整合電路地址為00000003，那麼平台路徑控制器11係判斷出各記憶體14、14a所對應之第一內部整合電路地址相異於第二內部整合電路地址，此時，平台路徑控制器11係透過控制介面113將一第一控制信號S1傳送至多工器13以開啟多工器13，進而開啟內部整合電路路徑300，藉以使功能卡2經由內部整合電路介面111電性連接於平台路徑控制器11，並使功能卡2正常運作。而在此需要一提的是，一般來說，記憶體14、14a初始便一定是開通，也就是說，記憶體14、14a初始就是經由內部整合電路介面111電性連接於平台路徑控制器11，進而可透過內部整合電路路徑100傳輸資料。

其中，如第二圖所示，同樣地，基本輸入輸出系統161判斷出功能卡2係插接於功能卡插槽15時，且假若第二內部整合電路地址為00000001，那麼平台路徑控制器11會判斷出各記憶體14、14a所對應之第一內部整合電路地址中之一者相同於第二內部整合電路地址時（在此實施例中第二內部整合電路地址相同於記憶體14所對應的第一內部整合電路地址），平台路徑控制器11係透過控制介面112、113選擇性地將一第二控制信號S2與一第三控制信號S3中之一者傳送至多工器13與緩衝器12。

進一步來說，第二圖中，平台路徑控制器11係透過控制介面112、113將第二控制信號S2傳送至多工器13與緩衝器12，在多工器13與緩衝器12接收到第二控制信號S2時，多工器13係受觸發關閉且緩衝器12係受觸發維持開啟，此時內部整合電路路徑100會維持開啟而內部整合電路路徑300會關閉，藉以使功能卡2中斷經由內部整合電路介面111電性連接於平台路徑控制器11，並使各記憶體14、14a透過內部整合電路介面111電性連接於平台路徑控制器11。也就是說，第二圖中是直接選擇關閉功能卡2的內部整合電路路徑300而使功能卡2無法透過內部整合電路介面111傳輸資料（控制路徑200、400維持開啟）。

另外，第三圖中，平台路徑控制器11係透過控制介面112、113將第三控制信號S3傳送至多工器13與緩衝器12，在多工器13與緩衝器12接收到第三控制信號S3時，多工器13係受觸發開啟且緩衝器12係受觸發關閉，此時內部整合電路路徑100會被關閉而內部整合電路路徑300會開啟，藉以使功能卡2經由內部整合電路介面111電性連接於平台路徑控制器11，並使各記憶體14、14a中斷透過內部整合電路介面111電性連接於平台路徑控制器11。也就是說，第三圖中是直接選擇關閉記憶體14、14a的內部整合電路路徑100而使記憶體14、14a無法透過內部整合電路介面111傳輸資料（控制路徑200、400維持開啟）。

在此需要一提的是，上述的第一控制信號S1、第二控制信號S2與第三控制信號S3為一通用型輸入輸出信號，意即其是通用型輸入輸出格式的信號。此外，在選擇關閉緩衝器12或多工器13的原則為，依據基本輸入輸出系統161初始判斷記憶體14、14a與功能卡的優先性，若是記憶體14、14a較為重要，此時處理單元16即是觸發平台路徑控制器11關閉多工器13；若是功能卡2較為重要，那麼處理單元16即是觸發平台路徑控制器11關閉緩衝器12。

請一併參閱第一圖、第二圖以及第四圖，第四圖係顯示本發明較佳實施例之防止地址衝突之方法之流程示意圖，如圖所示，本發明較佳實施例之防止地址衝突之方法是利用上述之用於防止地址衝突之系統1來防止地址衝突，並應用於功能卡2插接於該些功能卡插槽15、15a中之一者時，其中，防止地址衝突之方法包含以下步驟：

步驟S101：基本輸入輸出系統161判斷功能卡2是否插接於該些功能卡插槽15、15a中之一者。

步驟S102：平台路徑控制器11偵測出各記憶體14、14a所對應之第一內部整合電路地址以及第二內部整合電路地址。

步驟S103：平台路徑控制器11判斷第一內部整合電路地址中之一者是否相同於第二內部整合電路地址。

步驟S104：平台路徑控制器11係透過該至少一控制介面113將一第一控制信號S1傳送至多工器13以開啟多工器13，藉以使功能卡2經由內部整合電路介面111電性連接於平台路徑控制器11（如第一圖所示）。

步驟S105：平台路徑控制器11透過該至少一控制介面112、113將一第二控制信號S2傳送至多工器13與緩衝器12，使多工器13受觸發關閉且緩衝器12受觸發維持開啟，藉以使功能卡2中斷經由內部整合電路介面111電性連接於平台路徑控制器11，並使各記憶體14、14a透過內部整合電路介面111電性連接於平台路徑控制器11。

其中，上述各步驟之執行詳述內容均與用於防止地址衝突之系統1所述之內容相同，因此在此不再予以贅述。

請一併參閱第三圖以及第五圖，第五圖係顯示本發明另一較佳實施例之防止地址衝突之方法之流程示意圖，如圖所示，本發明另一較佳實施例之防止地址衝突之方法同樣是利用上述之用於防止地址衝突之系統1來防止地址衝突，並應用於功能卡2插接於該些功能卡插槽15、15a中之一者時，其中，防止地址衝突之方法包含以下步驟：

步驟S201：基本輸入輸出系統161判斷功能卡2是否插接於該些功能卡插槽15、15a中之一者。

步驟S202：平台路徑控制器11偵測出各記憶體14、14a所對應之第一內部整合電路地址以及第二內部整合電路地址。

步驟S203：平台路徑控制器11判斷第一內部整合電路地址中之一者是否相同於第二內部整合電路地址。

步驟S204：平台路徑控制器11係透過該至少一控制介面113將一第一控制信號S1傳送至多工器13以開啟多工器13，藉以使功能卡2經由內部整合電路介面111電性連接於平台路徑控制器11（如第一圖所示）。

步驟S205：平台路徑控制器11透過該至少一控制介面112、113將一第三控制信號S3傳送至多工器13與緩衝器12，使多工器13受觸發開啟且緩衝器12受觸發關閉，藉以使功能卡2經由內部整合電路介面111電性連接於平台路徑控制器11，並使各記憶體14、14a中斷透過內部整合電路介面111電性連接於平台路徑控制器11。

同樣地，上述各步驟之執行詳述內容均與用於防止地址衝突之系統1所述之內容相同，因此在此不再予以贅述。

綜合以上所述，在採用本發明所提供之用於防止地址衝突之系統及其方法後，由於在第一內部整合電路地址與第二內部整合電路地址彼此相同時，可直接關閉多工器或緩衝器，進而防止地址衝突並進一步防止開機錯誤，因此大幅增加實務上使用的方便性。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

1‧‧‧用於防止地址衝突之系統
11‧‧‧平台路徑控制器
111‧‧‧內部整合電路介面
112、113‧‧‧控制介面
12‧‧‧緩衝器
13‧‧‧多工器
14、14a‧‧‧記憶體
15、15a‧‧‧功能卡插槽
16‧‧‧處理單元
161‧‧‧基本輸入輸出系統
2‧‧‧功能卡
100、300‧‧‧內部整合電路路徑
200、400‧‧‧控制路徑
S1‧‧‧第一控制信號
S2‧‧‧第二控制信號
S3‧‧‧第三控制信號

第一圖係顯示本發明較佳實施例之用於防止地址衝突之系統之方塊示意圖。

第二圖係顯示本發明較佳實施例之用於防止地址衝突之系統之關閉多工器之方塊示意圖。

第三圖係顯示本發明較佳實施例之用於防止地址衝突之系統之關閉緩衝器之方塊示意圖。

第四圖係顯示本發明較佳實施例之防止地址衝突之方法之流程示意圖。

第五圖係顯示本發明另一較佳實施例之防止地址衝突之方法之流程示意圖。

1‧‧‧用於防止地址衝突之系統

11‧‧‧平台路徑控制器

111‧‧‧內部整合電路介面

112、113‧‧‧控制介面

12‧‧‧緩衝器

13‧‧‧多工器

14、14a‧‧‧記憶體

15、15a‧‧‧功能卡插槽

16‧‧‧處理單元

161‧‧‧基本輸入輸出系統

2‧‧‧功能卡

100、300‧‧‧內部整合電路路徑

200、400‧‧‧控制路徑

S1‧‧‧第一控制信號

Claims

一種用於防止地址衝突之系統，包含：一平台路徑控制器（Platform Controller Hub; PCH），係具有一內部整合電路（Inter-Integrated Circuit; I ²C）介面以及至少一控制介面；一緩衝器，係電性連接於該內部整合電路介面以及該至少一控制介面；一多工器，係電性連接於該平台路徑控制器之該內部整合電路介面以及該至少一控制介面；複數個記憶體，係電性連接於該緩衝器，各記憶體係分別對應於一第一內部整合電路地址，並經由該緩衝器而透過該內部整合電路介面電性連接於該平台路徑控制器；以及複數個功能卡插槽，係電性連接於該多工器，各功能卡插槽係供插接一功能卡，並在該功能卡插接於該些功能卡插槽中之一者時，該功能卡係對應於一第二內部整合電路地址；其中，在該功能卡插接於該些功能卡插槽中之一者，且該平台路徑控制器判斷出各記憶體所對應之該第一內部整合電路地址相異於該第二內部整合電路地址時，該平台路徑控制器係透過該至少一控制介面將一第一控制信號傳送至該多工器以開啟該多工器，藉以使該功能卡經由該內部整合電路介面電性連接於該平台路徑控制器；其中，在該功能卡插接於該些功能卡插槽中之一者，且該平台路徑控制器判斷出各記憶體所對應之該第一內部整合電路地址中之一者相同於該第二內部整合電路地址時，該平台路徑控制器係透過該至少一控制介面選擇性地將一第二控制信號與一第三控制信號中之一者傳送至該多工器與該緩衝器；其中，在該多工器與該緩衝器接收到該第二控制信號時，該多工器係受觸發關閉且該緩衝器係受觸發維持開啟，藉以使該功能卡中斷經由該內部整合電路介面電性連接於該平台路徑控制器，並使各記憶體透過該內部整合電路介面電性連接於該平台路徑控制器；其中，在該多工器與該緩衝器接收到該第三控制信號時，該多工器係受觸發開啟且該緩衝器係受觸發關閉，藉以使該功能卡經由該內部整合電路介面電性連接於該平台路徑控制器，並使各記憶體中斷透過該內部整合電路介面電性連接於該平台路徑控制器。
如申請專利範圍第1項所述之用於防止地址衝突之系統，其中，更包含一處理單元，係電性連接於該平台路徑控制器與該些功能卡插槽，並設有一基本輸入輸出系統（Basic Input/Output System; BIOS），該基本輸入輸出系統用以在判斷出該功能卡插接於該些功能卡插槽中之一者時，觸發該平台路徑控制器判斷各記憶體所對應之該第一內部整合電路地址中之一者是否相同於該第二內部整合電路地址。
如申請專利範圍第1項所述之用於防止地址衝突之系統，其中，該至少一控制介面為一通用型輸入輸出（General-purpose input/output; GPIO）介面，該第一控制信號、該第二控制信號與該第三控制信號為一通用型輸入輸出信號。
如申請專利範圍第1項所述之用於防止地址衝突之系統，其中，該些功能卡為一快捷外設互聯標準（Peripheral Component Interconnect Express; PCI-E）卡。
一種利用如申請專利範圍第1項所述之用於防止地址衝突之系統來防止地址衝突之方法，係應用於該功能卡插接於該些功能卡插槽中之一者時，該防止地址衝突之方法包含以下步驟： (a)該平台路徑控制器偵測出各記憶體所對應之該第一內部整合電路地址以及該第二內部整合電路地址； (b)該平台路徑控制器判斷該第一內部整合電路地址中之一者是否相同於該第二內部整合電路地址；以及 (c)在該步驟(b)之判斷結果為否時，該平台路徑控制器係透過該至少一控制介面將一第一控制信號傳送至該多工器以開啟該多工器，藉以使該功能卡經由該內部整合電路介面電性連接於該平台路徑控制器；以及 (d)在該步驟(b)之判斷結果為是時，該平台路徑控制器係透過該至少一控制介面選擇性地將一第二控制信號與一第三控制信號中之一者傳送至該多工器與該緩衝器；其中，在該多工器與該緩衝器接收到該第二控制信號時，該多工器係受觸發關閉且該緩衝器係受觸發維持開啟，藉以使該功能卡中斷經由該內部整合電路介面電性連接於該平台路徑控制器，並使各記憶體透過該內部整合電路介面電性連接於該平台路徑控制器；其中，在該多工器與該緩衝器接收到該第三控制信號時，該多工器係受觸發開啟且該緩衝器係受觸發關閉，藉以使該功能卡經由該內部整合電路介面電性連接於該平台路徑控制器，並使各記憶體中斷透過該內部整合電路介面電性連接於該平台路徑控制器。
如申請專利範圍第5項所述之防止地址衝突之方法，其中，該用於防止地址衝突之系統更包含一處理單元，該處理單元係電性連接於該平台路徑控制器與該些功能卡插槽，並設有一基本輸入輸出系統（Basic Input/Output System; BIOS），該防止地址衝突之方法中，該步驟(a)之前更包含一步驟(a0)該基本輸入輸出系統判斷該功能卡是否插接於該些功能卡插槽中之一者，並在判斷結果為是時，接續執行步驟(a)。
如申請專利範圍第5項所述之防止地址衝突之方法，其中，該至少一控制介面為一通用型輸入輸出（General-purpose input/output; GPIO）介面，該第一控制信號、該第二控制信號與該第三控制信號為一通用型輸入輸出信號。
如申請專利範圍第5項所述之防止地址衝突之方法，其中，該些功能卡為一快捷外設互聯標準（Peripheral Component Interconnect Express; PCI-E）卡。