TW201344444A - 主機板及應用於該主機板的資料處理方法 - Google Patents

Abstract

一種主機板包括一CPU、一第一DMA控制器、一透過一第一DIMM插槽與一第一匯流排相連的記憶體模組以及一透過一第二DIMM插槽與該第一匯流排相連的外部存儲裝置，該外部存儲裝置包括一存儲體、一第二匯流排、一與該第二匯流排相連的第一暫存單元、一介面控制單元及一第二DMA控制器；該介面控制單元與該第二匯流排及第二DIMM插槽相連，該介面控制單元用於接收該CPU透過該第二DIMM插槽輸出的對存儲體進行讀操作的讀取控制指令及進行寫操作的寫入控制指令並執行相應的操作。

Description

主機板及應用於該主機板的資料處理方法

本發明涉及一種主機板及應用於該主機板的資料處理方法，特別涉及一種使用DMAC（Direct Memory Access Controller，直接記憶體訪問控制器）進行資料傳輸控制的主機板及應用於該主機板的處理方法。

習知的主機板都會設有複數DIMM（Dual Inline Memory Modules，雙列直插式存儲模組）類型的記憶體插槽以供記憶體條插接，外部存儲設備（如硬碟）則透過專有的SATA介面與主機板相連。當外部存儲設備與記憶體進行成批的資料交換時，CPU（Central Processing Unit，中央處理器）會將匯流排的控制權交給DMA控制器，以透過DMA控制器來控制外部存儲設備與記憶體條之間的資料傳輸，從而有利於減輕CPU的負擔。然，主機板上的DIMM插槽通常不會全部插接有記憶體條，如此使得多餘的DIMM插槽經常處於空閒狀態，從而降低了電腦硬體資源的利用率。

鑒於以上內容，有必要提供一種可實現與DIMM插槽相連的外部存儲介質與記憶體之間的資料傳輸的主機板及應用於該主機板的資料處理方法，進而得以提高電腦硬體資源利用率。

一種主機板，包括：

一CPU；

一第一DMA控制器；

一記憶體模組，透過一第一DIMM插槽與一第一匯流排相連；以及

一外部存儲裝置，透過一第二DIMM插槽與該第一匯流排相連，該外部存儲裝置包括：

一存儲體；

一第二匯流排；

一第一暫存單元，與該第二匯流排相連；

一介面控制單元，與該第二匯流排及第二DIMM插槽相連，該介面控制單元用於接收該CPU透過該第二DIMM插槽輸出的對存儲體進行讀操作的讀取控制指令及進行寫操作的寫入控制指令並執行相應的操作；以及

一第二DMA控制器，用於控制該第一暫存單元與該存儲體之間的資料傳輸；

當該CPU輸出對該存儲體進行讀操作的讀取控制指令時，該介面控制單元接收該讀操作的控制指令，該CPU還對該第二DMA控制器的相關暫存器進行設定，以透過該第二DMA控制器將該存儲體的資料讀出至該第一暫存單元；當資料傳輸完畢時，該第二DMA控制器產生一中斷至該CPU，該CPU對該第一DMA控制器的相關暫存器進行設定，以透過該第一DMA控制器將該第一暫存單元的資料傳輸至該記憶體模組；

當該CPU輸出對該存儲體進行寫操作的控制指令時，該CPU對該第一DMA控制器的相關暫存器進行設定，以將該記憶體模組的資料讀出至該第一暫存單元；當資料傳輸完畢時，該第一DMA控制器產生一中斷至該CPU，該CPU輸出寫入控制指令至該介面控制單元，還對該第二DMA控制器的相關暫存器進行設定，該第二DMA控制器將該第一暫存單元的資料寫入至該存儲體。

一種資料處理方法，應用於一插接於一主機板的第一DIMM插槽的外部存儲裝置與一插接於一第二DIMM插槽的記憶體模組進行資料交換，其中該第一DIMM插槽及第二DIMM插槽透過一第一匯流排相連，一CPU透過一第一DMA控制器對該外部存儲裝置進行讀操作或寫操作，該外部存儲裝置包括一存儲體、一第二匯流排、一與該第二匯流排相連的第一暫存單元、一與該第二匯流排及第二DIMM插槽相連的介面控制單元以及一第二DMA控制器；該資料處理方法包括如下步驟：

判斷對該存儲體進行讀操作還是寫操作；

當對該存儲體進行讀操作時：

傳輸讀取控制指令至該介面控制單元，並對該第二DMA控制器的暫存器進行設定；

該第二DMA控制器透過該介面控制單元將該存儲體的資料讀出至該第一暫存單元；

當資料傳輸完畢時，產生一中斷訊號至該CPU；

對該第一DMA控制器的相關暫存器進行設定；

該第一DMA控制器將該第一暫存單元中的資料傳輸至該記憶體模組；

當資料傳輸完畢時，產生一中斷訊號至該CPU；

當對該存儲體寫操作時：

傳輸寫入控制指令至該介面控制單元，並對該第一DMA控制器暫存器進行設定；

該第一DMA控制器將該記憶體模組中的資料讀出至該第一暫存單元；

當資料傳輸完畢時，該第一DMA控制器產生一中斷訊號至該CPU；

該CPU對該第二DMA控制器的相關暫存器進行設定；

該第二DMA將該第一暫存單元的資料寫入該存儲體；

當資料寫入完成時，該第二DMA控制器產生一中斷訊號至該CPU。

上述主機板及應用於該主機板的資料處理方法透過將外部存儲裝置插接於該主機板上無記憶體條插接的DIMM插槽，如此使得連接於DIMM插槽的外部存儲裝置與記憶體模組之間的資料以DMA模式進行傳輸，進而提高了電腦的資源利用率。

請參考圖1，本發明主機板1的較佳實施方式包括一插接於一第一DIMM插槽40的外部存儲裝置30、一插接於一第二DIMM插槽60的記憶體模組70及一DMAC （DMA Controller，DMA控制器）20以及透過該DMAC 20對該外部存儲裝置30以DMA模式進行讀操作或寫操作的CPU 10，其中該第一DIMM插槽40及第二DIMM插槽60透過一第一匯流排80相互連接。

請參考圖2，該外部存儲裝置30的較佳實施方式包括一第二匯流排90、一與該第二匯流排90及該第一DIMM插槽40均相連的開關單元300及LDMAC（Local DMA Controller，本地DMA控制器）301、一與該第二匯流排90相連的第一暫存單元302及第二暫存單元305、一透過該第二暫存單元305連接於該第二匯流排90的介面控制單元303及一與該介面控制單元303相連的存儲體50，其中該LDMAC 301亦為一DMA控制器，該主機板1使用了該第一DIMM插槽40的未定義的空閒引腳以對該外部存儲裝置30進行控制。本實施方式中，該存儲體50為一固態硬碟。

該開關單元300用於接收該CPU 10輸出的開關訊號來控制該外部存儲裝置30與該第一匯流排80之間資料傳輸的連通與斷開。如當該開關單元300接收到一第一開關訊號時，該開關單元300則控制該外部存儲裝置30與該第一匯流排80之間處於連通狀態，即該外部存儲裝置30與該第一匯流排80之間可進行資料傳輸；當該開關單元300接收到一第二開關訊號時，該開關單元300則控制該外部存儲裝置30與該第一匯流排80之間處於斷開狀態，即該外部存儲裝置30與該第一匯流排80之間禁止資料傳輸。根據計算機組成原理可知，電腦系統包括資料匯流排、位址匯流排及控制匯流排，其中資料匯流排用於傳輸資料，控制匯流排用於傳輸控制訊號，位址匯流排用於定址。本實施方式中，該開關單元300只用於控制該外部存儲裝置30與該第一DIMM插槽40之間的資料傳輸。當然，在其他實施方式中，該開關單元300亦可省略，此時，該第二匯流排90則直接與該第一DIMM插槽40相連接。

該介面控制單元303用於接收該CPU 10輸出的控制指令，以對該存儲體50進行相應的操作，如從該存儲體50中讀取資料或向該存儲體50中寫入資料。

該LDMAC 301用於控制該第二暫存單元305與該第一暫存單元302之間的資料傳輸。

該第一暫存單元302用於緩存對該存儲體50寫入的資料，即當需要將記憶體模組70內的資料寫入到存儲體50內時，該記憶體模組70中的資料由該DMAC 20預先存儲至該第一暫存單元302，之後，由該LDMAC 301再將該第一暫存單元302中的資料寫入該存儲體50。

該第二暫存單元305用於緩存從該存儲體50中讀取的資料，如當該介面控制單元303接收該CPU 10輸出的讀取控制指令時，該介面控制單元303可預先從該存儲體50中讀取資料，並將其存儲至該第二暫存單元305，之後，由該LDMAC 301將該第二暫存單元305中的資料傳輸至該第一暫存單元302。

當該CPU 10對該存儲體50進行讀操作時，該CPU 10輸出第一開關訊號至該開關單元300，以使得該開關單元300處於連通狀態；同時，該CPU 10還對該LDMAC 301的相關暫存器進行相應的設定，以對該LDMAC 301進行初始化。同時，該CPU 10還輸出對應的讀取控制指令至該介面控制單元303，以將該存儲體50的資料預先讀取至該第二暫存單元305。之後，該CPU 10輸出第二開關訊號至該開關單元300，以斷開該外部存儲裝置30與該第一匯流排80的連接。該LDMAC 301將存儲於該第二暫存單元305內的資料讀出至該第一暫存單元302。當資料傳輸完畢時，該LDMAC 301產生一中斷訊號至該CPU 10，以通知該CPU 10。該CPU 10接收到該LDMAC 301輸出的中斷訊號後，輸出第一開關訊號至該開關單元300，以使得該外部存儲裝置30與該第一匯流排80再次處於連通狀態；同時，該CPU 10還對該DMAC 20的相關暫存器進行設定，以對該DMAC 20進行初始化工作。之後，該DMAC 20將該第一暫存單元302內的資料透過該第二匯流排90及該第一匯流排80傳輸至該記憶體模組70。當資料傳輸完成後，該DMAC 20產生一中斷訊號至CPU 10，並將該第一匯流排80的控制權交給該CPU 10，如此即完成了對該存儲體50的讀操作。

在其他實施方式中，該第二暫存單元305亦可省略，如此當對該存儲體50進行讀操作時，該LDMAC 301則直接透過該介面控制單元303讀取該存儲體50的資料，並將該資料傳輸至該第一暫存單元302內即可。

當該CPU 10對該存儲體50進行寫操作時，該CPU 10輸出第一開關訊號至該開關單元300，以使得該開關單元300處於連通狀態；該CPU 10還對該DMAC 304的相關暫存器進行相應的設定，以對該DMAC 20進行初始化。之後，該DMAC 20將該記憶體模組70內的資料透過該第一匯流排80及該第二匯流排90傳輸至該第一暫存單元302。當資料傳輸完畢時，該DMAC 20輸出一中斷訊號至該CPU 10，以將該第一匯流排80的控制權交給該CPU 10。之後，該CPU 10對該LDMAC 301的相關暫存器進行設定，還輸出相應的寫入控制指令至該介面控制單元303。之後，該CPU 10輸出第二開關訊號至該開關單元300，以使得該外部存儲裝置30與該第一匯流排80處於斷開狀態。之後，該LDMAC 301將該第一暫存單元302的資料存儲於該第二暫存單元305，該介面控制單元303讀取該第二暫存單元305資料並將該資料寫入該存儲體50內。當資料傳輸完畢時，該LDMAC 301產生一中斷訊號至該CPU 10，以通知該CPU 10完成對該存儲體50的寫操作。如此即完成了對該存儲體50的寫操作。

在其他實施方式中，當該第二暫存單元305省略時，該LDMAC 301則直接將該第一暫存單元302內的資料透過該介面控制單元303寫入該存儲體50內。

請參考圖3，本發明資料處理方法的較佳實施方式包括如下步驟：

步驟S10，控制該開關單元300處於連通狀態。該CPU 10透過輸出第一開關訊號至該開關單元300以使得該外部存儲裝置30與該第一匯流排80處於連通狀態。

步驟S11，判斷對該存儲體50進行的是讀操作還是寫操作，當該CPU 10對該存儲體50進行讀操作時，進入步驟S12；否則，當該CPU 10對該存儲體50進行寫操作時，進入步驟S22。

步驟S12，傳輸相應的讀取控制指令至該介面控制單元303，以讀取該存儲體50的資料至該第二暫存單元305，並對該LDMAC 301的相關暫存器進行設定。

步驟S13，控制該開關單元300處於斷開狀態。該CPU 10輸出第二開關訊號至該開關單元300以斷開該第二匯流排90與該第一匯流排80之間的連接。

步驟S14，該LDMAC 301將該第二暫存單元305的資料讀出至該第一暫存單元302。

步驟S15，判斷資料是否傳輸完畢，當資料傳輸完畢時，進入步驟S16；否則，當資料未傳輸完畢時，返回步驟S14。

步驟S16，產生一中斷訊號至該CPU 10。資料傳輸完畢時，該LDMAC 301透過發送一中斷訊號給該CPU 10，以通知該CPU 10。

步驟S17，控制該開關單元300處於連通狀態，並對該DMAC 20的相關暫存器進行設定。

步驟S18，該DMAC 20將該第一暫存單元302內的資料透過該第二匯流排90及該第一匯流排80傳輸至該記憶體模組70。

步驟S19，該DMAC 20產生一中斷訊號至CPU 10，以將對該第一匯流排80的控制權交給該CPU 10。當該第一暫存單元302內的資料傳輸完畢時，該DMAC 20則將該第一匯流排80的控制權交給該CPU 10，以便該CPU 10進行其他的程式處理。

步驟S22，對該DMAC 20的相關暫存器進行設定。該CPU 10對該DMAC 20的相關暫存器進行設定，以完成對該DMAC 20的初始化工作。

步驟S23，該DMAC 20將該記憶體模組70內的資料透過該第一匯流排80及該第二匯流排90存儲於該第一暫存單元302。

步驟S24，判斷資料是否傳輸完畢，當資料傳輸完畢時，進入步驟S25；否則，當資料未傳輸完畢時，返回步驟S23。

步驟S25，傳輸相應的寫入控制指令至該介面控制單元303，並對該LDMAC 301的相關暫存器進行設定。

步驟S26，控制該開關單元300處於斷開狀態。該CPU 10輸出第二開關訊號至該開關單元300以斷開該外部存儲裝置30與該第一匯流排80之間的連接。

步驟S27，該LDMAC 301透過該介面控制單元303將該第一暫存單元302的資料寫入該存儲體50。

步驟S28，該LDMAC 301產生一中斷訊號至CPU 10，以通知該CPU 10，已完成對該存儲體50的寫操作。

上述主機板及應用於該主機板的資料處理方法透過將外部存儲裝置30插接於該主機板1上無記憶體條插接的DIMM插槽，如此使得連接於DIMM插槽的外部存儲裝置30與記憶體模組70之間的資料以DMA模式進行傳輸，進而提高了電腦的資源利用率。綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上所述者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

1．．．主機板

10．．．CPU

30．．．外部存儲裝置

40．．．第一DIMM插槽

50．．．存儲體

60．．．第二DIMM插槽

70．．．記憶體模組

80．．．第一匯流排

90．．．第二匯流排

300．．．開關單元

301．．．LDMAC

303．．．介面控制單元

302．．．第一暫存單元

20．．．DMAC

305．．．第二暫存單元

圖1是本發明主機板的較佳實施方式的示意圖。

圖2是圖1中外部存儲裝置的的較佳實施方式的方框圖。

圖3是本發明資料處理方法的較佳實施方式的流程圖。

10．．．CPU

30．．．外部存儲裝置

40．．．第一DIMM插槽

60．．．第二DIMM插槽

70．．．記憶體模組

80．．．第一匯流排

20．．．DMAC

1．．．主機板

Claims (9)

1. 一種主機板，包括：
   一CPU；
   一第一DMA控制器；
   一記憶體模組，透過一第一DIMM插槽與一第一匯流排相連；以及
   一外部存儲裝置，透過一第二DIMM插槽與該第一匯流排相連，該外部存儲裝置包括：
   一存儲體；
   一第二匯流排；
   一第一暫存單元，與該第二匯流排相連；
   一介面控制單元，與該第二匯流排及第二DIMM插槽相連，該介面控制單元用於接收該CPU透過該第二DIMM插槽輸出的對存儲體進行讀操作的讀取控制指令及進行寫操作的寫入控制指令並執行相應的操作；以及
   一第二DMA控制器，用於控制該第一暫存單元與該存儲體之間的資料傳輸；
   當該CPU輸出對該存儲體進行讀操作的讀取控制指令時，該介面控制單元接收該讀操作的控制指令，該CPU還對該第二DMA控制器的相關暫存器進行設定，以透過該第二DMA控制器將該存儲體的資料讀出至該第一暫存單元；當資料傳輸完畢時，該第二DMA控制器產生一中斷至該CPU，該CPU對該第一DMA控制器的相關暫存器進行設定，以透過該第一DMA控制器將該第一暫存單元的資料傳輸至該記憶體模組；
   當該CPU輸出對該存儲體進行寫操作的控制指令時，該CPU對該第一DMA控制器的相關暫存器進行設定，以將該記憶體模組的資料讀出至該第一暫存單元；當資料傳輸完畢時，該第一DMA控制器產生一中斷至該CPU，該CPU輸出寫入控制指令至該介面控制單元，還對該第二DMA控制器的相關暫存器進行設定，該第二DMA控制器將該第一暫存單元的資料寫入至該存儲體。
2. 如申請專利範圍第1項所述之主機板，其中該外部存儲裝置還包括一第二暫存單元，當該介面控制單元接收到該CPU輸出的讀取控制指令時，該介面控制單元將該存儲體的資料預先讀出至該第二暫存單元；該第二DMA控制器將該第二暫存單元內的資料讀出至該第一暫存單元。
3. 如申請專利範圍第1項所述之主機板，其中該外部存儲裝置還包括一開關單元，該開關單元用於接收該CPU輸出的開關訊號，以控制該外部存儲裝置與該第一匯流排之間資料傳輸的連通與斷開；當該CPU對該存儲體進行讀操作時，該CPU還輸出一第一開關訊號至該開關單元以使得該外部存儲裝置與該第一匯流排處於連通狀態；當該CPU對該存儲體進行寫操作時，該CPU輸出該第一開關訊號至該開關單元以使得該存儲系統與該第一匯流排處於連通狀態，當該第一DMA控制器將該記憶體模組中的資料讀出至該第一暫存單元完畢時，該CPU還輸出一第二開關訊號至該開關單元以使得該外部存儲裝置與該第一匯流排處於斷開狀態。
4. 一種資料處理方法，應用於一插接於一主機板的第一DIMM插槽的外部存儲裝置與一插接於一第二DIMM插槽的記憶體模組進行資料交換，其中該第一DIMM插槽及第二DIMM插槽透過一第一匯流排相連，一CPU透過一第一DMA控制器對該外部存儲裝置進行讀操作或寫操作，該外部存儲裝置包括一存儲體、一第二匯流排、一與該第二匯流排相連的第一暫存單元、一與該第二匯流排及第二DIMM插槽相連的介面控制單元以及一第二DMA控制器；該資料處理方法包括如下步驟：
   判斷對該存儲體進行讀操作還是寫操作；
   當對該存儲體進行讀操作時：
   傳輸讀取控制指令至該介面控制單元，並對該第二DMA控制器的暫存器進行設定；
   該第二DMA控制器透過該介面控制單元將該存儲體的資料讀出至該第一暫存單元；
   當資料傳輸完畢時，產生一中斷訊號至該CPU；
   對該第一DMA控制器的相關暫存器進行設定；
   該第一DMA控制器將該第一暫存單元中的資料傳輸至該記憶體模組；
   當資料傳輸完畢時，產生一中斷訊號至該CPU；
   當對該存儲體寫操作時：
   傳輸寫入控制指令至該介面控制單元，並對該第一DMA控制器暫存器進行設定；
   該第一DMA控制器將該記憶體模組中的資料讀出至該第一暫存單元；
   當資料傳輸完畢時，該第一DMA控制器產生一中斷訊號至該CPU；
   該CPU對該第二DMA控制器的相關暫存器進行設定；
   該第二DMA將該第一暫存單元的資料寫入該存儲體；
   當資料寫入完成時，該第二DMA控制器產生一中斷訊號至該CPU。
5. 如申請專利範圍第4項所述之資料處理方法，其中步驟“當對該存儲體進行讀操作時，傳輸讀取控制指令至該介面控制單元，並對該第二DMA控制器暫存器進行設定”之後還包括：
   該介面控制單元讀取該存儲體的資料，並將該資料存儲於一第二暫存單元；以及
   該第二DMA控制器將該第二暫存單元的資料讀出至該第一暫存單元。
6. 如申請專利範圍第4項所述之資料處理方法，其中步驟“當對該存儲體進行讀操作時，傳輸讀取控制指令至該介面控制單元，並對該第二DMA控制器暫存器進行設定”之後，還包括：
   輸出一第二開關訊號至該開關單元，以控制該開關單元處於斷開狀態。
7. 如申請專利範圍第4項所述之資料處理方法，其中步驟“對該第一DMA控制器的相關暫存器進行設定”之後，還包括：
   輸出一第一開關訊號至該開關單元，以控制該開關單元處於連通狀態。
8. 如申請專利範圍第4項所述之資料處理方法，其中步驟“當對該存儲體進行寫操作時，傳輸控制指令至該介面控制單元，並對該第一DMA控制器暫存器進行設定”之後，還包括：
   輸出一第一開關訊號至該開關單元，以控制該開關單元處於連通狀態。
9. 如申請專利範圍第4項所述之資料處理方法，其中步驟“該CPU對該第一DMA控制器的相關暫存器進行設定”之後，還包括：輸出一第二開關訊號至該開關單元，以控制該開關單元處於斷開狀態。