JP4972212B2 - ブリッジ回路 - Google Patents

Description

この発明は、２００８年１２月１２日に出願された米国特許出願第１２／３３３８５４号および２００７年１２月２６日に出願された米国仮出願第６１／０１６，６７０号による優先権を主張するものである。上記出願の開示内容の全てがこの引用により本明細書に組み込まれる。

本発明の開示は、プロセッサを複数の外部装置へ仲介接続するブリッジ回路に関する。

ここに提供する背景技術の説明は、本発明の開示の前提となる技術を一般的に示すためのものである。ここに挙げる発明者の所業は、この背景技術の説明で述べる範囲において、また、本出願時において本出願以外では先行技術として認められていない記載内容も、明示または黙示を問わず本発明の開示を否定する先行技術とはみなされない。

携帯ビデオカメラのような家庭用電子機器（ＣＥ）には、特定用途向け集積回路（ＡＳＩＣ）とハードディスクドライブ（ＨＤＤ）とを備えているものがある。ＡＳＩＣには、プロセッサとＨＤＤ制御部（ＨＤＣ）とを備えているものがある。プロセッサは、ＨＤＣを介してＨＤＤと通信する。ＨＤＣは、ＨＤＤのストレージインターフェースに適合するストレージインターフェースを介してＨＤＤと通信する。例えば、記憶装置インターフェースには、ＡＴＡ（ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）インターフェース、シリアルＡＴＡ（ＳＡＴＡ）インターフェース等がある。

異なる記憶装置インターフェースを有するＨＤＤを用いるには、ＣＥ（家庭用電子）機器のＨＤＣを、それらの異なる記憶装置インターフェースに適合するよう設計する必要があるといえる。ＨＤＣを異なる記憶装置インターフェースに適合するよう設計すると、ＣＥ機器の開発時間とコストが増大する。

ブリッジ回路は、バスと、メモリインターフェースモジュールと、メモリ制御モジュールと、外部記憶装置制御モジュールとを備える。メモリインターフェースモジュールは、プロセッサからメモリインターフェースを介してメモリアドレスを受け取り、そのメモリアドレスを前記バスに出力する。メモリアドレスは前記プロセッサのアドレス空間の複数のアドレス領域のうちの１つに対応する。前記メモリ制御モジュールは、前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第１の領域に対応するときにメモリと通信する。前記外部記憶装置制御モジュールは、前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第２の領域に対応するときに外部記憶装置と通信する。

ブリッジ回路は、前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第３の領域に対応するときに周辺機器と通信する周辺機器制御モジュールを更に備える。ブリッジ回路は、前記外部記憶装置制御モジュールを前記外部記憶装置に仲介接続する外部記憶装置インターフェースを更に備える。ブリッジ回路は、前記周辺機器制御モジュールを前記周辺機器に仲介接続する周辺機器インターフェースを更に備える。

本発明の開示を適用可能な更なる領域が、詳細な説明と請求項と図面とから明らかになるであろう。詳細な説明と特定の実施例は、説明のためのものに過ぎず、本発明の開示の範囲を限定するためのものではない。

本発明の開示は、詳細な説明と添付の図面から、より十分に理解できるであろう。

本発明の開示による電子機器の機能ブロック図である。 本発明の開示による制御モジュールとブリッジ回路の機能ブロック図である。 メモリバスを介して外部装置と通信するための方法を示すフローチャートである。 本発明の開示による制御モジュールのメモリアドレス空間の一例を示す図である。 本発明の開示によるタスクファイルレジスタに格納される情報の例を示す図である。 本発明の開示によるＩ／Ｏ制御レジスタに格納される情報の例を示す図である。 本発明の開示による記述テーブルに格納される情報の例を示す図である。 本発明の開示によるユニバーサルシリアルバス（ＵＳＢ）制御レジスタに格納される情報の例を示す図である。

以下の説明は、元より例示のためのものにすぎず、本発明の開示とその用途を限定するためのものでは決してない。説明を明瞭にするため、図において同様の要素には同じ符号を用いる。本明細書において、Ａ，ＢおよびＣのうちの少なくとも１つという語句は、非排他的論理和（ＯＲ）を用いる論理（ＡまたはＢまたはＣ）を意味するものとみなされるべきである。ひとつの方法における各ステップを、本発明の開示の原理を変えることなく異なる順序で実行することができることは理解されるべきである。

本明細書でモジュールという用語を用いる場合、それは、１つ以上のソフトウエアまたはファームウエアプログラムを実施する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有または専用または集合的）および／またはメモリ（共有または専用または集合的）、組み合わされた論理回路、および／またはその他の、記載された機能を提供する適宜の構成要素を指すか、またはその一部であるか、またはこれらを含むものでありうる。

家庭用電子（ＣＥ）機器は、一般的にメモリおよび外部装置と通信するプロセッサを備える。プロセッサは、一般的に別個のインターフェースを介してメモリおよび外部装置にアクセスする。プロセッサは、メモリバスを介してメモリにアクセスする。プロセッサは、外部装置インターフェースを介して外部装置にアクセスする。

本発明の開示によるブリッジ回路は、プロセッサがメモリおよび１つ以上の外部装置にメモリバスを介してアクセスできるようにする。より詳しくは、プロセッサがデータ読み出しまたは書込要求を発したとき、ブリッジ回路は、そのデータのメモリアドレスをプロセッサからメモリバスを介して受け取ることができる。ブリッジ回路は、そのメモリアドレスに基づき、外部装置またはメモリと通信することができる。例えば、メモリアドレスがプロセッサのメモリアドレス空間の第１領域に対応するとき、ブリッジ回路はメモリと通信することができる。メモリアドレスが、メモリアドレス空間の第２領域からのものであるとき、ブリッジ回路は、外部装置と通信することができる。

先ず図１を参照すると、１つの実施例である電子機器１０は、制御モジュール１２と、ハードディスクドライブ（ＨＤＤ）１４と、ユニバーサルシリアルバス（ＵＳＢ）装置１６と、ブリッジ回路１８とを備えている。単なる一例として、電子機器１０としては携帯ビデオカメラが挙げられる。制御モジュール１２は電子機器１０を制御する。いくつかの実施形態において、ＨＤＤ１４の代わりに適当な外部記憶装置を用いてもよい。例えば、ＨＤＤ１４を光ディスクドライブに代えることができる。ＵＳＢ装置１６には不揮発性メモリ（例えばフラッシュメモリ）が含まれうる。またＵＳＢ装置１６には、キーボードおよび／またはプリンタのような入出力装置も含まれうる。ＵＳＢ装置１６は、電子機器１０から取り外し可能とすることができる。

制御モジュール１２は、メモリバス１００を介してＨＤＤ１４およびブリッジ回路１８および外部記憶装置インターフェース２００と通信する。外部記憶装置インターフェース２００は、ＨＤＤ１４の記憶装置インターフェースと互換性がある。例えば、外部記憶装置インターフェース２００とＨＤＤ１４の記憶装置インターフェースは、ＡＴＡ（ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）インターフェース、シリアルＡＴＡ（ＳＡＴＡ）インターフェース等のうちの１つであってよい。制御モジュール１２は、メモリバス１００、ブリッジ回路１８、およびＵＳＢインターフェース３００を介してＵＳＢ装置１６と通信する。

制御モジュール１２は、メモリバス１００を介してブリッジ回路１８と通信する。ブリッジ回路１８は、異なるインターフェースを有する外部記憶装置および周辺機器に制御モジュール１２を仲介接続するよう設計された集積回路（ＩＣ）を備えるものとすることができる。例えば、ブリッジ回路１８は、制御モジュール１２を、メモリインターフェースを有するメモリ、記憶装置インターフェースを有する外部記憶装置、ＵＳＢインターフェースを有するＵＳＢ装置に仲介接続するよう設計することができる。ブリッジ回路１８および制御モジュール１２は、同じ集積回路に形成してもよいし、異なる集積回路に形成してもよい。

ブリッジ回路１８には、メモリ２０が含まれる。制御モジュール１２はデータをメモリ２０に格納することができる。メモリ２０としては、ランダムアクセスメモリを挙げることができる。例えば、メモリ２０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）とすることができる。

制御モジュール１２に用いられているプロセッサによって、制御モジュール１２は、１つのアドレス空間に亘ってデータを読み書きすることができる。単なる一例として、アドレス空間は３つの別のアドレス領域を備えるものとすることができる。すなわち、アドレス空間内で、メモリ２０には第１アドレス領域を割り当て、ＨＤＤ１４には第２アドレス領域を割り当て、ＵＳＢ装置１６には第３アドレス領域を割り当てることができる。

ＨＤＤ１４およびＵＳＢ装置１６は、メモリ２０または制御モジュール１２からデータを受け取ることができる。ＨＤＤ１４およびＵＳＢ装置１６は、ＤＭＡ（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）転送またはＰＩＯ（ｐｒｏｇｒａｍｍｅｄ ｉｎｐｕｔ／ｏｕｔｐｕｔ）転送によりメモリ２０からデータを受け取ることができる。ＨＤＤ１４およびＵＳＢ装置１６は、メモリ２０または制御モジュール１２にデータを送ることができる。ＨＤＤ１４およびＵＳＢ装置１６は、ＤＭＡ転送またはＰＩＯ転送によりメモリ２０にデータを送ることができる。

制御モジュール１２はメモリバス１００を介してブリッジ回路１８と通信する。メモリバス１００にはＤＲＡＭインターフェースを設けることができる。つまり、メモリバス１００は、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲ）、ＤＤＲ２、ＤＤＲ３、およびランバス（登録商標）ＤＲＡＭ（ＲＤＲＡＭ）用のインターフェースを備えるものとすることができるが、これらに限定されない。

ブリッジ回路１８は、外部記憶装置インターフェース２００を介してＨＤＤ１４と通信する。外部記憶装置インターフェース２００は、多様なインターフェース規格に準拠するものとすることができる。単なる一例として、外部記憶装置インターフェース２００は、ＡＴＡ（ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）インターフェース、シリアルＡＴＡ（ＳＡＴＡ）インターフェース、およびＡＴＡＰＩインターフェース（ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ ｐａｃｋｅｔ ｉｎｔｅｒｆａｃｅ）に準拠するものとすることができる。また外部記憶装置インターフェース２００は、ＣＥ−ＡＴＡ（ｃｏｎｓｕｍｅｒ ｅｌｅｃｔｒｏｎｉｃｓ ＡＴＡ）インターフェース、ＰＣＭＣＩＡ （ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ ｍｅｍｏｒｙ ｃａｒｄ ｉｎｔｅｒｎａｔｉｏｎａｌ ａｓｓｏｃｉａｔｉｏｎ）インターフェース、およびＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍｓ ｉｎｔｅｒｆａｃｅ）に準拠するものとしてもよい。

ブリッジ回路１８とＵＳＢ装置１６とは、ＵＳＢインターフェース３００を介して通信する。ＵＳＢインターフェース３００としては、ＵＳＢ１．１およびＵＳＢ２．０インターフェースを挙げることができるが、これに限定されない。

図２に示すように、制御モジュール１２は、プロセッサ２２、表示制御モジュール２４、音響映像（ＡＶ）エンジンモジュール２６、周辺機器制御モジュール２８、および第１メモリ制御モジュール３０を備えるものとすることができる。プロセッサ２２は、電子機器１０を作動させるための１つ以上のプログラムを実行する。プロセッサ２２は、電子機器１０の他の構成要素（例えばメモリ２０）にデータを転送することができる。またプロセッサ２２は、電子機器１０の他の構成要素に命令を転送することもできる。例えば、プロセッサ２２は、読み出し書き込み命令をＨＤＤ１４、ＵＳＢ装置１６、およびメモリ２０に転送することができる。以下の記載で、「データ」および「命令」という用語は、相互に入れ換え可能な用語として用いる。

表示制御モジュール２４は、電子機器１０が備えうる表示装置（図示せず）を制御する。ＡＶエンジンモジュール２６は、電子機器１０が取得する音響データおよび映像データを処理することができる。周辺機器制御モジュール２８は、電子機器１０に設けられる様々な周辺機器と通信することができる。例えば、ＨＤＤ１４は、周辺機器制御モジュール２８を介してプロセッサ２２に割り込むことができる。表示制御モジュール２４とＡＶエンジンモジュール２６と周辺機器制御モジュール２８は、入出力（Ｉ／Ｏ）インターフェース４００に接続されている。Ｉ／Ｏインターフェース４００は、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ）バスを含むものとすることができる。

プロセッサ２２は、第１メモリ制御モジュール３０およびＩ／Ｏインターフェース４００を介して表示制御モジュール２４、ＡＶエンジンモジュール２６、および周辺機器制御モジュール２８と通信する。プロセッサ２２は、第１メモリ制御モジュール３０を介してＩ／Ｏインターフェース４００にデータを転送する。プロセッサ２２は、Ｉ／Ｏインターフェース４００から、第１メモリ制御モジュール３０を介してデータを受け取る。第１メモリ制御モジュール３０は、Ｉ／Ｏインターフェース４００を介して表示制御モジュール２４、ＡＶエンジンモジュール２６、および周辺機器制御モジュール２８にデータを転送する。表示制御モジュール２４、ＡＶエンジンモジュール２６、および周辺機器制御モジュール２８は、Ｉ／Ｏインターフェース４００を介して第１メモリ制御モジュール３０にデータを転送する。

プロセッサ２２は、第１メモリ制御モジュール３０およびメモリバス１００を介してメモリ２０、ＨＤＤ１４、およびＵＳＢ装置１６と通信することができる。プロセッサ２２は、第１メモリ制御モジュール３０を介してメモリバス１００にデータを転送する。第１メモリ制御モジュール３０は、プロセッサ２２がアドレス空間の第１または第２または第３アドレス領域にアクセスしたときに、プロセッサ２２からメモリバス１００にデータを転送することができる。

第１メモリ制御モジュール３０は、メモリバス１００からプロセッサ２２にデータを転送する。第１メモリ制御モジュール３０は、プロセッサ２２が、第１または第２または第３アドレス領域にアクセスしたときに、それぞれメモリ２０またはＨＤＤ１４またはＵＳＢ装置１６からデータを受け取ることができる。

プロセッサ２２は、第１アドレス領域内の１つのアドレスにアクセスしてメモリ２０に対するデータ書き込みと読み出しを行う。言い換えれば、プロセッサ２２は、プロセッサ２２がメモリ２０への書き込み読み出し命令を発したときに、第１アドレス領域内の１つのアドレスにアクセスする。第１メモリ制御モジュール３０は、アドレスをメモリバス１００に転送する。

プロセッサ２２は、第２アドレス領域にアクセスして、ＨＤＤ１４に対するデータ書き込みと読み出しを行う。第２アドレス領域は、第１アドレス領域とは別に設けられる。プロセッサ２２は、第２アドレス領域内の１つのアドレスに、ＨＤＤ１４を制御するための命令を送ることができる。例えば、プロセッサ２２は、ＨＤＤ１４上のある位置にデータを書き込む命令や、ある位置からデータを読み出す命令をＨＤＤ１４に対して出すことができる。ある位置とは、スタートアドレスや、いくつかのセクタであるといえる。さらに、プロセッサ２２は、ＨＤＤ１４の状態を、第２アドレス領域内の１つのアドレスを読み出すことによって読み出すことができる。

プロセッサ２２は、ＵＳＢ装置１６とのデータの送受信のために第３アドレス領域にアクセスする。第３アドレス領域は、第１アドレス領域および第２アドレス領域とは別に設けられる。プロセッサ２２は、ＵＳＢ装置１６を制御するために第３アドレス領域内の１つのアドレスに命令を送ることができる。例えば、プロセッサ２２は、ＵＳＢ装置１６にデータを書き込んだり、そこからデータを読み出したりすることができる。またプロセッサ２２は、第３アドレス領域内のアドレスを介してＵＳＢ装置１６からデータを受信することができる。例えば、プロセッサ２２は、ＵＳＢ装置１６の状態を、第３アドレス領域内のアドレスを読み出すことによって受け取ることができる。

ブリッジ回路１８には、メモリインターフェースモジュール４２および内部バス６２が設けられている。メモリインターフェースモジュール４２は、メモリバス１００を介して制御モジュール１２との仲介接続を行う。メモリインターフェースモジュール４２は、メモリバス１００からデータを受け取る。メモリインターフェースモジュール４２は、メモリバス１００から内部バス６２へとデータを転送する。またメモリインターフェースモジュール４２は、内部バス６２からメモリバス１００へとデータを転送することもできる。内部バス６２から受け取られるデータには、メモリ２０、ＨＤＤ１４、およびＵＳＢ装置１６から受け取られるデータが含まれうる。

ブリッジ回路１８には更に、内部バス６２と通信する第２メモリ制御モジュール４６が設けられている。第２メモリ制御モジュール４６は、内部バス６２からメモリ２０にデータを転送することができる。第２メモリ制御モジュール４６は、メモリ２０から内部バス６２へとデータを転送することもできる。メモリ２０には、制御モジュール１２のメモリアドレス空間内の第１アドレス領域が割り当てられている。従って、第２メモリ制御モジュール４６は、プロセッサ２２が第１アドレス領域にアクセスしているときに、内部バス６２からメモリ２０にデータを転送することができる。メモリ２０は、第２メモリ制御モジュール４６から受け取ったデータを格納することができる。また第２メモリ制御モジュール４６は、プロセッサ２２が第１アドレス領域にアクセスしているときに、メモリ２０から内部バス６２にデータを転送することもできる。

ブリッジ回路１８は更に、内部バス６２と通信する外部記憶装置制御レジスタ４８を備えている。外部記憶装置制御レジスタ４８には、制御モジュール１２のメモリアドレス空間内の第２アドレス領域が割り当てられている。従って、外部記憶装置制御レジスタ４８は、プロセッサ２２が第２アドレス領域にアクセスしているときに、内部バス６２からデータを受信することができる。外部記憶装置制御レジスタ４８は、内部バス６２から受け取ったデータを格納することができる。

ブリッジ回路１８は更に、変換モジュール５２を備えている。外部記憶装置制御レジスタ４８は、内部バス６２から受け取ったデータを変換モジュール５２へと出力することができる。変換モジュール５２は、データを、ＨＤＤ１４に適合できる命令に変換する。例えば、そのような命令とは、ＡＴＡ、Ｓ−ＡＴＡ、ＣＥ−ＡＴＡ、ＰＣＭＣＩＡ、ＳＣＳＩ、および／またはＡＴＡＰＩ規格の命令に準拠するものとすることができる。

更にブリッジ回路１８には、外部記憶装置インターフェース２００を介してＨＤＤ１４と通信する外部記憶装置インターフェースモジュール５４が設けられている。変換モジュール５２は、命令を外部記憶装置インターフェースモジュール５４に出力する。外部記憶装置インターフェースモジュール５４は、外部記憶装置インターフェース２００を介して命令をＨＤＤ１４に転送する。

さらに、外部記憶装置インターフェースモジュール５４は、外部記憶装置インターフェース２００を介してＨＤＤ１４からデータを受け取ることができる。例えば、外部記憶装置インターフェースモジュール５４は、ＨＤＤ１４の状態を受け取ることができる。外部記憶装置インターフェースモジュール５４は、受け取ったデータを変換モジュール５２に送ることができる。変換モジュール５２は、プロセッサ２２が第２アドレス領域にアクセスしているときに、受け取ったデータをプロセッサ２２が読み取れるデータに変換する。変換モジュール５２はデータを外部記憶装置制御レジスタ４８に出力する。

外部記憶装置インターフェースモジュール５４は、内部バス６２を介してメモリ２０または制御モジュール１２からデータを受け取る。外部記憶装置インターフェースモジュール５４は、外部記憶装置インターフェース２００を介してＨＤＤ１４にデータを書き込む。外部記憶装置インターフェースモジュール５４は、外部記憶装置インターフェース２００を介してＨＤＤ１４からデータを読み取る。外部記憶装置インターフェースモジュール５４は、ＨＤＤ１４から読み取ったデータを、内部バス６２を介してメモリ２０または制御モジュール１２に送ることができる。外部記憶装置インターフェースモジュール５４は、ＤＭＡ転送によりメモリ２０にデータを送ることもできる。ブリッジ回路１８には、ＤＭＡ転送が終了したときにプロセッサ２２に割り込むことができる割り込みモジュール５８が更に設けられている。割り込みモジュール５８は、周辺機器制御モジュール２８およびＩ／Ｏインターフェース４００を介してプロセッサ２２に割り込みを行うことができる。

ブリッジ回路１８は更に、内部バス６２と通信するＵＳＢ制御レジスタ５０を備えている。ＵＳＢ制御レジスタ５０には、制御モジュール１２のメモリアドレス空間内で第３アドレス領域が割り当てられている。従って、ＵＳＢ制御レジスタ５０は、プロセッサ２２が第３アドレス領域にアクセスしているときに内部バス６２からのデータを受け取ることができる。ＵＳＢ制御レジスタ５０は、内部バス６２から受け取ったデータを格納することができる。ＵＳＢ制御レジスタ５０は、内部バス６２から受け取ったデータを変換モジュール５２に出力することもできる。

変換モジュール５２は、ＵＳＢ制御レジスタ５０からデータを受け取る。変換モジュール５２は、データを、ＵＳＢ装置１６に適合しうるＵＳＢ命令に変換する。例えば、ＵＳＢ命令は、ＵＳＢ１．１および／またはＵＳＢ２．０に適合可能なものとすることができる。ブリッジ回路１８は更に、ＵＳＢインターフェース３００を介してＵＳＢ装置１６と通信するＵＳＢインターフェースモジュール５６を備える。変換モジュール５２は、ＵＳＢ命令をＵＳＢインターフェースモジュール５６に出力する。ＵＳＢインターフェースモジュール５６は、ＵＳＢインターフェース３００を介してＵＳＢ命令をＵＳＢ装置１６に転送する。

ＵＳＢインターフェースモジュール５６は、ＵＳＢインターフェース３００を介してＵＳＢ装置１６からデータを受信することができる。例えば、ＵＳＢインターフェースモジュール５６は、ＵＳＢ装置１６の状態を受け取ることができる。ＵＳＢインターフェースモジュール５６は、受け取ったデータを変換モジュール５２に送ることができる。変換モジュール５２は、プロセッサ２２が第３アドレス領域にアクセスしているときに、受け取ったデータをプロセッサ２２が読み取り可能なデータに変換する。変換モジュール５２は、データをＵＳＢ制御レジスタ５０に出力する。

ＵＳＢインターフェースモジュール５６は、内部バス６２を介してメモリ２０または制御モジュール１２からデータを受信することができる。ＵＳＢインターフェースモジュール５６は、ＵＳＢインターフェース３００を介してＵＳＢ装置１６にデータを送ることができる。ＵＳＢインターフェースモジュール５６は、ＵＳＢインターフェース３００を介してＵＳＢ装置１６からデータを受信することができる。ＵＳＢインターフェースモジュール５６は、ＵＳＢ装置１６から読み取ったデータを、内部バス６２を介してメモリ２０または制御モジュール１２に送ることができる。ＵＳＢインターフェースモジュール５６は、ＤＭＡ転送によりメモリ２０にデータを送ることができる。割り込みモジュール５８は、ＤＭＡ転送が終了したとき、プロセッサ２２に割り込みを行うことができる。割り込みモジュール５８は、周辺機器制御モジュール２８およびＩ／Ｏインターフェース４００を介してプロセッサ２２に割り込みを行うことができる。

次に図３を参照して、メモリバスを介して外部装置と通信する方法５００の一例を示す。この方法５００は、ステップ５０１から開始する。ステップ５０２において、メモリインターフェースモジュール４２は、アドレスおよび対応するデータを制御モジュール１２からメモリバス１００を介して受け取る。

ステップ５０４において、メモリインターフェースモジュール４２は、アドレスおよびデータを内部バス６２に送る。ステップ５０６において、第２メモリ制御モジュール４６は、アドレスが第１アドレス領域に対応するかどうか特定する。対応する場合、ステップ５０８において、第２メモリ制御モジュール４６はメモリ２０と通信する（例えば、データの書き込みや読み出しを行う）。対応しない場合、方法５００では、ステップ５１０に進む。

ステップ５１０において、外部記憶装置制御レジスタ４８は、アドレスが第２アドレス領域に対応するかどうか特定する。対応する場合、ステップ５１２において、ブリッジ回路１８は外部記憶装置インターフェース２００を介してＨＤＤ１４と通信する。対応しない場合、方法５００は、ステップ５１４に進む。

ステップ５１４において、ＵＳＢ制御レジスタ５０は、アドレスが第３アドレス領域に対応するかどうか特定する。ステップ５１６において、ブリッジ回路１８は、ＵＳＢインターフェース３００を介してＵＳＢ装置１６と通信する。方法５００は、ステップ５１８で終了する。

図４に示すように、制御モジュール１２のメモリアドレス空間には、例えば、第１アドレス領域、第２アドレス領域、および第３アドレス領域が設けられている。第１アドレス領域はメモリ２０に割り当てられている。第１アドレス領域には、記述テーブル７２を書き込むための領域を含めることができる。記述テーブル７２は、メモリ２０内の読み出し位置または書き込み位置を指定する情報を含む。

第２アドレス領域は外部記憶装置制御レジスタ４８に割り当てられている。外部記憶装置制御レジスタ４８には、タスクファイルレジスタ７４およびＩ／Ｏ制御レジスタ７６が含まれるものとすることができる。タスクファイルレジスタ７４は、ＨＤＤ１４に対してデータを書き込み読み出しするための位置情報を格納する。Ｉ／Ｏ制御レジスタ７６は、Ｉ／Ｏ制御命令を格納する。第３アドレス領域はＵＳＢ制御レジスタ５０に割り当てられている。

図５には、タスクファイルレジスタ７４に格納される情報の例を示す。タスクファイルレジスタ７４は、データのスタートアドレス、例えば、低位のＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ）、中位のＬＢＡ、および高位のＬＢＡを格納するものとすることができる。タスクファイルレジスタ７４は、データの複数のセクタ（例えばセクタカウント）を格納していてもよい。タスクファイルレジスタ７４は、装置およびヘッド（例えばデバイス／ヘッド）を指定する情報を格納していてもよい。タスクファイルレジスタ７４には、ＨＤＤ１４の状態を記憶することもできる。命令をタスクファイルレジスタ７４に書き込むこともできる。さらにタスクファイルレジスタ７４には、制御情報、エラー情報、およびその他のデータ読み出し書き込み用情報を格納することもできる。

図６には、Ｉ／Ｏ制御レジスタ７６に格納される情報の例を示す。Ｉ／Ｏ制御レジスタ７６は、命令レジスタと、状態レジスタと、ポインタレジスタと、制御レジスタとを備える。命令レジスタは、ＨＤＤ１４に対する指示（例えば、読み出し／書き込み、開始／停止）を格納する。状態レジスタは、エラー情報と現在の記述子を格納する。ポインタレジスタは、記述テーブル７２の開始位置を指定する記述ポインタアドレスを格納する。制御レジスタは、クロック周波数と外部記憶装置インターフェース２００のデータ転送モードを格納する。

図７には、記述テーブル７２に格納される情報の例を示す。記述テーブル７２は、データの位置を指定する。例えば、記述テーブル７２は、スタートアドレス（例えば記述アドレス）と、送信の終了（ＥＯＴ）を指定する情報と、１番目からｎ番目までの単位データのための転送バイトを格納しており、ここでｎとは、１より大きい整数である。ＥＯＴは、対応するデータの送信終了を示す。

図８には、ＵＳＢ制御レジスタ５０に格納される情報の例を示す。ＵＳＢ制御レジスタ５０は、ＵＳＢ規格に関連する情報を格納することができる。例えば、ＵＳＢ制御レジスタ５０は、図示のような多数のレジスタを含むものとすることができる。

以上概要を開示した教示内容は、多様な形態で実施することができる。つまり、ここでは特定の実施例を開示したが、図面、明細書、および下記の請求項を考察すればその他の変形を容易に想到することができるので、本発明の開示の真の範囲は、開示の範囲に限定されるべきではない。

Claims (15)

1. ブリッジ回路であって、
   バスと、
   当該ブリッジ回路の外部のプロセッサからメモリインターフェースを介してメモリアドレスを受け取り、前記メモリアドレスを前記バスに出力するためのメモリインターフェースモジュールであって、前記メモリアドレスは前記プロセッサのアドレス空間の複数のアドレス領域のうちの１つに対応するものであるメモリインターフェースモジュールと、
   前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第１の領域に対応する場合に当該ブリッジ回路の内部のメインメモリと通信するためのメモリ制御モジュールと、
   前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第２の領域に対応する場合に外部記憶装置と通信するための外部記憶装置制御モジュールと、
   を備えるブリッジ回路。
2. 前記メインメモリを更に備える、請求項１のブリッジ回路。
3. 前記メインメモリは、ダイナミックランダムアクセスメモリ （ＤＲＡＭ）、同期ＤＲＡＭ （ＳＤＲＡＭ）、およびダブルデータレートＤＲＡＭ（ＤＤＲ）のうちの少なくとも１つを含む、請求項２のブリッジ回路。
4. 前記バスを介して前記メモリアドレスを受け取り、前記メモリアドレスが前記複数のアドレス領域のうちの第３の領域に対応する場合に周辺機器と通信するための周辺機器制御モジュールを更に備える、請求項１のブリッジ回路。
5. 前記外部記憶装置制御モジュールを前記外部記憶装置に仲介接続するための外部記憶装置インターフェースを更に備える、請求項１のブリッジ回路。
6. 前記外部記憶装置インターフェースは、アドバンスド・テクノロジー・アタッチメント（ＡＴＡ）インターフェース、シリアルＡＴＡ（ＳＡＴＡ）インターフェース、アドバンスド・テクノロジー・アタッチメント・パケットインターフェース（ＡＴＡＰＩ）、コンシューマー・エレクトロニクスＡＴＡ（ＣＥ−ＡＴＡ）インターフェース、パーソナルコンピュータ・メモリカード・インターナショナル・アソシエーション（ＰＣＭＣＩＡ）インターフェース、およびスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）のうちの少なくとも１つを含む、請求項５のブリッジ回路。
7. 前記周辺機器制御モジュールを前記周辺機器に仲介接続するための周辺機器インターフェースを更に備える、請求項４のブリッジ回路。
8. 前記周辺機器インターフェースは、ユニバーサルシリアルバス（ＵＳＢ）インターフェースを含む、請求項７のブリッジ回路。
9. 前記メモリインターフェースは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）インターフェースを含む、請求項１のブリッジ回路。
10. 前記外部記憶装置は、磁気記憶装置および光学記憶装置のうちの少なくとも１つを含む、請求項１のブリッジ回路。
11. 前記外部記憶装置は、前記バスを介して前記メインメモリと通信する、請求項１のブリッジ回路。
12. 前記周辺機器は、前記バスを介して前記メインメモリと通信する、請求項４のブリッジ回路。
13. 前記プロセッサは、前記メモリインターフェースを介して前記メインメモリおよび前記外部記憶装置と通信する請求項１のブリッジ回路。
14. 前記複数のアドレス領域のうちの第１の領域はメインメモリに割り当てられ、
    前記複数のアドレス領域のうちの第２の領域は外部記憶装置に割り当てられる、
    請求項１から１３のいずれか１項に記載のブリッジ回路。
15. 請求項１のブリッジ回路と、前記プロセッサを有する制御モジュールとを備えた家庭用電子機器（ＣＥ）であって、
    前記制御モジュールは、
    前記メモリインターフェースを介して前記メモリインターフェースモジュールと通信し、
    前記メモリインターフェースモジュールを介して前記メインメモリおよび前記外部記憶装置と通信する
    家庭用電子機器。

Images