CN111061659A - 一种总线切换方法及相关装置 - Google Patents
一种总线切换方法及相关装置 Download PDFInfo
- Publication number
- CN111061659A CN111061659A CN201911083315.6A CN201911083315A CN111061659A CN 111061659 A CN111061659 A CN 111061659A CN 201911083315 A CN201911083315 A CN 201911083315A CN 111061659 A CN111061659 A CN 111061659A
- Authority
- CN
- China
- Prior art keywords
- signal
- level signal
- pin
- bus switching
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000006870 function Effects 0.000 claims description 52
- 238000004891 communication Methods 0.000 claims description 30
- 238000004590 computer program Methods 0.000 claims description 11
- 230000006978 adaptation Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请公开了一种总线切换方法，包括：根据获取到的功能选择信号输出对应的电平信号；根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。通过输出的电平信号连通对应的电源管脚以及信号管脚实现供电电压、芯片配置以及接口的切换，避免对布局进行修改，提高了总线切换的效率。本申请还公开了一种总线切换装置、控制器以及计算机可读存储介质，具有以上有益效果。
Description
技术领域
本申请涉及数据传输技术领域，特别涉及一种总线切换方法、总线切换装置、控制器以及计算机可读存储介质。
背景技术
目前，随着信息技术的不断发展出现了多种不同的接口规范，以应对不同的数据传输要求。其中，不同的接口规范就包括LPC和eSPI。LPC(Low Pin Count)接口是Intel在97年发布的取代传统ISA BUS的一种新接口规范。Intel所定义的LPC接口，将以往ISA BUS的地址/数据分离译码，改成类似PCI的地址/数据信号线共享的译码方式，信号线数量大幅降低，工作速率由PCI总线速率同步驱动，虽然改良过的LPC接口一样维持最大传输值只有16MB/s，不过所需要的信号脚位数大幅降低，以LPC接口设计的Super I/O芯片、Flash芯片都能享有脚位数减少、体积微缩的好处，主板的设计也可以简化。eSPI(Enhanced SerialPeripheral Interface)接口是Intel在SPI的基础上为了提高通信速率以及降低功耗所新推出的增强型串行外围接口。与LCP相比，eSPI具有更高的通信速率以及更低的功耗。而且eSPI的数据端口可配置，最大支持四位串行数据传输，最少只需要两位串行数据接口便可配置为普通的SPI接口。
在这两种接口规范的前提下，随着eSPI技术的越来越成熟，越来越多的服务器会逐渐采用eSPI的总线进行通讯。但是，目前在两种接口规范共存的情况下，经常需要将两种总线进行切换使用。而现有技术中一般通过对布局进行变更后实现LPC与eSPI两种总线的切换。但是，通过修改布局实现总线切换会导致切换效率较低，在实际使用中极其繁琐，不利于快速切换总线。
因此，如何提高LPC总线与eSPI总线相互切换的效率时本领域工作人员关注的重点问题。
发明内容
本申请的目的是提供一种总线切换方法、总线切换装置、控制器以及计算机可读存储介质，通过输出的电平信号连通对应的电源管脚以及信号管脚实现供电电压、芯片配置以及接口的切换，避免对布局进行修改，提高了总线切换的效率。
为解决上述技术问题，本申请提供一种总线切换方法，包括：
根据获取到的功能选择信号输出对应的电平信号；
根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
可选的，根据获取到的功能选择信号输出对应的电平信号，包括：
通过跳线帽获取到所述功能选择信号；
当所述功能选择信号为eSPI时输出高电平信号；
当所述功能选择信号为LPC时输出低电平信号。
可选的，根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电，包括：
当接收到的所述电平信号为高电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电1.8V；
当接收到的所述电平信号为低电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电3.3V。
可选的，还包括：
当系统上电后，所述PCH根据所述信号管脚的状态设置对应的通信方式，所述BMC根据所述信号管脚的状态设置对应的通信方式。
本申请还提供一种总线切换装置，包括：
功能选择模块，用于根据获取到的功能选择信号输出对应的电平信号；
电源切换模块，用于根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
信号切换模块，用于根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
可选的，所述功能选择模块，包括：
选择信号获取单元，用于通过跳线帽获取到所述功能选择信号；
高电平输出单元，用于当所述功能选择信号为eSPI时输出高电平信号；
低电平输出单元，用于当所述功能选择信号为LPC时输出低电平信号。
可选的，所述电源切换模块，包括：
eSPI电压适配单元，用于当接收到的所述电平信号为高电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电1.8V；
LPC电压适配单元，用于当接收到的所述电平信号为低电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电3.3V。
可选的，还包括：
通信方式切换模块，用于当系统上电后，控制所述PCH根据所述信号管脚的状态设置对应的通信方式，控制所述BMC根据所述信号管脚的状态设置对应的通信方式。
本申请还提供一种控制器，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的总线切换方法的步骤。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的总线切换方法的步骤。
本申请所提供的一种总线切换方法，包括：根据获取到的功能选择信号输出对应的电平信号；根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
通过获取到的功能选择信号输出对应的电平信号，然后根据该电平信号实现对应的电源管脚连通和对应的信号管脚的连通，实现采用对应的电压对芯片进行供电，以及采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，也就是，在供电电压、芯片配置以及接口之间实现了切换，最后实现了在PCH和BMC之间进行总线切换操作，而不用对芯片布局进行修改才实现总线切换，提高了总线切换的效率，使得总线切换更加方便简洁。
本申请还提供一种总线切换装置、控制器以及计算机可读存储介质，具有以上有益效果，在此不作赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种总线切换方法的流程图；
图2为本申请实施例所提供的一种总线切换方法的控制器的示意图；
图3为本申请实施例所提供的一种总线切换装置的结构示意图。
具体实施方式
本申请的核心是提供一种总线切换方法、总线切换装置、控制器以及计算机可读存储介质，通过输出的电平信号连通对应的电源管脚以及信号管脚实现供电电压、芯片配置以及接口的切换，避免对布局进行修改，提高了总线切换的效率。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现有技术在这两种接口规范的前提下，随着eSPI技术的越来越成熟，越来越多的服务器会逐渐采用eSPI的总线进行通讯。但是，目前在两种接口规范共存的情况下，经常需要将两种总线的进行切换使用。而现有技术中一般通过对Layout进行变更后实现LPC与eSPI两种总线的切换。但是，通过对芯片连接的布局进行修改实现总线切换会导致切换效率较低，在实际使用中极其繁琐，不利于快速切换总线。
因此，本申请提供一种总线切换方法，通过获取到的功能选择信号输出对应的电平信号，然后根据该电平信号实现对应的电源管脚连通和对应的信号管脚的连通，实现采用对应的电压对芯片进行供电，以及采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，也就是，在供电电压、芯片配置以及接口之间实现了切换，最后实现了在PCH和BMC之间进行总线切换操作，而不用对芯片布局进行修改才实现总线切换，提高了总线切换的效率，使得总线切换更加方便简洁。
请参考图1，图1为本申请实施例所提供的一种总线切换方法的流程图。
本实施例中，该方法可以包括：
S101，根据获取到的功能选择信号输出对应的电平信号；
本步骤旨在根据接收到的功能选择信号输出对应的电平信号。
其中，本实施例中的功能选择信号的主要作用是确定使用何种总线，例如，在LPC总线和eSPI总线之间进行选择，那么获取到的功能选择信号就是选择LPC总线或者是选择eSPI总线。具体的，功能选择信号的形式可以是跳线帽的形式，也可以是高低电平的形式，还可以是数字信号的形式。可见，本步骤中功能选择信号的具体形式并不唯一，在此不做具体限定。只要可以通过该功能选择信号确定出此时需要的总线功能即可。
进一步的，根据功能选择信号输出的电平信号，包括高电平信号和低电平信号。一般来说，在数字电路中高电平信号是指5V的信号，或接近5V的信号，低电平信号就是0V或接近0V的信号。而在其他电子电路中高低电平的标准不相同，可以根据不同的标准选择对应的电平。
可选的，本步骤可以包括：
通过跳线帽获取到功能选择信号；
当功能选择信号为eSPI时输出高电平信号；
当功能选择信号为LPC时输出低电平信号。
可见，本可选方案中主要是如何根据功能选择信号输出不一样的高低电平。具体的是，当功能选择信号为eSPI时输出高电平信号，功能选择信号为LPC时输出低电平信号。
S102，根据电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
在S101的基础上，本步骤旨在根据电平信号将对应的电源管脚连通。
可见，本步骤旨在根据获取到的电平信号将对应的电源管脚连通，以便对BMC(Baseboard Management Controller基板管理控制器)和PCH(Platform Controller Hub平台控制器集线器/南桥)进行不同电压高低切换功能。主要是因为在不同的总线模式下，芯片进行数据传输的电压并不相同。因此，本步骤中根据不同的电平信号对两种总线提供不同的供电电压需求。其中，具体输出的电压高低，可以根据使用两种总线的标准设定，还可以根据技术人员的经验设定，也可以根据电路的具体线路设定，在此不做具体限定。
在具体实现中，通过总线运行不同的供电电压选择对应的电压，例如，如果是eSPI总线模式，那么对应的供电电压为1.8v。如果是LPC总线模式，那么对应的供电电压为3.3v。此外，还可以根据不同的总线标准选择对应的供电电压，在此不做具体限定。
可选的，本步骤可以包括：
当接收到的电平信号为高电平信号时，对PCH的对应管脚和BMC的对应管脚供电1.8V；
当接收到的电平信号为低电平信号时，对PCH的对应管脚和BMC的对应管脚供电3.3V。
可见，本可选方案主要是对如何根据不同的电平信号输出不同的电压。在该可选方案中，主要是在电平信号为高电平信号时，也就是在eSPI总线模式下对管脚供电1.8v。当电平信号为低电平信号时，也就是在LPC总线模式下对管脚供电3.3v。
S103，根据电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
在S101的基础上，本步骤旨在根据电平信号将对应的信号管脚联通，也就是对PCH和BMC的芯片配置和接口进行切换。其中，BMC和PCH针对不同的总线模型具有不同的芯片配置，例如，传输码率、协议等配置。以及不同的总线模式对应的接口方式也不相同。因此，本步骤中通过连接对应的信号管脚，也就是切换不同的信号管脚，实现对不同的芯片配置和接口进行切换。
可选的，本实施例还可以包括：
当系统上电后，PCH根据信号管脚的状态设置对应的通信方式，BMC根据信号管脚的状态设置对应的通信方式。
也就是，PCH和BMC接收到不同的信号后，其自身也需要切换不同的通信方式，以便适应新的总线模式。
综上，本实施例通过获取到的功能选择信号输出对应的电平信号，然后根据该电平信号实现对应的电源管脚连通和对应的信号管脚的连通，实现采用对应的电压对芯片进行供电，以及采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，也就是，在供电电压、芯片配置以及接口之间实现了切换，最后实现了在PCH和BMC之间进行总线切换操作，而不用对芯片布局进行修改才实现总线切换，提高了总线切换的效率，使得总线切换更加方便简洁。
以下通过另一个具体的实施例，对应用了本申请提供的一种总线切换方法的控制器做进一步说明。
请参考图2，图2为本申请实施例所提供的一种总线切换方法的控制器的示意图。
本实施例中，该控制器可以包括：功能选择模块、电源切换模块、信号切换模块，以实现LPC总线与eSPI总线的切换。
其中，功能选择模块，用于选择主板采用LPC总线还是eSPI总线进行通信。
其中，电源切换模块，用于根据选择总线类型实现芯片供电电压的切换，以实现LPC与eSPI两种总线不同的供电电压需求。
其中，信号切换模块，用于根据选择总线类型实现LPC与eSPI两种总线不同的芯片配置与接口需求。
具体的，实现该总线切换方法的步骤如下：
步骤1，功能选择模块以跳线帽的形式去选择PCH与BMC之间采用什么通信方式，如果使用eSPI总线则将该信号拉高，如果使用LPC总线则将该信号拉低。
步骤2，电源切换模块根据S端电平高低来判断A端口需要输出的电平，如果S端信号为高，则A1与A连通为PCH与BMC对应管脚供电1.8V，如果S端信号为低，则A0与A连通为PCH与BMC对用管脚供电3.3V。
步骤3，信号切换模块具有A/B/C三个选择通道，同样根据S端电平高低来判断A/B/C端口的输出连接方式。
如果S端信号为高，则A1与A连通配置PCH为eSPI总线通信模式；B1与B连通配置BMC为eSPI总线通信模式；C1与C连通配置PCH的Reset#管脚与BMC的Reset#管脚连通，其他管脚直连，实现eSPI接口连接。
如果S端信号为低，则A0与A连通配置PCH为LPC总线通信模式；B0与B连通配置BMC为LPC总线通信模式；C0与C连通配置PCH的LRESET#管脚与BMC的Reset#管脚连通，其他管脚直连，实现eSPI接口连接。
步骤4，跳线帽选择完成后，在系统上电的过程中PCH与BMC会检查相应Strap Pin的状态将芯片配置为对应的通信方式，进而实现LPC总线与eSPI总线的切换。
可见，本实施例通过获取到的功能选择信号输出对应的电平信号，然后根据该电平信号实现对应的电源管脚连通和对应的信号管脚的连通，实现采用对应的电压对芯片进行供电，以及采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，也就是，在供电电压、芯片配置以及接口之间实现了切换，最后实现了在PCH和BMC之间进行总线切换操作，而不用对芯片布局进行修改才实现总线切换，提高了总线切换的效率，使得总线切换更加方便简洁。
下面对本申请实施例提供的一种总线切换装置进行介绍，下文描述的一种总线切换装置与上文描述的一种总线切换方法可相互对应参照。
请参考图3，图3为本申请实施例所提供的一种总线切换装置的结构示意图。
本实施例中，该装置可以包括：
功能选择模块100，用于根据获取到的功能选择信号输出对应的电平信号；
电源切换模块200，用于根据电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
信号切换模块300，用于根据电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
可选的，该功能选择模块100，可以包括：
选择信号获取单元，用于通过跳线帽获取到功能选择信号；
高电平输出单元，用于当功能选择信号为eSPI时输出高电平信号；
低电平输出单元，用于当功能选择信号为LPC时输出低电平信号。
可选的，该电源切换模块200，可以包括：
eSPI电压适配单元，用于当接收到的电平信号为高电平信号时，对PCH的对应管脚和BMC的对应管脚供电1.8V；
LPC电压适配单元，用于当接收到的电平信号为低电平信号时，对PCH的对应管脚和BMC的对应管脚供电3.3V。
可选的，该装置还可以包括：
通信方式切换模块，用于当系统上电后，控制PCH根据信号管脚的状态设置对应的通信方式，控制BMC根据信号管脚的状态设置对应的通信方式。
本申请实施例还提供一种控制器，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如以上实施例所述的总线切换方法的步骤。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如以上实施例所述的总线切换方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种总线切换方法、总线切换装置、控制器以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种总线切换方法，其特征在于，包括：
根据获取到的功能选择信号输出对应的电平信号；
根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
2.根据权利要求1所述的总线切换方法，其特征在于，根据获取到的功能选择信号输出对应的电平信号，包括：
通过跳线帽获取到所述功能选择信号；
当所述功能选择信号为eSPI时输出高电平信号；
当所述功能选择信号为LPC时输出低电平信号。
3.根据权利要求1所述的总线切换方法，其特征在于，根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电，包括：
当接收到的所述电平信号为高电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电1.8V；
当接收到的所述电平信号为低电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电3.3V。
4.根据权利要求1所述的总线切换方法，其特征在于，还包括：
当系统上电后，所述PCH根据所述信号管脚的状态设置对应的通信方式，所述BMC根据所述信号管脚的状态设置对应的通信方式。
5.一种总线切换装置，其特征在于，包括：
功能选择模块，用于根据获取到的功能选择信号输出对应的电平信号；
电源切换模块，用于根据所述电平信号将对应的电源管脚连通，以便采用对应的电压对对应的芯片电压管脚进行供电；
信号切换模块，用于根据所述电平信号将对应的信号管脚连通，以便采用对应的芯片配置和对应的接口将PCH与BMC之间进行连接，实现总线切换。
6.根据权利要求5所述的总线切换装置，其特征在于，所述功能选择模块，包括：
选择信号获取单元，用于通过跳线帽获取到所述功能选择信号；
高电平输出单元，用于当所述功能选择信号为eSPI时输出高电平信号；
低电平输出单元，用于当所述功能选择信号为LPC时输出低电平信号。
7.根据权利要求5所述的总线切换装置，其特征在于，所述电源切换模块，包括：
eSPI电压适配单元，用于当接收到的所述电平信号为高电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电1.8V；
LPC电压适配单元，用于当接收到的所述电平信号为低电平信号时，对所述PCH的对应管脚和所述BMC的对应管脚供电3.3V。
8.根据权利要求5所述的总线切换装置，其特征在于，还包括：
通信方式切换模块，用于当系统上电后，控制所述PCH根据所述信号管脚的状态设置对应的通信方式，控制所述BMC根据所述信号管脚的状态设置对应的通信方式。
9.一种控制器，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述的总线切换方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的总线切换方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911083315.6A CN111061659A (zh) | 2019-11-07 | 2019-11-07 | 一种总线切换方法及相关装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911083315.6A CN111061659A (zh) | 2019-11-07 | 2019-11-07 | 一种总线切换方法及相关装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111061659A true CN111061659A (zh) | 2020-04-24 |
Family
ID=70297845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911083315.6A Pending CN111061659A (zh) | 2019-11-07 | 2019-11-07 | 一种总线切换方法及相关装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111061659A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111736766A (zh) * | 2020-05-29 | 2020-10-02 | 浪潮电子信息产业股份有限公司 | 一种raid配置设备、方法及存储介质 |
| CN116541320A (zh) * | 2023-05-22 | 2023-08-04 | 深圳市海思科自动化技术有限公司 | 一种智能io模块总线通讯方法、io模块、终端及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1633128A (zh) * | 2004-12-31 | 2005-06-29 | 北京中星微电子有限公司 | 一种通讯传输控制装置及实现通讯协议控制的方法 |
| CN101882120A (zh) * | 2009-05-06 | 2010-11-10 | 上海华虹集成电路有限责任公司 | 自动检测多种mcu接口并实现接口转换的装置 |
| CN105991193A (zh) * | 2015-03-05 | 2016-10-05 | 中兴通讯股份有限公司 | 一种光模块与系统板的通信方法、装置及一种光模块 |
| CN108874700A (zh) * | 2018-06-01 | 2018-11-23 | 联想(北京)有限公司 | 电子设备 |
| TW201908979A (zh) * | 2017-07-10 | 2019-03-01 | 英業達股份有限公司 | 經由萬用序列匯流排連接埠獲取控制器資訊之系統 |
-
2019
- 2019-11-07 CN CN201911083315.6A patent/CN111061659A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1633128A (zh) * | 2004-12-31 | 2005-06-29 | 北京中星微电子有限公司 | 一种通讯传输控制装置及实现通讯协议控制的方法 |
| CN101882120A (zh) * | 2009-05-06 | 2010-11-10 | 上海华虹集成电路有限责任公司 | 自动检测多种mcu接口并实现接口转换的装置 |
| CN105991193A (zh) * | 2015-03-05 | 2016-10-05 | 中兴通讯股份有限公司 | 一种光模块与系统板的通信方法、装置及一种光模块 |
| TW201908979A (zh) * | 2017-07-10 | 2019-03-01 | 英業達股份有限公司 | 經由萬用序列匯流排連接埠獲取控制器資訊之系統 |
| CN108874700A (zh) * | 2018-06-01 | 2018-11-23 | 联想(北京)有限公司 | 电子设备 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111736766A (zh) * | 2020-05-29 | 2020-10-02 | 浪潮电子信息产业股份有限公司 | 一种raid配置设备、方法及存储介质 |
| CN116541320A (zh) * | 2023-05-22 | 2023-08-04 | 深圳市海思科自动化技术有限公司 | 一种智能io模块总线通讯方法、io模块、终端及介质 |
| CN116541320B (zh) * | 2023-05-22 | 2024-01-23 | 深圳市海思科自动化技术有限公司 | 一种智能io模块总线通讯方法、io模块、终端及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112009000147T5 (de) | Mobilgerät, das eine UART- und USB-Kommunikation unter Verwendung desselben Steckers gestattet, und Verfahren zum Betreiben desselben | |
| CN110347625B (zh) | 一种无线缆切换gpu拓扑的方法、装置以及设备 | |
| CN111061659A (zh) | 一种总线切换方法及相关装置 | |
| CN103616937A (zh) | 一种主板、pcie网卡和服务器系统 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN109032062A (zh) | 一种pcie切换芯片 | |
| CN101196819A (zh) | 一种片上系统芯片自适应启动设备的方法 | |
| CN107526614B (zh) | Fpga开发板的通信方法 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN115033444A (zh) | 基于8051core在线调试电路控制装置及控制方法 | |
| CN112799985B (zh) | Usb接口控制方法、usb控制电路及智能网联设备主板 | |
| CN109857190A (zh) | 一种时钟信号处理方法、装置、设备及可读存储介质 | |
| US10169281B2 (en) | Switch system and operation method thereof | |
| CN109992420B (zh) | 一种并行pcie-ssd性能优化方法及系统 | |
| CN109815169B (zh) | 一种存储设备及其存储链路自适应的方法 | |
| CN111897760A (zh) | 电子产品及其扩展装置、控制方法与控制装置 | |
| CN107729039B (zh) | 嵌入式操作系统加载模式选择电路 | |
| CN114185720A (zh) | 服务器动态热备份的方法、装置、设备及存储介质 | |
| CN109739610A (zh) | 截屏控制方法、装置、电子设备及计算机可读存储介质 | |
| CN111984568B (zh) | 一种sas控制器phy端口极性自适应的方法、系统 | |
| CN113472576A (zh) | 一种ocp网卡的带宽分配方法及相关装置 | |
| CN112532430A (zh) | 一种PCIe带宽分配方法、装置及存储介质 | |
| CN110286741B (zh) | 一种固态硬盘片上系统功耗管理方法及其装置 | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN217238723U (zh) | 基于申威831处理器的计算机控制板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200424 |