CN108874700A - 电子设备 - Google Patents
电子设备 Download PDFInfo
- Publication number
- CN108874700A CN108874700A CN201810558539.7A CN201810558539A CN108874700A CN 108874700 A CN108874700 A CN 108874700A CN 201810558539 A CN201810558539 A CN 201810558539A CN 108874700 A CN108874700 A CN 108874700A
- Authority
- CN
- China
- Prior art keywords
- bus
- controller
- controllable
- electronic equipment
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
本公开提供了一种电子设备,包括:南桥;以及第一控制器,通过多条第一总线与南桥通信,其中,多条第一总线中包括至少一条通断可控的第一总线。
Description
技术领域
本公开涉及一种电子设备。
背景技术
目前,服务器的管理功能使得服务器管理变得越来越便捷,而服务器的管理功能通常可以通过基板管理控制器(Baseboard Management Controller,简称为BMC)来实现。
由于企业/部门/机关等机构各自具有不同的特点,因而对BMC的需求也不尽相同,比如某些特殊部门或企业,有时并不需要实时使用BMC,甚至为了安全考虑,希望服务器的主板上没安装BMC。
为了满足不同机构的不同需求,目前,相关技术中提供了两种方案:主板上安装BMC,或者主板上不安装BMC。显然,这两种方案的通用性都比较差,用户无法灵活选择是否使用BMC的服务器管理功能。进一步,为了克服该缺陷,相关技术中还提供了一种方案,即单独设计一个BMC模块,使之独立于主板之外,使用时用户可以打开机箱盖,并通过连接器将其连接在主板上。
然而,在实现本公开构思的过程中,发明人发现相关技术中至少存在如下缺陷:使用独立于主板之外BMC模块,不仅操作繁琐,而且成本花费也高,并且对信号处理能力要求很高。
发明内容
本公开的一个方面提供了一种电子设备,包括:南桥;以及第一控制器,通过多条第一总线与上述南桥通信,其中,上述多条第一总线中包括至少一条通断可控的第一总线。
可选地,上述电子设备还包括:预设接口,可与外部设备连接;以及第二控制器,用于根据上述预设接口与上述外部设备的连接状态控制上述至少一条通断可控的第一总线的通断状态。
可选地,在上述预设接口上连接有上述外部设备的情况下,上述至少一条通断可控的第一总线在上述第二控制器的控制下处于接通状态;以及在上述预设接口上没有连接上述外部设备的情况下,上述至少一条通断可控的第一总线在上述第二控制器的控制下处于断开状态。
可选地,在上述预设接口上连接有上述外部设备的情况下,上述第二控制器通过以下方式控制上述至少一条通断可控的第一总线的通断状态:读取上述外部设备中预先存储的密钥;将上述密钥与上述第二控制器中预先存储的公钥匹配;以及在匹配成功的情况下,控制上述至少一条通断可控的第一总线处于接通状态。
可选地,每条上述通断可控的第一总线包括:第一总线部分,连接在上述南桥和上述第二控制器之间;以及第二总线部分,连接在上述第二控制器和上述第一控制器之间。
可选地,上述电子设备还包括:至少一个第一开关,与上述第二控制器连接,且每条上述通断可控的第一总线上都设置有一个上述第一开关,其中,上述第二控制器,还用于根据上述预设接口与上述外部设备的连接状态,控制上述至少一个第一开关的开关状态,进而控制上述至少一条通断可控的第一总线的通断状态。
可选地,上述至少一条通断可控的第一总线包括:第一通断可控总线,其中,每条上述第一通断可控总线均具有:第三总线部分,连接在上述南桥和上述第二控制器之间;以及第四总线部分,连接在上述第二控制器和上述第一控制器之间;第二通断可控总线;上述电子设备还包括:至少一个第二开关,与上述第二控制器连接,且每条上述第二通断可控总线上都设置有一个上述第二开关,其中,上述第二控制器,还用于根据上述预设接口与上述外部设备的连接状态,控制上述至少一个第二开关的开关状态,进而控制上述第二通断可控总线的通断状态。
可选地,上述第一控制器还通过多条第二总线与上述第二控制器通信;上述南桥还通过多条第三总线与上述第二控制器通信;上述多条第二总线中包括至少一条通断可控的第二总线;和/或上述多条第三总线中包括至少一条通断可控的第三总线。
可选地,上述预设接口包括:USB接口。
可选地,上述第一开关包括:缓存器。
附图说明
为了更完整地理解本公开及其优势,现在将参考结合附图的以下描述,其中:
图1示意性示出了根据本公开实施例的电子设备的应用场景;
图2示意性示出了根据本公开实施例的电子设备的框图;
图3示意性示出了根据本公开另一实施例的电子设备的框图;
图4示意性示出了根据本公开另一实施例的电子设备的框图;
图5示意性示出了根据本公开另一实施例的电子设备的框图;
图6示意性示出了根据本公开另一实施例的电子设备的框图;
图7示意性示出了现有技术中服务器主板结构的示意图;以及
图8示意性示出了根据本公开实施例的服务器主板结构的示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本公开实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、操作和/或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解,实质上任意表示两个或更多可选项目的转折连词和/或短语,无论是在说明书、权利要求书还是附图中,都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如,短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。
本公开的实施例提供了一种电子设备,包括:南桥;以及第一控制器,通过多条第一总线与南桥通信,其中,多条第一总线中包括至少一条通断可控的第一总线。
图1示意性示出了根据本公开实施例的电子设备的应用场景。需要注意的是,图1所示仅为可以应用本公开实施例的场景的示例,以帮助本领域技术人员理解本公开的技术内容,但并不意味着本公开实施例不可以用于其他设备、系统、环境或场景。
如图1所示,在本公开实施例的应用场景中,服务器110的主板111上的安装有BMC112,该BMC 112可以为服务器110提供管理功能,例如,BMC 112可以主动联网并从互联网上下载程序以修复漏洞。但是,BMC 112下载的程序可能为非法程序,进而导致服务器110上的数据泄露。
故而,为了安全考虑,有些企业希望服务器上的主板上没有安装BMC。但是,对于安全性要求不高的企业,又希望服务器的主板上安装有BMC。目前,现有技术虽然提供了几种方案,但都存在较大的缺陷,比如,单独设计一个BMC模块,使之独立于主板之外,使用时用户可以打开机箱盖,并通过连接器将其连接在主板上,但是这种使用独立于主板之外BMC模块,不仅操作繁琐,而且成本花费也高,并且对信号处理能力要求很高。
为此,本公开的实施例提供了一种电子设备,即将南桥与第一控制器通信的多条第一总线中的至少一条设置为通断可控。在用户对安全性考虑不高时,可以控制至少一条通断可控的第一总线处于接通状态,在用户对安全性考虑较高时,可以控制至少一条通断可控的第一总线处于断开状态。
图2示意性示出了根据本公开实施例的电子设备的框图。
如图2所示,该电子设备200可以包括南桥210,第一控制器220,通过多条第一总线与南桥210通信,其中,多条第一总线(图1中的实线和虚线)中包括至少一条通断可控的第一总线230(图1中的虚线),该至少一条通断可控的第一总线230可以只包括一条通断可控的第一总线,也可以包括多条通断可控的第一总线。
在本公开的实施例中,第一控制器220可以包括BMC,多条第一总线可以包括eSPI/LPC总线、PCIe Gen1总线、USB2.0总线、SMBus总线、通用输入输出(General Purpose InputOutput,简称GPIO)总线等。其中,eSPI/LPC总线可以用于传输系统状态数据、内存状态数据等。PCIe Gen1总线可以用于传输系统显示数据,由于BMC中可以包括显卡,因此,BMC中的显卡可以接收该系统显示数据。USB2.0总线可以用于传输虚拟鼠标、虚拟键盘上的数据等。SMBus总线可以用于传输电源温度、CPU温度、内存温度等数据,以便BMC可以监控管理主板温度,例如,在CPU温度过高时,BMC可以开启风扇,以降低CPU温度。GPIO总线可以用于实现南桥210和第一控制器220之间的握手。
根据本公开的实施例,多条第一总线中可以包括至少一条通断可控的第一总线230,该至少一条通断可控的第一总线230可以至少包括eSPI/LPC总线。优选的,可以将多条第一总线全部设置为通断可控。在具体实施时,用户根据自身的需要灵活控制至少一条通断可控的第一总线230的通断状态。
通过本公开的实施例,通过将南桥和第一控制器之间用于通信的多条第一总线的至少一条设置为通断可控,不仅可以提高电子设备的保密性、降低成本,还可以增加管理第一控制器的便捷性,克服了现有技术由于使用独立于主板之外BMC模块,不仅操作繁琐,而且成本花费也高,并且对信号处理能力要求很高的缺陷。
图3示意性示出了根据本公开另一实施例的电子设备的框图。
如图3所示,电子设备200还可以包括预设接口240,可与外部设备连接;第二控制器250,用于根据预设接口240与外部设备的连接状态控制至少一条通断可控的第一总线230的通断状态。
在本公开的实施例中,预设接口240可以包括USB接口,外部设备可以包括U盘、U盾、手机、笔记本等。第二控制器250可以包括现场可编程门阵列(Field ProgrammableGate Array,简称为FPGA)。
根据本公开的实施例,第二控制器250可以与预设接口240连接,且第二控制器250可以根据预设接口240与外部设备的连接状态控制至少一条通断可控的第一总线230的通断状态。
具体地,若在初始状态下至少一条通断可控的第一总线230处于断开状态,则在预设接口240上连接有外部设备的情况下,至少一条通断可控的第一总线230在第二控制器250的控制下处于接通状态;在预设接口240上没有连接外部设备的情况下,至少一条通断可控的第一总线230在第二控制器250的控制下处于断开状态。
或者,若在初始状态下至少一条通断可控的第一总线230处于接通状态,则在预设接口240上连接有外部设备的情况下,至少一条通断可控的第一总线230在第二控制器250的控制下处于断开状态;在预设接口240上没有连接外部设备的情况下,至少一条通断可控的第一总线230在第二控制器250的控制下处于接通状态。
通过本公开的实施例,第二控制器通过预设接口与外部设备的连接状态自动控制至少一条通断可控的第一总线的通断状态,操作简单快捷,克服了现有技术由于使用独立于主板之外BMC模块,不仅操作繁琐,而且成本花费也高,并且对信号处理能力要求很高的缺陷。
作为一种可选的实施例,在预设接口上连接有外部设备的情况下,第二控制器通过以下方式控制至少一条通断可控的第一总线的通断状态:读取外部设备中预先存储的密钥;将密钥与第二控制器中预先存储的公钥匹配;以及在匹配成功的情况下,控制至少一条通断可控的第一总线处于接通状态。
在本公开的实施例中,外部设备中可以预先存储有密钥,第二控制器中可以预先存储有公钥。在预设接口上连接有外部设备时,第二控制器可以读取外部设备的密钥,并将该密钥与第二控制器中的公钥相匹配。
根据本公开的实施例,若在初始状态下至少一条通断可控的第一总线处于断开状态,则在密钥和公钥匹配成功时,第二控制器可以控制至少一条通断可控的第一总线处于接通状态。具体地,可以是控制部分通断可控的第一总线处于接通状态,也可以是控制所有的通断可控的第一总线处于接通状态,在此不做限定。
根据本公开的实施例,若在初始状态下至少一条通断可控的第一总线处于接通状态,则在密钥和公钥匹配成功时,第二控制器可以控制至少一条通断可控的第一总线处于断开状态。具体地,可以是控制部分通断可控的第一总线处于断开状态,也可以是控制所有的通断可控的第一总线处于断开状态,在此不做限定。
通过本公开的实施例,在预设接口与外部设备连接时,第二控制器可以自动读取外部设备中预先存储的密钥,并将该密钥与第二控制器中预先存储的公钥进行匹配,以及在匹配成功时,第二控制器可以自动控制至少一条通断可控的第一总线处于接通状态,克服了现有技术由于使用独立于主板之外BMC模块,不仅操作繁琐,而且成本花费也高,并且对信号处理能力要求很高的缺陷。
图4示意性示出了根据本公开另一实施例的电子设备的框图。
如图4所示,示出了另一种实施方式的电子设备200,该电子设备200中的至少一条通断可控的第一总线中的每条可以包括第一总线部分231A和第二总线部分232A,第一总线部分231A连接在南桥210和第二控制器250之间,第二总线部分232A连接在第二控制器250和第一控制器220之间。
在本公开的实施例中,在需要将至少一条通断可控的第一总线接通时,第二控制器可以将第一总线部分231A和第二总线部分232A接通,以使得南桥210和第一控制器220可以通过至少一条通断可控的第一总线进行通信。
根据本公开的实施例,在需要将至少一条通断可控的第一总线断开时,第二控制器可以将第一总线部分231A和第二总线部分232A断开,进而使得南桥210和第一控制器220无法通信。
需要说明的是,第一总线部分231A连接在南桥210和第二控制器250之间可以是第一总线部分231A的一端连接在南桥210的引脚上,另一端连接在第二控制器250的引脚上,第二总线部分232A连接在第二控制器250和第一控制器220之间可以是第二总线部分232A的一端连接在第二控制器250的引脚上,另一端连接在第一控制器220的引脚上。
通过本公开的实施例,可以将全部的通断可控的第一总线设置在第二控制器上,进而由第二控制器直接控制通断可控的第一总线的通断状态,不仅操作简单,而且相比于现有技术大大降低了成本。
在通断可控的第一总线数量过多且第二控制器空闲的引脚所剩不多的情况下,若仍旧将全部的通断可控的第一总线设置在第二控制器上,则需要更换引脚数量更多的第二控制器。但是,这样会额外增加不必要的成本,且操作较为繁琐。此时,可以参考如下实施例。
图5示意性示出了根据本公开另一实施例的电子设备的框图。
如图5所示,示出了再一种实施方式的电子设备200,该电子设备200可以包括至少一个第一开关260A,与第二控制器250连接,且每条通断可控的第一总线230上都设置有一个第一开关260A,其中,第二控制器250还用于根据预设接口240与外部设备的连接状态,控制至少一个第一开关260A的开关状态,进而控制至少一条通断可控的第一总线230的通断状态。
在本公开的实施例中,第一开关260A可以包括缓存器,例如TXBN0304,使用缓存器的目的是,在通断可控的第一总线230处于接通状态时,如果该通断可控的第一总线230上的数据传输速率过快,缓存器还可以有缓存数据的功能,进而可以避免数据丢失。
根据本公开的实施例,第一开关260A可以与第二控制器250连接,第二控制器250可以根据预设接口240与外部设备的连接状态,向第二开关260A发送控制信号,以控制至少一个第一开关260A的开关状态,进而控制至少一条通断可控的第一总线230的通断状态。
具体地,第二控制器250可以向第一开关260A发送用于打开至少一个第一开关260A的控制信号,以使得对应的第一开关260A处于打开状态,进而使得与处于打开状态的第一开关260A对应的通断可控的第一总线处于接通状态。相应的,第二控制器250可以向第一开关260A发送用于关闭至少一个第一开关260A的控制信号,以使得对应的第一开关260A处于关闭状态,进而使得与处于关闭状态的第一开关260A对应的通断可控的第一总线处于断开状态。
通过本公开的实施例,可以在每条通断可控的第一总线上设置一个第一开关,并由第二控制器控制至少一个第一开关的开关状态,进而控制至少一条通断可控的第一总线的通断状态,不仅可以方便快捷的管理第一控制器,而且添加第一开关的成本相比于更换第二控制器的成本会更低。
由于电子设备已有的第二控制器可能存在一些空闲的引脚,若是在每条通断可控的第一总线上均设置一个第一开关,则会浪费这些空闲的引脚,此时,可以参考如下实施例。
作为一种可选地实施例,至少一条通断可控的第一总线包括:第一通断可控总线,其中,每条第一通断可控总线均具有:第三总线部分,连接在南桥和第二控制器之间;以及第四总线部分,连接在第二控制器和第一控制器之间;第二通断可控总线;电子设备还包括:至少一个第二开关,与第二控制器连接,且每条第二通断可控总线上都设置有一个第二开关,其中,第二控制器,还用于根据预设接口与外部设备的连接状态,控制至少一个第二开关的开关状态,进而控制第二通断可控总线的通断状态。
图6示意性示出了根据本公开另一实施例的电子设备的框图。
如图6所示,示出了又一种实施方式的电子设备200,该电子设备200中的至少一条通断可控的第一总线可以包括第一通断可控总线和第二通断可控总线230A,其中,每条第一通断可控总线均具有:第三总线部分231B和第四总线部分232B,其中,第三总线部分231B连接在南桥210和第二控制器250之间,第四总线部分232B连接在第二控制器250和第一控制器220之间。此外,电子设备200还可以包括至少一个第二开关260B,与第二控制器250连接,且每条第二通断可控总线230A上都设置有一个第二开关260B,其中,第二控制器250还用于根据预设接口240与外部设备的连接状态,控制至少一个第二开关260B的开关状态,进而控制第二通断可控总线230A的通断状态。
需要说明的是,第一通断可控总线的数量可以根据第二控制器的空闲引脚的数量确定,例如,可以将第一通断可控总线的数量确定为与第二控制器的空闲引脚的数量相等。
通过本公开的实施例,通过将至少一条通断可控的第一总线的一部分即第一通断可控总线设置在第二控制器上,将至少一条通断可控的第一总线的另一部分即第二通断可控总线的每条上均设置第二开关,可以充分利用第二控制器的空闲引脚,进一步降低成本。
作为一种可选的实施例,第一控制器还通过多条第二总线与第二控制器通信;南桥还通过多条第三总线与第二控制器通信;多条第二总线中包括至少一条通断可控的第二总线;和/或多条第三总线中包括至少一条通断可控的第三总线。
在本公开的实施例中,还可以将多条第二总线的部分或全部设置为通断可控,和/或将多条第三总线的部分或全部设置为通断可控。具体设置方法可以参照上述实施例,在此不再赘述。
通过本公开的实施例,通过将第一控制器和第二控制器之间通信的多条第二总线的部分或全部设置为通断可控,可以进步提高管理第二控制器的灵活性,同时可以相应提高电子设备的安全性。
下面以电子设备为服务器具体介绍本方案。但是,在具体介绍本方案之前,先行介绍现有技术的一种方案,以便于理解本方案的优势。
图7示意性示出了现有技术中服务器主板结构的示意图。
如图7所示,在现有技术的方案中,BMC与南桥(Platform Controller Hub,简称为PCH)之间通信的总线全部是接通状态,BMC与FPGA之间通信的总线也全部是接通状态。其中,GPIO1例如可以用于传输PCH向BMC发送的握手信息,GPIO2例如可以用于传输BMC向PCH发送的握手信息。GPIO3例如可以用于传输FGPA通过PCH让CPU快速存储数据的信息,GPIO4例如可以用于PCH向FPGA转达CPU已处理完成的信息。GPIO5例如可以用于传输开关信息,GPIO5例如可以用于传输重新启动信息,SMBus总线例如可以用于传输主板上其他小芯片的电源信息、运行错误信息、风扇转速等等。
图8示意性示出了根据本公开实施例的服务器主板结构的示意图。
如图8所示,第一通断可控总线可以包括GPIO1和GPIO2,其中,GPIO1可以包括第三总线部分GPIO1_1和第四总线部分GPIO1_0,GPIO2可以包括第三总线部分GPIO2_1和第四总线部分GPIO2_0。第二通断可控总线可以包括eSPI/LPC总线、PCIe Gen1总线、USB2.0总线、SMBus总线,每个第二通断可控总线上均设置有一个第二开关(如图8中的BUF),第二开关与FPGA连接。
根据本公开的实施例,预设接口可以是图8中的USB接口,该USB接口接地,P3V3_STBY为电源。在预设接口没有连接外部设备
(图8中的Key)时,USB接口与FPGA连接的总线中最右边的总线为高电平。在预设接口连接Key时,USB接口与FPGA连接的总线中最右边的总线为低电平,此时,FGPA检测到USB接口已连接Key,FPGA会向与USB接口连接的总线中最左边的总线提供高电平,以向Key供电,进而可以SMBus_SCL总线传输时钟信号,通过SMBus_SDA总线传输数据信号,以读取Key中的密钥。
进一步,可以FGPA可以将读取的密钥与其预先存储的公钥进行匹配,若匹配成功,则可以控制第二开关开启或关闭,和/或接通或断开第一通断可控总线。若匹配不成功,则可以断开对Key的供电。
通过本公开的实施例,通过使用外部Key的方式,操作简单,在用户不需要使用BMC时可以不插入外部Key,在用户需要使用BMC可以插入正确的外部Key,相比于现有技术不仅提高可服务器的保密性还可以更加便捷的管理BMC。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种电子设备,包括:
南桥;以及
第一控制器,通过多条第一总线与所述南桥通信,其中,所述多条第一总线中包括至少一条通断可控的第一总线。
2.根据权利要求1所述的电子设备,其中,所述电子设备还包括:
预设接口,可与外部设备连接;以及
第二控制器,用于根据所述预设接口与所述外部设备的连接状态控制所述至少一条通断可控的第一总线的通断状态。
3.根据权利要求2所述的电子设备,其中:
在所述预设接口上连接有所述外部设备的情况下,所述至少一条通断可控的第一总线在所述第二控制器的控制下处于接通状态;以及
在所述预设接口上没有连接所述外部设备的情况下,所述至少一条通断可控的第一总线在所述第二控制器的控制下处于断开状态。
4.根据权利要求2所述的电子设备,其中,在所述预设接口上连接有所述外部设备的情况下,所述第二控制器通过以下方式控制所述至少一条通断可控的第一总线的通断状态:
读取所述外部设备中预先存储的密钥;
将所述密钥与所述第二控制器中预先存储的公钥匹配;以及
在匹配成功的情况下,控制所述至少一条通断可控的第一总线处于接通状态。
5.根据权利要求2所述的电子设备,其中,每条所述通断可控的第一总线包括:
第一总线部分,连接在所述南桥和所述第二控制器之间;以及
第二总线部分,连接在所述第二控制器和所述第一控制器之间。
6.根据权利要求2所述的电子设备,其中,所述电子设备还包括:
至少一个第一开关,与所述第二控制器连接,且每条所述通断可控的第一总线上都设置有一个所述第一开关,
其中,所述第二控制器,还用于根据所述预设接口与所述外部设备的连接状态,控制所述至少一个第一开关的开关状态,进而控制所述至少一条通断可控的第一总线的通断状态。
7.根据权利要求2所述的电子设备,其中:
所述至少一条通断可控的第一总线包括:
第一通断可控总线,其中,每条所述第一通断可控总线均具有:第三总线部分,连接在所述南桥和所述第二控制器之间;以及第四总线部分,连接在所述第二控制器和所述第一控制器之间;
第二通断可控总线;
所述电子设备还包括:至少一个第二开关,与所述第二控制器连接,且每条所述第二通断可控总线上都设置有一个所述第二开关,
其中,所述第二控制器,还用于根据所述预设接口与所述外部设备的连接状态,控制所述至少一个第二开关的开关状态,进而控制所述第二通断可控总线的通断状态。
8.根据权利要求2所述的电子设备,其中:
所述第一控制器还通过多条第二总线与所述第二控制器通信;
所述南桥还通过多条第三总线与所述第二控制器通信;
所述多条第二总线中包括至少一条通断可控的第二总线;和/或
所述多条第三总线中包括至少一条通断可控的第三总线。
9.根据权利要求2所述的电子设备,其中,所述预设接口包括:USB接口。
10.根据权利要求6所述的电子设备,其中,所述第一开关包括:缓存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558539.7A CN108874700B (zh) | 2018-06-01 | 2018-06-01 | 电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558539.7A CN108874700B (zh) | 2018-06-01 | 2018-06-01 | 电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108874700A true CN108874700A (zh) | 2018-11-23 |
CN108874700B CN108874700B (zh) | 2021-07-16 |
Family
ID=64336031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810558539.7A Active CN108874700B (zh) | 2018-06-01 | 2018-06-01 | 电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108874700B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111061659A (zh) * | 2019-11-07 | 2020-04-24 | 苏州浪潮智能科技有限公司 | 一种总线切换方法及相关装置 |
CN111797439A (zh) * | 2020-05-18 | 2020-10-20 | 联想企业解决方案(新加坡)有限公司 | 提供虚拟装置的方法和设备 |
CN112612742A (zh) * | 2020-12-29 | 2021-04-06 | 苏州浪潮智能科技有限公司 | 一种平台固件弹性拓扑 |
WO2022083204A1 (zh) * | 2020-10-19 | 2022-04-28 | 苏州浪潮智能科技有限公司 | 一种基于espi的增强服务器安全的方法及装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1266515A (zh) * | 1997-08-12 | 2000-09-13 | 爱特梅尔股份有限公司 | 通用串行总线装置控制器 |
CN101452437A (zh) * | 2007-12-03 | 2009-06-10 | 英业达股份有限公司 | 多处理器系统及切换cpu方法 |
US20090276666A1 (en) * | 2008-04-30 | 2009-11-05 | Egenera, Inc. | System, method, and adapter for creating fault-tolerant communication busses from standard components |
CN102339114A (zh) * | 2010-07-21 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 充电电路及具有该充电电路的主板 |
CN102831084A (zh) * | 2012-08-16 | 2012-12-19 | 刘伟 | 重新识别usb设备的控制器及控制方法 |
CN107211590B (zh) * | 2010-01-25 | 2014-03-19 | 西北工业大学 | 基于fpga的航空总线与pc104总线接口电路 |
CN105718416A (zh) * | 2016-01-20 | 2016-06-29 | 青岛海信电器股份有限公司 | 一种升级fpga的配置文件的方法和升级设备 |
CN105824775A (zh) * | 2016-03-11 | 2016-08-03 | 联想(北京)有限公司 | 电子设备及信息处理方法 |
CN107145213A (zh) * | 2017-04-21 | 2017-09-08 | 广东浪潮大数据研究有限公司 | 一种用于PCH MEdebug 和USB port 复用的装置及方法 |
CN207051905U (zh) * | 2017-08-02 | 2018-02-27 | 龙芯中科技术有限公司 | 计算机主板和计算机 |
-
2018
- 2018-06-01 CN CN201810558539.7A patent/CN108874700B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1266515A (zh) * | 1997-08-12 | 2000-09-13 | 爱特梅尔股份有限公司 | 通用串行总线装置控制器 |
CN101452437A (zh) * | 2007-12-03 | 2009-06-10 | 英业达股份有限公司 | 多处理器系统及切换cpu方法 |
US20090276666A1 (en) * | 2008-04-30 | 2009-11-05 | Egenera, Inc. | System, method, and adapter for creating fault-tolerant communication busses from standard components |
CN107211590B (zh) * | 2010-01-25 | 2014-03-19 | 西北工业大学 | 基于fpga的航空总线与pc104总线接口电路 |
CN102339114A (zh) * | 2010-07-21 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 充电电路及具有该充电电路的主板 |
CN102831084A (zh) * | 2012-08-16 | 2012-12-19 | 刘伟 | 重新识别usb设备的控制器及控制方法 |
CN105718416A (zh) * | 2016-01-20 | 2016-06-29 | 青岛海信电器股份有限公司 | 一种升级fpga的配置文件的方法和升级设备 |
CN105824775A (zh) * | 2016-03-11 | 2016-08-03 | 联想(北京)有限公司 | 电子设备及信息处理方法 |
CN107145213A (zh) * | 2017-04-21 | 2017-09-08 | 广东浪潮大数据研究有限公司 | 一种用于PCH MEdebug 和USB port 复用的装置及方法 |
CN207051905U (zh) * | 2017-08-02 | 2018-02-27 | 龙芯中科技术有限公司 | 计算机主板和计算机 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111061659A (zh) * | 2019-11-07 | 2020-04-24 | 苏州浪潮智能科技有限公司 | 一种总线切换方法及相关装置 |
CN111797439A (zh) * | 2020-05-18 | 2020-10-20 | 联想企业解决方案(新加坡)有限公司 | 提供虚拟装置的方法和设备 |
WO2022083204A1 (zh) * | 2020-10-19 | 2022-04-28 | 苏州浪潮智能科技有限公司 | 一种基于espi的增强服务器安全的方法及装置 |
CN112612742A (zh) * | 2020-12-29 | 2021-04-06 | 苏州浪潮智能科技有限公司 | 一种平台固件弹性拓扑 |
Also Published As
Publication number | Publication date |
---|---|
CN108874700B (zh) | 2021-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108874700A (zh) | 电子设备 | |
US8150452B2 (en) | Providing a connection between a memory medium of a mobile device and an external device | |
CN107111588B (zh) | 经由USB端口使用PCIe协议的数据传输 | |
KR101043842B1 (ko) | Ulpi phy 인터페이스 표준을 사용하는 usb 2.0 링크 전력 관리 부록의 물리적 장치(phy) 지원 | |
US8185759B1 (en) | Methods and systems for interfacing bus powered devices with host devices providing limited power levels | |
US10585816B1 (en) | System and method for serial communication at a peripheral interface device | |
WO2017113683A1 (zh) | 包含扩展接口的usb数据线及其控制方法 | |
US20150160708A1 (en) | Systems, apparatus and methods capable of shelf management | |
CN103154922A (zh) | 虚拟usb复合装置枚举 | |
WO2019084916A1 (zh) | 恢复fpga芯片中的逻辑的方法、系统和fpga设备 | |
CN102339242A (zh) | 计算机系统数据修复装置 | |
CN100472402C (zh) | 内置摄像头的电源管理方法 | |
CN101980159B (zh) | U盘固件的更新装置及更新方法 | |
TWI736834B (zh) | 傳輸介面電路 | |
US7986962B2 (en) | Providing a high-speed connection between a memory medium of a mobile device and an external device | |
WO2024108938A1 (zh) | 一种硬盘控制装置、方法、设备、非易失性可读存储介质及服务器 | |
US7523336B2 (en) | Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level | |
CN115952122A (zh) | I2c设备热插拔方法、系统、设备、介质及产品 | |
WO2008071113A1 (fr) | Procédé et dispositif de prévention d'endommagement de carte compact flash (cf) | |
US20050182867A1 (en) | Systems and methods for signaling write status | |
US20090287854A1 (en) | Detecting device | |
CN105791732A (zh) | 一种mhl驱动的处理方法和装置 | |
KR200411273Y1 (ko) | 네트워크 전환 장치 | |
CN219533773U (zh) | 固件烧录电路及系统 | |
CN117931246B (zh) | 一种升级ec固件的方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |