CN109992420B - 一种并行pcie-ssd性能优化方法及系统 - Google Patents

一种并行pcie-ssd性能优化方法及系统 Download PDF

Info

Publication number
CN109992420B
CN109992420B CN201910275597.3A CN201910275597A CN109992420B CN 109992420 B CN109992420 B CN 109992420B CN 201910275597 A CN201910275597 A CN 201910275597A CN 109992420 B CN109992420 B CN 109992420B
Authority
CN
China
Prior art keywords
pcie
ssd
cpu
setting
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910275597.3A
Other languages
English (en)
Other versions
CN109992420A (zh
Inventor
葛均红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201910275597.3A priority Critical patent/CN109992420B/zh
Publication of CN109992420A publication Critical patent/CN109992420A/zh
Application granted granted Critical
Publication of CN109992420B publication Critical patent/CN109992420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种并行PCIE‑SSD性能优化方法及系统，包括：设置fio压力参数；将CPU工作模式设置为performance模式；通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态；利用CPU irqbalance优化PCIE‑SSD的CPU使用率。本发明通过不断根据PCIE‑SSD性能的反馈信息，采取相应的设置步骤对并行PCIE‑SSD性能优化，实现了对并行PCIE‑SSD的快速优化并最终使并行PCIE‑SSD性能达到最优。

Description

一种并行PCIE-SSD性能优化方法及系统
技术领域
本发明大数据服务平台技术领域，具体涉及一种并行PCIE-SSD性能优化方法及系统。
背景技术
随着IT领域技术的不断发展，传统信息化服务以及日趋强大的云计算服务对服务器的性能要求越来越高。PCIE-SSD具备存储时延短，存储速率快，存储性能高等特点。做为数据载体，其性能直接影响服务器的整体呈现。随着浪潮服务器产业的不断发展和壮大，作为国内最大的服务器供应商，对于PCIE-SSD在我们服务器上使用,必须争取其性能在我们服务器上达到最优。
PCIESSD作为服务器一个重要部件，应用十分广泛，不管在前期服务器测试中，还是客户应用中，PCIE-SSD不会只用一片盘，当服务器同时有多片PCIE-SSD时，要求不仅单盘性能达到标准，并行时性能也需达到标准，而并行时受到内存、CPU、带宽等多方便限制，会出现性能低或性能有高有低的情况，在这种情况下对PCIE-SSD进行性能测试，得到的测试结果是不准确的。因此急需一种能够对并行PCIE-SSD优化的方法，使并行PCIE-SSD的性能均达到最优。
发明内容
针对现有技术的上述不足，本发明提供一种并行PCIE-SSD性能优化方法及系统，以解决上述技术问题。
第一方面，本发明提供一种并行PCIE-SSD性能优化方法，包括：
设置fio压力参数，包括：在随机读写模式下设置iodepth＝6、numjobs＝8；在带宽顺序读写模式下设置iodepth＝512、numjobs＝1；
将CPU工作模式设置为performance模式，包括：获取CPU工作模式并判断所述工作模式是否为performance模式：是，则输出当前CPU工作模式；否，则利用命令“cpupowerfrequency-set-g performance”将CPU工作模式调整为performance模式；
通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态，包括：利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路：是，则将处于瓶颈状态的PCIe接口对应的MaxPayload size设置为256bytes并将MaxReadReq size设置为4096bytes；否，则显示PCIE链路状态正常；
利用CPU irqbalance优化PCIE-SSD的CPU使用率，包括：设置CPU使用率阈值；获取PCIE-SSD的CPU使用率；判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD：是，则将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpolicy＝exact”；否，则显示CPU使用率正常。
第二方面，本发明提供一种并行PCIE-SSD性能优化系统，包括：
第一设置单元，包括：随机设置模块，配置用于在随机读写模式下设置iodepth＝6、numjobs＝8；顺序设置模块，配置用于在带宽顺序读写模式下设置iodepth＝512、numjobs＝1；
第二设置单元，包括：模式检查模块，配置用于获取CPU工作模式并判断所述工作模式是否为performance模式；模式输出模块，配置用于输出当前CPU工作模式；模式调整模块，配置用于利用命令“cpupower frequency-set-gperformance”将CPU工作模式调整为performance模式；
第三设置单元，包括：链路状态检查模块，配置用于利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路；链路瓶颈消除模块，配置用于将处于瓶颈状态的PCIe接口对应的MaxPayload size设置为256bytes并将MaxReadReqsize设置为4096bytes；链路正常显示模块，配置用于显示PCIE链路状态正常；
第四设置单元，包括：阈值设置模块，配置用于设置CPU使用率阈值；参数获取模块，配置用于获取PCIE-SSD的CPU使用率；阈值判断模块，配置用于判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD；文件配置模块，配置用于将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpolicy＝exact”；正常显示模块，配置用于显示CPU使用率正常。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明的有益效果在于，
本发明提供的并行PCIE-SSD性能优化方法、系统、终端及存储介质，通过设置fio压力参数，设置CPU工作模式，消除PCIE链路瓶颈以及优化CPU使用率，使并行PCIE-SSD性能达到最优。本发明通过不断根据PCIE-SSD性能的反馈信息，采取相应的设置步骤对并行PCIE-SSD性能优化，实现了对并行PCIE-SSD的快速优化并最终使并行PCIE-SSD性能达到最优。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
图3为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种并行PCIE-SSD性能优化系统。
如图1所示，该方法100包括：
步骤110，设置fio压力参数；
步骤120，将CPU工作模式设置为performance模式；
步骤130，通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态；
步骤140，利用CPU irqbalance优化PCIE-SSD的CPU使用率。
可选地，作为本发明一个实施例，所述设置fio压力参数包括：
在随机读写模式下设置iodepth＝6、numjobs＝8；
在带宽顺序读写模式下设置iodepth＝512、numjobs＝1。
可选地，作为本发明一个实施例，所述将CPU工作模式设置为performance模式包括：
获取CPU工作模式并判断所述工作模式是否为performance模式：
是，则输出当前CPU工作模式；
否，则利用命令“cpupower frequency-set-g performance”将CPU工作模式调整为performance模式。
可选地，作为本发明一个实施例，所述通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态包括：
利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路：
是，则将处于瓶颈状态的PCIe接口对应的MaxPayload size设置为256bytes并将MaxReadReq size设置为4096bytes；
否，则显示PCIE链路状态正常。
可选地，作为本发明的一个实施例，所述利用CPU irqbalance优化PCIE-SSD的CPU使用率包括：
设置CPU使用率阈值；
获取PCIE-SSD的CPU使用率；
判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD：
是，则将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpolicy＝exact”；
否，则显示CPU使用率正常。
为了便于对本发明的理解，下面以本发明并行PCIE-SSD性能优化方法的原理，结合实施例中对并行PCIE-SSD性能进行优化的过程，对本发明提供的并行PCIE-SSD性能优化方法做进一步的描述。
具体的，本发明提供的并行PCIE-SSD性能优化方法由测试脚本实施，所述并行PCIE-SSD性能优化方法包括：
S1、安装主流Linux系统，并获得root权限。以下以Memblaze 4pcs PCIESSD并行测试为例。测试之前需要设置好fio的压力参数，随机读写的话iodepth＝64,numjobs＝8；带宽顺序读写的话iodepth＝512,numjobs＝1，spec中各性能参数下都有详细的NOTES。
S2、采集测试服务器的所有PCIE-SSD带宽，如果性能跑不满，再检查CPU的工作模式是否在performance模式，cpupower frequency-info；如果不是，调整命令：cpupowerfrequency-set-g performance。
S3、采集测试服务器的所有PCIE-SSD带宽，如果PCIE-SSD性能还不达标(没有达到预先设置的标准带宽)，检查PCIe链路，是否有瓶颈，ls–l/sys/block/，查询性能较低的BDF#，进而查询这个PCIe接口对应的MaxPayload size是否256bytes以及MaxReadReq size是否4096bytes。如果不是上述数值，如下两条命令修改，修改完再使用上图命令检查是否修改成功，如果修改成功后机器不可以重启，重启后会变回原来的设置。修改命令如下：
[root@localhost jg]#setpci-s 01:00.0 CAP_EXP+0×8.w＝512e
[root@localhost jg]#setpci-s 01:00.0 0×70+0×0.8W＝502e
S4、采集测试服务器的所有PCIE-SSD带宽，如果并行的PCIE-SSD性能(带宽)有高有低，可以利用CPU irqbalance优化中断分配，在跑的时候看下是否有的CPU使用率已经接近100％。通过Top命令，再按1查看CPU使用率，如果确实有的CPU达到100％，就需将“/etc/sysconfig/irqbalance”文件末尾增加配置：IRQBALANCE_ARGS＝--hintpolicy＝exact，并且top命令监控各个CPU的使用率。
如图2示，该系统200包括：
第一设置单元210，所述第一设置单元210用于设置fio压力参数；
第二设置单元220，所述第二设置单元220用于将CPU工作模式设置为performance模式；
第三设置单元230，所述第三设置单元230用于通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态；
第四设置单元240，所述第四设置单元240用于利用CPU irqbalance优化PCIE-SSD的CPU使用率。
可选地，作为本发明一个实施例，所述第一设置单元包括：
随机设置模块，配置用于在随机读写模式下设置iodepth＝6、numjobs＝8；
顺序设置模块，配置用于在带宽顺序读写模式下设置iodepth＝512、numjobs＝1。
可选地，作为本发明一个实施例，所述第二设置单元包括：
模式检查模块，配置用于获取CPU工作模式并判断所述工作模式是否为performance模式；
模式输出模块，配置用于输出当前CPU工作模式；
模式调整模块，配置用于利用命令“cpupower frequency-set-g performance”将CPU工作模式调整为performance模式。
可选地，作为本发明一个实施例，所述第三设置单元包括：
链路状态检查模块，配置用于利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路；
链路瓶颈消除模块，配置用于将处于瓶颈状态的PCIe接口对应的MaxPayloadsize设置为256bytes并将MaxReadReq size设置为4096bytes；
链路正常显示模块，配置用于显示PCIE链路状态正常。
可选地，作为本发明的一种实施例，所述第四设置单元包括：
阈值设置模块，配置用于设置CPU使用率阈值；
参数获取模块，配置用于获取PCIE-SSD的CPU使用率；
阈值判断模块，配置用于判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD；
文件配置模块，配置用于将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpolicy＝exact”；
正常显示模块，配置用于显示CPU使用率正常。
图3为本发明实施例提供的一种终端系统300的结构示意图，该终端系统300可以用于执行本发明实施例提供的并行PCIE-SSD性能优化方法。
其中，该终端系统300可以包括：处理器310、存储器320及通信单元330。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器320可以用于存储处理器310的执行指令，存储器320可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器320中的执行指令由处理器310执行时，使得终端300能够执行以下上述方法实施例中的部分或全部步骤。
处理器310为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器320内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器310可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元330，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
因此，本发明通过设置fio压力参数，设置CPU工作模式，消除PCIE链路瓶颈以及优化CPU使用率，使并行PCIE-SSD性能达到最优。本发明通过不断根据PCIE-SSD性能的反馈信息，采取相应的设置步骤对并行PCIE-SSD性能优化，实现了对并行PCIE-SSD的快速优化并最终使并行PCIE-SSD性能达到最优，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种并行PCIE-SSD性能优化方法，其特征在于，包括：
设置fio压力参数；
将CPU工作模式设置为performance模式；
通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态；
利用CPU irqbalance优化PCIE-SSD的CPU使用率；
所述利用CPU irqbalance优化PCIE-SSD的CPU使用率包括：
设置CPU使用率阈值；
获取PCIE-SSD的CPU使用率；
判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD：
是，则将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpol icy＝exact”；
否，则显示CPU使用率正常；
所述通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态包括：
利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路：
是，则将处于瓶颈状态的PCIe接口对应的MaxPayload size设置为256bytes并将MaxReadReq size设置为4096bytes；
否，则显示PCIE链路状态正常。
2.根据权利要求1所述的并行PCIE-SSD性能优化方法，其特征在于，所述设置fio压力参数包括：
在随机读写模式下设置iodepth＝6、numjobs＝8；
在带宽顺序读写模式下设置iodepth＝512、numjobs＝1。
3.根据权利要求1所述的并行PCIE-SSD性能优化方法，其特征在于，所述将CPU工作模式设置为performance模式包括：
获取CPU工作模式并判断所述工作模式是否为performance模式：
是，则输出当前CPU工作模式；
否，则利用命令“cpupower frequency-set-g performance”将CPU工作模式调整为performance模式。
4.一种并行PCIE-SSD性能优化系统，其特征在于，包括：
第一设置单元，配置用于设置fio压力参数；
第二设置单元，配置用于将CPU工作模式设置为performance模式；
第三设置单元，配置用于通过设置处于瓶颈的PCIE链路的PCIe接口参数使所述PCIE链路由瓶颈状态转换为正常状态；
第四设置单元，配置用于利用CPU irqbalance优化PCIE-SSD的CPU使用率；
所述第四设置单元包括：
阈值设置模块，配置用于设置CPU使用率阈值；
参数获取模块，配置用于获取PCIE-SSD的CPU使用率；
阈值判断模块，配置用于判断是否存在CPU使用率达到预设的CPU使用率阈值的PCIE-SSD；
文件配置模块，配置用于将所述PCIE-SSD的“/etc/sysconfig/irqbalance”文件末尾增加配置“IRQBALANCE_ARGS＝--hintpolicy＝exact”；
正常显示模块，配置用于显示CPU使用率正常；
所述第三设置单元包括：
链路状态检查模块，配置用于利用命令“ls–l/sys/block/”获取PCIE链路状态，判断是否存在处于瓶颈状态的PCIE链路；
链路瓶颈消除模块，配置用于将处于瓶颈状态的PCIe接口对应的MaxPayload size设置为256bytes并将MaxReadReq size设置为4096bytes；
链路正常显示模块，配置用于显示PCIE链路状态正常。
5.根据权利要求4所述的并行PCIE-SSD性能优化系统，其特征在于，所述第一设置单元包括：
随机设置模块，配置用于在随机读写模式下设置iodepth＝6、numjobs＝8；
顺序设置模块，配置用于在带宽顺序读写模式下设置iodepth＝512、numjobs＝1。
6.根据权利要求4所述的并行PCIE-SSD性能优化系统，其特征在于，所述第二设置单元包括：
模式检查模块，配置用于获取CPU工作模式并判断所述工作模式是否为performance模式；
模式输出模块，配置用于输出当前CPU工作模式；
模式调整模块，配置用于利用命令“cpupower frequency-set-gperformance”将CPU工作模式调整为performance模式。
CN201910275597.3A 2019-04-08 2019-04-08 一种并行pcie-ssd性能优化方法及系统 Active CN109992420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910275597.3A CN109992420B (zh) 2019-04-08 2019-04-08 一种并行pcie-ssd性能优化方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910275597.3A CN109992420B (zh) 2019-04-08 2019-04-08 一种并行pcie-ssd性能优化方法及系统

Publications (2)

Publication Number Publication Date
CN109992420A CN109992420A (zh) 2019-07-09
CN109992420B true CN109992420B (zh) 2021-10-22

Family

ID=67132491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910275597.3A Active CN109992420B (zh) 2019-04-08 2019-04-08 一种并行pcie-ssd性能优化方法及系统

Country Status (1)

Country Link
CN (1) CN109992420B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385534A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种数据处理的方法及装置
CN113742144B (zh) * 2021-07-23 2023-07-18 苏州浪潮智能科技有限公司 一种PCIe槽位性能的测试系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353981A (zh) * 2015-10-27 2016-02-24 浪潮电子信息产业股份有限公司 一种pcie ssd优化的方法
CN105786752A (zh) * 2016-01-22 2016-07-20 北京大学 一种计算设备与fpga间的usb通信方法和通信系统
CN108335722A (zh) * 2018-01-03 2018-07-27 郑州云海信息技术有限公司 一种自动化测试ssd接口速率的方法
CN108776576A (zh) * 2017-03-31 2018-11-09 三星电子株式会社 用于聚合的网上NVMe装置的聚合存储方法
CN109448777A (zh) * 2018-11-12 2019-03-08 郑州云海信息技术有限公司 一种nvme固态硬盘的测试方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699093B2 (en) * 2013-06-12 2017-07-04 Dell Products L.P. Migration of virtual machine based on proximity to peripheral device in NUMA environment
US10331616B2 (en) * 2015-08-05 2019-06-25 Futurewei Technologies, Inc. Integration of network linecard (LC) to host operating system (OS)
CN108491159B (zh) * 2018-03-07 2020-07-17 北京航空航天大学 一种基于随机延迟缓解i/o瓶颈的大规模并行系统检查点数据写入方法
CN109062753A (zh) * 2018-06-01 2018-12-21 新华三技术有限公司成都分公司 一种硬盘监控系统以及监控方法
CN108874645A (zh) * 2018-06-12 2018-11-23 郑州云海信息技术有限公司 一种整合fio性能数据的方法及系统
CN109032977B (zh) * 2018-08-13 2020-09-22 苏州浪潮智能科技有限公司 一种pcie ssd io的优化方法及服务器
CN108984219B (zh) * 2018-08-29 2021-03-26 迈普通信技术股份有限公司 内存参数配置方法及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353981A (zh) * 2015-10-27 2016-02-24 浪潮电子信息产业股份有限公司 一种pcie ssd优化的方法
CN105786752A (zh) * 2016-01-22 2016-07-20 北京大学 一种计算设备与fpga间的usb通信方法和通信系统
CN108776576A (zh) * 2017-03-31 2018-11-09 三星电子株式会社 用于聚合的网上NVMe装置的聚合存储方法
CN108335722A (zh) * 2018-01-03 2018-07-27 郑州云海信息技术有限公司 一种自动化测试ssd接口速率的方法
CN109448777A (zh) * 2018-11-12 2019-03-08 郑州云海信息技术有限公司 一种nvme固态硬盘的测试方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"linux irqbalance 优化中断";wizardzj;《blog.chinaunix.net/uid-531464-id-4133644.html》;20140315;第1页 *

Also Published As

Publication number Publication date
CN109992420A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN108255701B (zh) 场景测试方法及移动终端
CN109445690B (zh) 一种raid卡性能优化方法、装置、终端及存储介质
CN109933504B (zh) 一种硬盘延迟测试方法、装置、终端及存储介质
CN109992420B (zh) 一种并行pcie-ssd性能优化方法及系统
CN111901164A (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN111338862B (zh) 一种gpu模式切换稳定性测试方法、系统、终端及存储介质
CN111262753B (zh) 一种numa节点个数自动配置方法方法、系统、终端及存储介质
CN111147331A (zh) 一种服务器网卡交互测试方法、系统、终端及存储介质
CN110557432B (zh) 一种缓存池均衡优化方法、系统、终端及存储介质
CN110569154B (zh) 一种芯片接口功能测试方法、系统、终端及存储介质
CN109918221B (zh) 一种硬盘报错解析方法、系统、终端及存储介质
CN115390991A (zh) 虚拟机的导入导出方法、装置、设备及存储介质
CN113609027A (zh) 一种arm云服务器的测试方法、装置、电子设备和存储介质
CN116361106A (zh) 一种日志处理方法、装置、电子设备及存储介质
CN112003730A (zh) 一种集群快速部署的方法、系统、终端及存储介质
CN109117406B (zh) 一种pcie热拔插测试方法、装置、终端及存储介质
CN111124772A (zh) 一种云平台存储性能测试方法、系统、终端及存储介质
CN111124669A (zh) 一种分布式SaaS软件的运营方法、系统、终端及存储介质
CN109920466B (zh) 一种硬盘测试数据解析方法、装置、终端及存储介质
CN112463483A (zh) 一种upi压力测试方法、系统、终端及存储介质
CN115617800A (zh) 数据读取方法、装置、电子设备及存储介质
CN109450682B (zh) 一种ib网卡连通配置方法、装置、终端及存储介质
CN110175096B (zh) 一种gpu加压测试方法、系统、终端及存储介质
CN111124890B (zh) 一种分布式数据库性能测试方法、系统、终端及存储介质
CN110703988B (zh) 一种分布式存储的存储池创建方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant