CN109376028B - 一种pcie设备纠错方法与装置 - Google Patents

一种pcie设备纠错方法与装置 Download PDF

Info

Publication number
CN109376028B
CN109376028B CN201811130013.5A CN201811130013A CN109376028B CN 109376028 B CN109376028 B CN 109376028B CN 201811130013 A CN201811130013 A CN 201811130013A CN 109376028 B CN109376028 B CN 109376028B
Authority
CN
China
Prior art keywords
pcie
error
server
pcie device
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811130013.5A
Other languages
English (en)
Other versions
CN109376028A (zh
Inventor
魏冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811130013.5A priority Critical patent/CN109376028B/zh
Publication of CN109376028A publication Critical patent/CN109376028A/zh
Application granted granted Critical
Publication of CN109376028B publication Critical patent/CN109376028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种PCIE设备纠错方法与装置，包括：通过ITP接口连接到出现可更正性错误的服务器，并扫描所述服务器的每个PCIE设备；读取所述每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的所述寄存器所在的PCIE设备确定为出错PCIE设备；在CPU中修改对应所述出错PCIE设备的链路的参数，使得所述出错PCIE设备不再出现数据包发生损坏的现象。本发明的技术方案能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理，消除PCIE设备发生的可更正性错误，维持服务器稳定运转。

Description

一种PCIE设备纠错方法与装置
技术领域
本发明涉及数据传输领域，并且更具体地，特别是涉及一种PCIE设备纠错方法与装置。
背景技术
PCIE因其速度快、带宽高而被用作在服务器上连接CPU(中央处理器)与各个设备的主要IO(输入输出)总线。PCIE(高速串行计算机扩展总线标准)卡作为一种标准的PCIE设备，应用广泛，可以插接在服务器的任意一个PCIE插槽上，因此一台服务器可以搭配多种PCIE卡。但是，现有技术中存在多种制式与渠道的PCIE卡，在与服务器搭配的过程中可能出现各种可更正性错误(例如兼容性问题)，而现有技术中缺乏针对可更正性错误的纠错方案。
针对现有技术中缺乏针对可更正性错误的纠错方案的问题，目前尚未有有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种PCIE设备纠错方法与装置，能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理，消除PCIE设备发生的可更正性错误，维持服务器稳定运转。
基于上述目的，本发明实施例的一方面提供了一种PCIE设备纠错方法，包括以下步骤：
通过ITP(目标探针，用于控制计算机硬件和中央处理器，通常允许对目标设备进行完全控制，并允许访问设备内的各个寄存器)接口连接到出现可更正性错误的服务器，并扫描服务器的每个PCIE设备；
读取每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的寄存器所在的PCIE设备确定为出错PCIE设备；
在CPU中修改对应出错PCIE设备的链路的参数，使得出错PCIE设备不再出现数据包发生损坏的现象。
在一些实施方式中，服务器出现可更正性错误为：服务器在系统日志中记载服务器的PCIE设备出现可更正性错误。
在一些实施方式中，可更正性错误状态用于指示所述寄存器中的所述数据包是否发生损坏；数据包发生损坏为事务层和数据链路层数据包发生损坏。
在一些实施方式中，链路的参数包括TXEQ参数(发送端均衡器)。
在一些实施方式中，在CPU中修改对出错PCIE设备的链路的参数为：在CPU中将出错PCIE设备的寄存器的TXEQ参数从自动适应值修改为固定值。
在一些实施方式中，所述链路的参数还包括CTLE参数，其中，在CPU中修改对出错PCIE设备的TXEQ参数的同时，还修改对出错PCIE设备的CTLE(连续时间线性均衡)参数。
在一些实施方式中，每个PCIE设备在CPU中均存储有各自独立的TXEQ参数；当存在多个出错PCIE设备时，在CPU中分别修改对多个出错PCIE设备的多个不同的TXEQ参数。
在一些实施方式中，使得出错PCIE设备不再出现数据包发生损坏的现象为：使出错PCIE设备在运行时，服务器在系统日志中不再记载服务器的PCIE设备出现可更正性错误。
本发明实施例的另一方面，还提供了一种PCIE设备纠错装置，包括：
存储器，存储有可运行的程序代码；
至少一个处理器，在运行存储器存储的程序代码时执行上述的PCIE设备纠错方法。
本发明实施例的另一方面，还提供了一种服务器，包括：
安装在主板上以连接到PCIE总线的CPU；
设置到主板上的ITP接口；
插接到主板的PCIE插槽中以连接到PCIE总线的一个或多个PCIE设备；和
上述的PCIE设备纠错装置。
本发明具有以下有益技术效果：本发明实施例提供的PCIE设备纠错方法与装置，通过ITP接口连接到出现可更正性错误的服务器，并扫描服务器的每个PCIE设备，读取每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的寄存器所在的PCIE设备确定为出错PCIE设备，在CPU中修改对出错PCIE设备的链路的参数，使得出错PCIE设备不再出现数据包发生损坏的现象的技术方案，能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理，消除PCIE设备发生的可更正性错误，维持服务器稳定运转。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的PCIE设备纠错方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”、“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理的方法的实施例。图1示出的是本发明提供的PCIE设备纠错方法的实施例的流程示意图。
所述PCIE设备纠错方法，包括以下步骤：
步骤S101，通过ITP接口连接到出现可更正性错误的服务器，并扫描服务器的每个PCIE设备；
步骤S103，读取每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的寄存器所在的PCIE设备确定为出错PCIE设备；
步骤S105，在CPU中修改对应出错PCIE设备的链路的参数，使得出错PCIE设备不再出现数据包发生损坏的现象。
每个PCIE设备的寄存器中都有可更正性错误状态标志位，该位为0x1时表明有错误出现，该位为0x0时表明没有错误，本发明实施例以此位判断是否有错误出现。本发明实施例通过访问服务器上的ITP接口，在出现PCIE可更正性错误的服务器上读取PCIE寄存器，确定出错PCIE设备，修改对应寄存器参数以解决技术问题。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中，服务器出现可更正性错误为：服务器在系统日志中记载服务器的PCIE设备出现可更正性错误。
在一些实施方式中，可更正性错误状态用于指示所述寄存器中的所述数据包是否发生损坏；数据包发生损坏为事务层和数据链路层数据包发生损坏。PCIE总线可自纠错(即数据包损坏的速度不超过PCIE总线自纠错阈值)的被称为可更正性错误，反之则被称为不可更正性错误。
根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。上述方法步骤以也可以利用控制器以及用于存储使得控制器实现上述步骤功能的计算机程序的计算机可读存储介质实现。
在一些实施方式中，链路的参数包括TXEQ参数。
在一些实施方式中，在CPU中修改对出错PCIE设备的链路的参数为：在CPU中将出错PCIE设备的寄存器的TXEQ参数从自动适应值修改为固定值。
应该明白的是，本文所述的计算机可读存储介质(例如，寄存器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
在一些实施方式中，链路的参数还包括CTLE参数，其中，在CPU中修改对出错PCIE设备的TXEQ参数的同时，还修改对出错PCIE设备的CTLE参数。
在一些实施方式中，每个PCIE设备在CPU中均存储有各自独立的TXEQ参数；当存在多个出错PCIE设备时，在CPU中分别修改对多个出错PCIE设备的多个不同的TXEQ参数。
结合这里的公开所描述的各种示例性步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一些实施方式中，使得出错PCIE设备不再出现数据包发生损坏的现象为：使出错PCIE设备在运行时，服务器在系统日志中不再记载服务器的PCIE设备出现可更正性错误。
结合这里的公开所描述的方法步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。所述存储介质也可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。处理器和存储介质也可以作为分立组件驻留在用户终端中。
下面根据一个具体实施例来进一步说明本发明的实施方式。在特定的x86服务器上，当服务器插上某款40G网卡并运行3-5小时后，系统日志中报出PCIE可更正性错误。通过ITP接口扫描PCIE设备，并读取寄存器数据后发现，这款40G网卡设备接收到了损坏的事务层数据包和数据链路层数据包。虽然PCIE总线有纠错机制，但错误太多会影响系统的稳定性。存在损坏的数据包说明从CPU到PCIE设备的链路传输出现问题产生误码，导致数据包损坏。在PCIE协议中，CPU和PCIE设备可以协商链路参数，调整TXEQ和CTLE使其适合当前的链路环境；而出现误码很可能是由于协商的链路参数不适合当前链路环境，导致信号质量降低。因此调整CPU端的TXEQ值，在BIOS中将该插槽对应的PCIE参数由自动适应改为固定值。经过测试，选择一组能通过信号测试的TXEQ值写入BIOS后，该网卡不再报错，问题得到解决。
从上述实施例可以看出，本发明实施例提供的PCIE设备纠错方法，通过ITP接口连接到出现可更正性错误的服务器，并扫描该服务器的每个PCIE设备，读取每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的寄存器所在的PCIE设备确定为出错PCIE设备，在CPU中修改对出错PCIE设备的链路的参数，使得出错PCIE设备不再出现数据包发生损坏的现象的技术方案，能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理，消除PCIE设备发生的可更正性错误，维持服务器稳定运转。
需要特别指出的是，上述PCIE设备纠错方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于PCIE设备纠错方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理的装置的实施例。所述装置包括：
存储器，存储有可运行的程序代码；
至少一个处理器，在运行存储器存储的程序代码时执行上述的PCIE设备纠错方法。
本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
基于上述目的，本发明实施例的第三个方面，提出了一种能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理的服务器的实施例。服务器包括：
安装在主板上以连接到PCIE总线的CPU；
设置到主板上的ITP接口；
插接到主板的PCIE插槽中以连接到PCIE总线的一个或多个PCIE设备；和
上述的PCIE设备纠错装置。
结合这里的公开所描述的各种示例性数据库可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
从上述实施例可以看出，本发明实施例提供的PCIE设备纠错装置和服务器，通过ITP接口连接到出现可更正性错误的服务器，并扫描现可更正性错误的服务器的每个PCIE设备，读取每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的寄存器所在的PCIE设备确定为出错PCIE设备，在CPU中修改对出错PCIE设备的链路的参数，使得出错PCIE设备不再出现数据包发生损坏的现象的技术方案，能够针对插接在服务器上的不同PCIE设备或不同类型的PCIE设备进行纠错处理，消除PCIE设备发生的可更正性错误，维持服务器稳定运转。
需要特别指出的是，上述PCIE设备纠错装置和服务器的实施例采用了所述PCIE设备纠错方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述PCIE设备纠错方法的其他实施例中。当然，由于所述PCIE设备纠错方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述PCIE设备纠错装置和服务器也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (7)

1.一种PCIE设备纠错方法，其特征在于，包括以下步骤：
通过ITP接口连接到出现可更正性错误的服务器，并扫描所述服务器的每个PCIE设备；
读取所述每个PCIE设备的寄存器中的可更正性错误状态，将具有可更正性错误的所述寄存器所在的PCIE设备确定为出错PCIE设备；
在CPU中修改对应所述出错PCIE设备的链路的参数，使得所述出错PCIE设备不再出现数据包发生损坏的现象；
其中，所述PCIE设备的链路的参数包括：TXEQ参数和CTLE参数；
所述修改对应所述出错PCIE设备的链路的参数包括：
在CPU中将所述出错PCIE设备的所述寄存器的TXEQ参数从自动适应值修改为固定值；以及
在CPU中修改对所述出错PCIE设备的TXEQ参数的同时，还修改对所述出错PCIE设备的CTLE参数。
2.根据权利要求1所述的方法，其特征在于，所述服务器具有可更正性错误为：所述服务器在系统日志中记载所述服务器的所述PCIE设备出现可更正性错误。
3.根据权利要求1所述的方法，其特征在于，可更正性错误状态用于指示所述寄存器中的所述数据包是否发生损坏；所述数据包发生损坏为事务层和数据链路层数据包发生损坏。
4.根据权利要求1所述的方法，其特征在于，所述每个PCIE设备在CPU中均存储有各自独立的TXEQ参数；当存在多个所述出错PCIE设备时，在CPU中分别修改对多个所述出错PCIE设备的多个不同的TXEQ参数。
5.根据权利要求1所述的方法，其特征在于，使得所述出错PCIE设备不再出现数据包发生损坏的现象为：使所述出错PCIE设备在运行时，所述服务器在系统日志中不再记载所述服务器的所述PCIE设备出现可更正性错误。
6.一种PCIE设备纠错装置，其特征在于，包括：
存储器，存储有可运行的程序代码；
至少一个处理器，在运行所述存储器存储的所述程序代码时执行如权利要求1-5中任意一项所述的PCIE设备纠错方法。
7.一种服务器，其特征在于，包括：
安装在主板上以连接到PCIE总线的CPU；
设置到所述主板上的ITP接口；
插接到所述主板的PCIE插槽中以连接到所述PCIE总线的一个或多个PCIE设备；和
如权利要求6所述的PCIE设备纠错装置。
CN201811130013.5A 2018-09-27 2018-09-27 一种pcie设备纠错方法与装置 Active CN109376028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811130013.5A CN109376028B (zh) 2018-09-27 2018-09-27 一种pcie设备纠错方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811130013.5A CN109376028B (zh) 2018-09-27 2018-09-27 一种pcie设备纠错方法与装置

Publications (2)

Publication Number Publication Date
CN109376028A CN109376028A (zh) 2019-02-22
CN109376028B true CN109376028B (zh) 2021-11-09

Family

ID=65401951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811130013.5A Active CN109376028B (zh) 2018-09-27 2018-09-27 一种pcie设备纠错方法与装置

Country Status (1)

Country Link
CN (1) CN109376028B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035015B (zh) * 2019-04-23 2022-12-06 苏州浪潮智能科技有限公司 一种优化级联Retimer链路协商过程的方法
CN110647487B (zh) * 2019-08-09 2021-05-14 烽火通信科技股份有限公司 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置
CN113176963B (zh) * 2021-04-29 2022-11-11 山东英信计算机技术有限公司 一种PCIe故障自修复方法、装置、设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318276A (zh) * 2008-12-15 2012-01-11 惠普开发有限公司 检测计算机系统中的不可靠的链路
CN103533045A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种用于pcie数据链路层高性能容错的方法
CN107329774A (zh) * 2017-05-24 2017-11-07 华为技术有限公司 确定Redriver芯片参数的方法和装置
CN108108275A (zh) * 2017-11-24 2018-06-01 郑州云海信息技术有限公司 基于Purley平台的调整Uplink Rx参数的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784986B2 (en) * 2017-02-28 2020-09-22 Intel Corporation Forward error correction mechanism for peripheral component interconnect-express (PCI-e)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318276A (zh) * 2008-12-15 2012-01-11 惠普开发有限公司 检测计算机系统中的不可靠的链路
CN103533045A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种用于pcie数据链路层高性能容错的方法
CN107329774A (zh) * 2017-05-24 2017-11-07 华为技术有限公司 确定Redriver芯片参数的方法和装置
CN108108275A (zh) * 2017-11-24 2018-06-01 郑州云海信息技术有限公司 基于Purley平台的调整Uplink Rx参数的方法

Also Published As

Publication number Publication date
CN109376028A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN109376028B (zh) 一种pcie设备纠错方法与装置
US20120159286A1 (en) Data transmission device, memory control device, and memory system
US8103900B2 (en) Implementing enhanced memory reliability using memory scrub operations
WO2021135272A1 (zh) 一种内存异常的处理方法、系统、电子设备及存储介质
US20080046778A1 (en) Memory controller and semiconductor memory device
CN111506452B (zh) 数据存储保护方法、装置、计算机设备及存储介质
CN111104246B (zh) 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质
US11150970B2 (en) Method, electronic device and computer program product for evaluating health of storage disk
CN109697158B (zh) 一种基于故障的日志分析方法与装置
CN110535476B (zh) Ldpc软译码器软信息存储优化方法、装置、计算机设备及存储介质
CN111625199A (zh) 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质
CN110825556A (zh) 一种判断固态硬盘中存储数据状态的方法和装置
CN107657984B (zh) 闪存的纠错方法、装置、设备以及计算机可读存储介质
CN114020525A (zh) 故障隔离方法、装置、设备及存储介质
US11436200B2 (en) Fault tolerant parallel journaling for file systems
US9779831B1 (en) Electronic apparatus and data verification method using the same
US8943255B2 (en) Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices
CN116028253A (zh) 一种固态硬盘纠错优化方法、系统、设备及介质
CN116027986A (zh) 一种数据存储校验方法、装置、设备及存储介质
CN112820343B (zh) 数据保护方法、装置、计算机设备及存储介质
CN114356645A (zh) 用于数据纠错的方法、装置、电子设备及存储介质
CN109710445B (zh) 内存校正方法和电子设备
CN105893277A (zh) 数据处理方法及数据处理装置
CN112579329A (zh) 快速处理uecc的方法及其存储设备
US20200151046A1 (en) Method for determining location where memory error occurs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant