JP2019100951A - 半導体装置の検査方法、及び検査装置 - Google Patents
半導体装置の検査方法、及び検査装置 Download PDFInfo
- Publication number
- JP2019100951A JP2019100951A JP2017234416A JP2017234416A JP2019100951A JP 2019100951 A JP2019100951 A JP 2019100951A JP 2017234416 A JP2017234416 A JP 2017234416A JP 2017234416 A JP2017234416 A JP 2017234416A JP 2019100951 A JP2019100951 A JP 2019100951A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- terminal
- wire
- high frequency
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Abstract
【課題】非破壊で接続部材の接続状態を検査する。【解決手段】半導体装置の検査方法は、導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、接続部材に振動を発生させるように高周波信号を印加する印加ステップと、印加ステップによって、高周波信号を検査対象の端子に印加した状態又は印加した後の検査対象の端子に関連する電気特性に基づいて接続部材の接続状態を検査する検査ステップとを含む。【選択図】図5
Description
本発明は、半導体装置の検査方法、及び検査装置に関する。
半導体装置において、半導体チップの電極パッドと、チップ実装基板、或いはパッケージの端子との接続に、アルミニウムや銅のワイヤを超音波により接合(ワイヤボンディング)している。このようなワイヤボンディングを検査する場合には、ワイヤを引っ張ることによる検査が一般的であった(例えば、特許文献1を参照)。
しかしながら、上述したようにワイヤを引っ張ることによる検査は、半導体装置を破壊する検査であった。また、通常の電気特性を検査する検査方法では、例えば、ワイヤボンディング後の製造工程により、ワイヤの接合性が低下した場合に、ワイヤが完全に剥離しない限り、ワイヤの接合性が低下を選別することができなかった。このように、従来の半導体装置の検査方法では、非破壊でワイヤなどの導電性の接続部材の接続状態を検査することが困難な場合があった。
本発明は、上記問題を解決すべくなされたもので、その目的は、非破壊で接続部材の接続状態を検査することができる半導体装置の検査方法、及び検査装置を提供することにある。
上記問題を解決するために、本発明の一態様は、導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、前記接続部材に振動を発生させるように高周波信号を印加する印加ステップと、前記印加ステップによって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記接続部材の接続状態を検査する検査ステップとを含むことを特徴とする半導体装置の検査方法である。
また、本発明の一態様は、上記の半導体装置の検査方法において、前記印加ステップにおいて、前記接続部材を含む前記半導体チップがモールドされた状態で、前記接続部材に振動を発生させるように前記高周波信号を印加することを特徴とする。
また、本発明の一態様は、上記の半導体装置の検査方法において、前記検査ステップには、前記印加ステップの前に、前記検査対象の端子に関連する電気特性を基準計測値として計測する第1ステップと、前記印加ステップの後に、前記検査対象の端子に関連する電気特性を計測し、計測した電気特性の計測値が前記基準計測値から所定の変化量以内であるか否かによって、前記接続部材の接続状態を検査する第2ステップと、が含まれることを特徴とする。
また、本発明の一態様は、上記の半導体装置の検査方法において、前記印加ステップにおいて、前記検査対象の端子の耐電圧以下で、単位時間当たりの電流変化が所定の電流値になるように周波数を設定した前記高周波信号を印加することを特徴とする。
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電極パッドと前記検査対象の端子とが複数の前記接続部材により並列に結線されており、前記検査ステップにおいて、並列に結線され複数の前記接続部材の接続状態を一括で検査することを特徴とする。
また、本発明の一態様は、上記の半導体装置の検査方法において、前記接続部材は、ワイヤであり、前記印加ステップにおいて、前記検査対象の端子に、前記ワイヤに振動を発生させるように前記高周波信号を印加し、前記検査ステップにおいて、前記印加ステップによって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記ワイヤの接続状態を検査することを特徴とする。
また、本発明の一態様は、導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、前記接続部材に振動を発生させるように高周波信号を印加する印加部と、前記印加部によって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記接続部材の接続状態を検査する検査部とを備えることを特徴とする検査装置である。
本発明によれば、印加ステップにおいて、導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、接続部材に振動を発生させるように高周波信号を印加する。検査ステップにおいて、高周波信号を検査対象の端子に印加した状態又は印加した後の検査対象の端子に関連する電気特性に基づいて接続部材の接続状態を検査する。検査対象の端子に高周波信号を印加すると、接続部材に振動が発生して、例えば、接続部材が中途半端に結線されている場合に、検査対象の端子に関連する電気特性に変化が生じる。そのため、本発明によれば、検査対象の端子に関連する電気特性を計測することで、非破壊で接続部材の接続状態を検査することができる。
以下、本発明の一実施形態による半導体装置の検査方法、及び検査装置について、図面を参照して説明する。
[第1の実施形態]
図1に示すように、検査装置1は、例えば、半導体装置2を検査するテスター装置であり、半導体装置2のパッケージ内の半導体チップ6の電極パッド5と、検査対象の端子(以下、検査対象端子3という)との間を結線するワイヤ4の接続状態を非破壊で検査する。
図1に示すように、検査装置1は、例えば、半導体装置2を検査するテスター装置であり、半導体装置2のパッケージ内の半導体チップ6の電極パッド5と、検査対象の端子(以下、検査対象端子3という)との間を結線するワイヤ4の接続状態を非破壊で検査する。
半導体装置2は、例えば、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:MOS型電界効果トランジスタ)などであり、半導体チップ6を備えている。半導体チップ6は、例えば、MOSトランジスタ61、及び電極パッド5などを含み、モールド樹脂によりモールドされている。また、MOSトランジスタ61のゲート端子は、例えば、電極パッド5に接続されており、電極パッド5は、ワイヤ4を介して検査対象端子3に結線(接続)されている。
なお、MOSトランジスタ61は、例えば、パワーMOSFETであり、検査対象端子3は、半導体装置2のモールドパッケージの端子である。また、ワイヤ4は、導電性の接続部材の一例である。ここで、ワイヤ4は、例えば、金、アルミニウム、銅などの金属ワイヤである。
なお、MOSトランジスタ61は、例えば、パワーMOSFETであり、検査対象端子3は、半導体装置2のモールドパッケージの端子である。また、ワイヤ4は、導電性の接続部材の一例である。ここで、ワイヤ4は、例えば、金、アルミニウム、銅などの金属ワイヤである。
また、ワイヤ4は、図2に示すように、検査対象端子3と電極パッド5とを結線している。図2(a)は、ワイヤ4が検査対象端子3と電極パッド5とを直接結線した場合の一例を示している。
また、図2(b)は、ワイヤ4が検査対象端子3と電極パッド5とを中間パッド31を介して結線した場合の一例を示している。図2(b)において、ワイヤ4は、検査対象端子3と中間パッド31とを結線するワイヤ41と、中間パッド31と電極パッド5とを結線するワイヤ42とに分割されている。
また、図2(b)は、ワイヤ4が検査対象端子3と電極パッド5とを中間パッド31を介して結線した場合の一例を示している。図2(b)において、ワイヤ4は、検査対象端子3と中間パッド31とを結線するワイヤ41と、中間パッド31と電極パッド5とを結線するワイヤ42とに分割されている。
本実施形態によるワイヤ4の接続状態の検査方法では、図2(a)に示す接続例と、図2(b)に示す接続例とのいずれにも対応可能である。
なお、本実施形態において、ワイヤ41と、ワイヤ42とは、検査対象端子3と電極パッド5とを結線するワイヤを単に示す場合、又は特に区別しない場合には、ワイヤ4として説明する。
なお、本実施形態において、ワイヤ41と、ワイヤ42とは、検査対象端子3と電極パッド5とを結線するワイヤを単に示す場合、又は特に区別しない場合には、ワイヤ4として説明する。
図1の説明に戻り、検査装置1は、半導体装置2を検査する検査工程において、上述したワイヤ4の接続状態(結線状態)を検査する。また、検査装置1は、印加部11と、計測部12と、記憶部13と、制御部14とを備えている。
印加部11は、半導体装置2の各種検査を行う際に、各種検査に応じた電圧、又は電流などを半導体装置2の各種端子に印加する。印加部11は、例えば、上述したワイヤ4の接続状態を検査する場合に、ワイヤ4により半導体チップ6の電極パッド5と結線された検査対象端子3に、ワイヤ4に振動を発生させるように高周波信号を印加する。印加部11は、例えば、接続状態の検査において、ワイヤ4を含む半導体チップ6がモールドされた状態で、ワイヤ4に振動を発生させるように高周波信号を印加する。
ここで、高周波信号は、単位時間当たりの電流変化(ΔI/ΔT)が所定の値(例えば、1A(アンペア)/μS(マイクロ秒)以上)で、且つ、ワイヤ4が電流により切断されないように、周波数を高くした高周波信号である。すなわち、印加部11は、検査対象端子3の耐電圧以下で、単位時間当たりの電流変化が所定の電流値になるように周波数を設定した高周波信号を印加する。高周波信号の周波数は、例えば、半導体装置2の通常の動作周波数(定格周波数)の100倍以上の周波数である。
また、ワイヤ4は、上述のような高周波信号を印加すると、電磁気力(例えば、ワイヤ4に流れる電流によるローレンツ力)によって物理的に移動し振動する。すなわち、印加部11は、電磁気力(ローレンツ力)によりワイヤ4に働く斥力又は引力によって、ワイヤ4に振動を発生させるように高周波信号を印加する。
計測部12は、各種検査に応じて、各種電気特性(例えば、電圧、電流、容量値、抵抗値など)を計測する。計測部12は、例えば、ワイヤ4の接続状態を検査する場合に、印加部11によって高周波信号を検査対象端子3に印加した状態において、電圧、電流などの電気特性を計測する。
例えば、図3は、本実施形態における高周波信号を印加した状態における検査の等価回路の一例を示す図である。図3に示すように、MOSトランジスタ61は、ゲート端子−ソース端子間、又はゲート端子−ドレイン端子間の静電容量によりコンデンサと等価である。印加部11によって印加された高周波信号は、信号線L1及びワイヤ4を介して、コンデンサを通過し、信号線L2を介して戻ってくる信号の電気特性を計測する。例えば、計測部12は、高周波信号を印加した状態で、コンデンサを通過した交流電流と、信号線L1と信号線L2との間の交流電圧とを測定する。
再び図1の説明に戻り、記憶部13は、検査装置1が利用する各種データを記憶する。記憶部13は、例えば、上述した高周波信号の情報も含めた半導体装置2を検査する検査プログラムや検査結果(判定結果)などを記憶する。
制御部14は、例えば、CPU(Central Processing Unit)などを含むプロセッサであり、検査装置1を統括的に制御する。制御部14は、各種検査の際に、記憶部13が記憶する検査プログラムに基づいて、印加部11を制御し、計測部12が計測した電気特性(例えば、電圧値、電流値など)に基づいて、各種検査の判定を行う。制御部14は、例えば、印加制御部141と、検査判定部142とを備えている。
印加制御部141は、印加部11を制御し、各種検査に応じた電圧、又は電流などを半導体装置2の各種端子に印加させる。印加制御部141は、例えば、ワイヤ4の接続状態を検査する場合に、印加部11から上述した高周波信号を検査対象端子3に印加させる。
検査判定部142(検査部の一例)は、計測部12が計測した各種電気特性に基づいて、各種検査の判定を行う。検査判定部142は、例えば、ワイヤ4の接続状態を検査する場合に、印加部11によって、高周波信号を検査対象端子3に印加した状態で、検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。検査判定部142は、例えば、図4に示すように、高周波信号を検査対象端子3に印加した状態の電気特性が、予め定められた所定の範囲内になるか否かに応じて、ワイヤ4の接続状態を検査する。
図4は、本実施形態における検査判定基準の一例を示す図である。
図4に示す一例において、横軸は時間を示し、縦軸は高周波信号を検査対象端子3に印加した状態での電気特性の計測波形(計測値)を示している。この図において、波形W1は、高周波信号を検査対象端子3に印加した状態での電気特性の計測波形を示している。また、波形W1は、当該電気特性の上限値(MAX値)の波形を示し、波形W2は、当該電気特性の下限値(MIN値)の波形を示している。
図4に示す一例において、横軸は時間を示し、縦軸は高周波信号を検査対象端子3に印加した状態での電気特性の計測波形(計測値)を示している。この図において、波形W1は、高周波信号を検査対象端子3に印加した状態での電気特性の計測波形を示している。また、波形W1は、当該電気特性の上限値(MAX値)の波形を示し、波形W2は、当該電気特性の下限値(MIN値)の波形を示している。
検査判定部142は、例えば、電気特性の計測波形W1が、波形W2と波形W3との間に有る場合に、ワイヤ4の接続状態が正常である(問題ない)と判定する。また、検査判定部142は、例えば、電気特性の計測波形W1が、波形W2と波形W3との間の範囲から外れる場合(波形W2より大きい、又は波形W3よりも小さい場合)に、ワイヤ4の接続状態が異常(接続不良)であると判定する。
次に、図面を参照して、本実施形態による検査装置1の動作について説明する。
図5は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図5は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図5に示すように、検査装置1は、まず、高周波信号を検査対象端子3に印加する(ステップS101)。制御部14の印加制御部141は、印加部11からワイヤ4に振動を発生させるように高周波信号を検査対象端子3に印加させる。これにより、ワイヤ4が高周波信号により振動し、ワイヤ4の接続状態に問題がある場合には、電気特性に変化が生じる。
次に、検査装置1は、高周波信号を印加中に、電気特性を計測する(ステップS102)。計測部12は、高周波信号を印加中に、例えば、検査対象端子3に関連する電気特性(例えば、電圧波形、電流波形など)を計測する。
次に、検査装置1は、電気特性が所定の範囲内である否かを判定する(ステップS103)。制御部14の検査判定部142は、例えば、図4に示すように、計測部12が計測した電気特性(波形W1)が、波形W2と波形W3との間の範囲内であるか否かを判定する。検査判定部142は、電気特性が所定の範囲内である(波形W2と波形W3との間)である場合(ステップS103:YES)に、処理をステップS104に進める。また、検査判定部142は、電気特性が所定の範囲外である(波形W2より大きい、又は波形W3より小さい)である場合(ステップS103:NO)に、処理をステップS105に進める。
ステップS104において、検査判定部142は、ワイヤ4の接続が正常であると判定する。ステップS104の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
また、ステップS105において、検査判定部142は、ワイヤ4の接続不良(接続が異常)であると判定する。ステップS105の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
なお、上述した図5に示す処理において、ステップS101が、印加ステップに対応し、ステップS103からステップS105が、検査ステップに対応する。
以上説明したように、本実施形態による半導体装置2の検査方法は、印加ステップと、検査ステップとを含む。印加ステップにおいて、検査装置1が、導電性のワイヤ4(接続部材)により半導体チップ6の電極パッド5と結線された検査対象端子3(検査対象の端子)に、ワイヤ4に振動を発生させるように高周波信号を印加する。検査ステップにおいて、検査装置1が、印加ステップによって、高周波信号を検査対象端子3に印加した状態で検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。
これにより、本実施形態による半導体装置2の検査方法では、印加ステップにおいて、導電性のワイヤ4により半導体チップ6の電極パッド5と結線された検査対象端子3に、ワイヤ4に振動を発生させるように高周波信号を印加する。検査対象端子3に高周波信号を印加すると、ワイヤ4に電磁気力(例えば、ローレンツ力)によって振動が発生して、例えば、接続部材が中途半端に結線されている場合に、検査対象の端子に関連する電気特性に変化が生じる。そのため、本実施形態による半導体装置2の検査方法では、検査対象端子3に関連する電気特性を計測することで、非破壊でワイヤ4(接続部材)の接続状態を検査することができる。
また、本実施形態では、印加ステップにおいて、検査装置1が、ワイヤ4を含む半導体チップ6がモールドされた状態で、ワイヤ4に振動を発生させるように高周波信号を印加する。
これにより、本実施形態による半導体装置2の検査方法では、モールドされた状態でワイヤ4に振動を発生させるように高周波信号を印加するため、例えば、モールド実装されたパッケージ状態の半導体装置2において、非破壊で確実にワイヤ4の接続状態を検査することができる。
これにより、本実施形態による半導体装置2の検査方法では、モールドされた状態でワイヤ4に振動を発生させるように高周波信号を印加するため、例えば、モールド実装されたパッケージ状態の半導体装置2において、非破壊で確実にワイヤ4の接続状態を検査することができる。
また、本実施形態では、印加ステップにおいて、検査装置1は、検査対象端子3の耐電圧以下で、単位時間当たりの電流変化が所定の電流値になるように周波数を設定した高周波信号を印加する。
これにより、本実施形態による半導体装置2の検査方法では、高周波信号によって、半導体チップ6内に影響を与えずに、ワイヤ4を振動させることができる。
これにより、本実施形態による半導体装置2の検査方法では、高周波信号によって、半導体チップ6内に影響を与えずに、ワイヤ4を振動させることができる。
また、本実施形態では、導電性の接続部材は、ワイヤ4である。
これにより、本実施形態による半導体装置2の検査方法は、非破壊で導電性の接続部材としてのワイヤ4の接続状態を検査することができる。
これにより、本実施形態による半導体装置2の検査方法は、非破壊で導電性の接続部材としてのワイヤ4の接続状態を検査することができる。
また、本実施形態による検査装置1は、印加部11と、検査判定部142(検査部)とを備える。印加部11は、導電性のワイヤ4(接続部材)により半導体チップ6の電極パッド5と結線された検査対象端子3に、ワイヤ4に振動を発生させるように高周波信号を印加する。検査判定部142は、印加部11によって、高周波信号を検査対象端子3に印加した状態で検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。
これにより、本実施形態による検査装置1は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
これにより、本実施形態による検査装置1は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
また、本実施形態による半導体装置2の製造方法は、半導体装置2を検査する検査工程を含む半導体装置2の製造方法であって、検査工程には、上述した印加ステップと、検査ステップとを含む。
これにより、本実施形態による半導体装置2の製造方法は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
これにより、本実施形態による半導体装置2の製造方法は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
[第2の実施形態]
次に、図面を参照して、第2の実施形態による半導体装置2の検査方法、及び検査装置1について、説明する。
なお、本実施形態において、検査装置1及び半導体装置2の基本的な構成は、図1に示す第1の実施形態と同様であるため、ここではその説明を省略する。本実施形態では、検査判定部142が、高周波信号を検査対象端子3に印加した後の電気特性に基づいて、ワイヤ4の接続状態を検査する点が、第1の実施形態と異なる。
次に、図面を参照して、第2の実施形態による半導体装置2の検査方法、及び検査装置1について、説明する。
なお、本実施形態において、検査装置1及び半導体装置2の基本的な構成は、図1に示す第1の実施形態と同様であるため、ここではその説明を省略する。本実施形態では、検査判定部142が、高周波信号を検査対象端子3に印加した後の電気特性に基づいて、ワイヤ4の接続状態を検査する点が、第1の実施形態と異なる。
本実施形態における計測部12は、例えば、ワイヤ4の接続状態を検査する場合に、印加部11によって高周波信号を検査対象端子3に印加した後の電気特性を計測する。ここで、電気特性は、検査対象端子3に関連する特性であれば何でもよく、例えば、MOSトランジスタ61の動作特性、DC(直流)特性、及びAC(交流)特性などが含まれる。
また、本実施形態における検査判定部142は、例えば、ワイヤ4の接続状態を検査する場合に、印加部11によって、高周波信号を検査対象端子3に印加した後の検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。すなわち、検査判定部142は、高周波信号を検査対象端子3に所定の期間印加した後に、計測部12が兼職した、MOSトランジスタ61の動作特性、DC(直流)特性、及びAC(交流)特性などの電気特性が、予め定められた所定の範囲内になるか否かにワイヤ4の接続状態を検査する。検査判定部142は、電気特性が所定の範囲内である場合に、ワイヤ4の接続状態が正常であると判定する。また、検査判定部142は、電気特性が所定の範囲外である場合に、ワイヤ4の接続状態が異常(接続不良)であると判定する。
次に、図6を参照して、本実施形態による検査装置1の動作について説明する。
図6は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図6は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図6に示すように、検査装置1は、まず、高周波信号を検査対象端子3に印加する(ステップS201)。制御部14の印加制御部141は、印加部11からワイヤ4に振動を発生させるように高周波信号を検査対象端子3に印加させる。これにより、ワイヤ4が高周波信号により振動し、ワイヤ4の接続状態に問題がある場合には、電気特性に変化が生じる。
次に、検査装置1は、高周波信号を印加後に、電気特性を計測する(ステップS202)。制御部14の印加制御部141は、印加部11を制御し、検査対象端子3に関連する各種検査に応じた電圧、又は電流などを半導体装置2の各種端子に印加させる。そして、計測部12は、検査対象端子3に関連する各種検査に応じて、各種電気特性(例えば、電圧、電流、容量値、抵抗値など)を計測する。
次に、検査装置1は、電気特性が所定の範囲内である否かを判定する(ステップS203)。制御部14の検査判定部142は、計測部12が計測した電気特性が、所定の範囲内であるか否かを判定する。検査判定部142は、電気特性が所定の範囲内である場合(ステップS203:YES)に、処理をステップS204に進める。また、検査判定部142は、電気特性が所定の範囲外である場合(ステップS203:NO)に、処理をステップS205に進める。
ステップS204において、検査判定部142は、ワイヤ4の接続が正常であると判定する。ステップS204の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
また、ステップS205において、検査判定部142は、ワイヤ4の接続不良(接続が異常)であると判定する。ステップS205の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
なお、上述した図6に示す処理において、ステップS201が、印加ステップに対応し、ステップS203からステップS205が、検査ステップに対応する。
以上説明したように、本実施形態による半導体装置2の検査方法は、印加ステップと、検査ステップとを含む。印加ステップにおいて、検査装置1が、導電性のワイヤ4(接続部材)により半導体チップ6の電極パッド5と結線された検査対象端子3(検査対象の端子)に、ワイヤ4に振動を発生させるように高周波信号を印加する。検査ステップにおいて、検査装置1が、印加ステップによって、高周波信号を検査対象端子3に印加した後の検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。
これにより、本実施形態による半導体装置2の検査方法では、上述した第1の実施形態と同様の効果を奏す、非破壊でワイヤ4(接続部材)の接続状態を検査することができる。また、本実施形態による半導体装置2の検査方法では、高周波信号を検査対象端子3に印加した後に電気特性を計測するため、高周波信号の印加中に比べて、半導体装置2の様々な検査項目の電気特性を計測することができ、様々な検査項目により、接続状態をより正確に検査することができる。
また、本実施形態による検査装置1は、印加部11と、検査判定部142(検査部)とを備える。印加部11は、導電性のワイヤ4(接続部材)により半導体チップ6の電極パッド5と結線された検査対象端子3に、ワイヤ4に振動を発生させるように高周波信号を印加する。検査判定部142は、印加部11によって、高周波信号を検査対象端子3に印加した後の検査対象端子3に関連する電気特性に基づいてワイヤ4の接続状態を検査する。
これにより、本実施形態による検査装置1は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
これにより、本実施形態による検査装置1は、上述した半導体装置2の検査方法と同様の効果を奏し、非破壊でワイヤ4の接続状態を検査することができる。
[第3の実施形態]
次に、図面を参照して、第3の実施形態による半導体装置2の検査方法、及び検査装置1について、説明する。
なお、本実施形態において、検査装置1及び半導体装置2の基本的な構成は、図1に示す第1の実施形態と同様であるため、ここではその説明を省略する。本実施形態では、検査判定部142が、高周波信号を検査対象端子3に印加した前後の電気特性の比較により、ワイヤ4の接続状態を検査する点が、第1及び第2の実施形態と異なる。
次に、図面を参照して、第3の実施形態による半導体装置2の検査方法、及び検査装置1について、説明する。
なお、本実施形態において、検査装置1及び半導体装置2の基本的な構成は、図1に示す第1の実施形態と同様であるため、ここではその説明を省略する。本実施形態では、検査判定部142が、高周波信号を検査対象端子3に印加した前後の電気特性の比較により、ワイヤ4の接続状態を検査する点が、第1及び第2の実施形態と異なる。
また、本実施形態における検査判定部142は、印加部11による高周波信号の印加の前に、検査対象端子3に関連する電気特性を基準計測値として計測する第1処理を実行する。また、検査判定部142は、印加部11が高周波信号を印加した後に、検査対象端子3に関連する電気特性を基準測定値として計測し、計測した電気特性の計測値が基準計測値から所定の変化量以内であるか否かによって、ワイヤ4の接続状態を検査する第2処理を実行する。所定の変化量は、例えば、基準計測値の測定精度に基づく測定バラツキ分+αである。
ここで、図7は、本実施形態における検査判定基準の一例を示す図である。
図7に示す一例において、横軸は時間を示し、縦軸は高周波信号を検査対象端子3に印加した状態での電気特性の計測波形(計測値)を示している。
この図において、波形W20は、印加部11による高周波信号の印加の前に計測した電気特性の基準測定値の波形を示している。また、波形W21は、波形W20の基準測定値の波形に基づいて設定された上限変化量(MAX値)の波形であり、波形W22は、波形W20の基準測定値の波形に基づいて設定された下限変化量(MIN値)の波形である。また、波形W1aは、高周波信号を検査対象端子3に印加した後の電気特性の計測波形を示している。
図7に示す一例において、横軸は時間を示し、縦軸は高周波信号を検査対象端子3に印加した状態での電気特性の計測波形(計測値)を示している。
この図において、波形W20は、印加部11による高周波信号の印加の前に計測した電気特性の基準測定値の波形を示している。また、波形W21は、波形W20の基準測定値の波形に基づいて設定された上限変化量(MAX値)の波形であり、波形W22は、波形W20の基準測定値の波形に基づいて設定された下限変化量(MIN値)の波形である。また、波形W1aは、高周波信号を検査対象端子3に印加した後の電気特性の計測波形を示している。
検査判定部142は、例えば、電気特性の計測波形W1aが、波形W21と波形W22との間に有る場合に、ワイヤ4の接続状態が正常である(問題ない)と判定する。また、検査判定部142は、例えば、電気特性の計測波形W1aが、波形W21と波形W22との間の範囲から外れる場合(波形W21より大きい、又は波形W22よりも小さい場合)に、ワイヤ4の接続状態が異常(接続不良)であると判定する。
次に、図8を参照して、本実施形態による検査装置1の動作について説明する。
図8は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図8は、ワイヤ4の接続状態の検査をする際の検査装置1の動作の一例を示している。
図8に示すように、検査装置1は、まず、検査対象端子3に関連する電気特性を基準計測値として計測する(ステップS301)。制御部14の印加制御部141は、印加部11を制御し、検査対象端子3に関連する各種検査に応じた電圧、又は電流などを半導体装置2の各種端子に印加させる。そして、計測部12は、検査対象端子3に関連する各種検査に応じて、各種電気特性(例えば、電圧、電流、容量値、抵抗値など)を基準計測値として計測する。
次に、検査装置1は、高周波信号を検査対象端子3に印加する(ステップS302)。印加制御部141は、印加部11からワイヤ4に振動を発生させるように高周波信号を検査対象端子3に印加させる。これにより、ワイヤ4が高周波信号により振動し、ワイヤ4の接続状態に問題がある場合には、電気特性に変化が生じる。
次に、検査装置1は、高周波信号を印加後に、電気特性を計測する(ステップS303)。制御部14の印加制御部141は、印加部11を制御し、検査対象端子3に関連する各種検査に応じた電圧、又は電流などを半導体装置2の各種端子に印加させる。そして、計測部12は、検査対象端子3に関連する各種検査に応じて、各種電気特性(例えば、電圧、電流、容量値、抵抗値など)を計測する。ここでは、検査装置1は、ステップS301で計測した電気特性と同一の電気特性を計測する。
次に、検査装置1は、電気特性が基準計測値から所定の変化量以内である否かを判定する(ステップS304)。検査判定部142は、例えば、図7に示すように、計測部12が計測した電気特性(波形W1a)が、波形W20の基準計測値を基に設定された所定の変化量の範囲内(波形W21と波形W22との間の範囲内)であるか否かを判定する。検査判定部142は、電気特性が基準計測値から所定の変化量以内である場合(ステップS304:YES)に、処理をステップS305に進める。また、検査判定部142は、電気特性が基準計測値から所定の変化量の外である場合(ステップS304:NO)に、処理をステップS306に進める。
ステップS305において、検査判定部142は、ワイヤ4の接続が正常であると判定する。ステップS305の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
また、ステップS306において、検査判定部142は、ワイヤ4の接続不良(接続が異常)であると判定する。ステップS306の処理後に、検査装置1は、ワイヤ4の接続状態の検査処理を終了する。
なお、上述した図8に示す処理において、ステップS302が、印加ステップに対応し、ステップS301(第1ステップ)、及びステップS304からステップS306(第2ステップ)が、検査ステップに対応する。
以上説明したように、本実施形態による半導体装置2の検査方法では、検査ステップには、第1ステップと、第2ステップとが含まれる。第1ステップにおいて、検査装置1は、印加ステップの前に、検査対象端子3に関連する電気特性を基準計測値として計測する。第2ステップにおいて、検査装置1は、印加ステップの後に、検査対象端子3に関連する電気特性を計測し、計測した電気特性の計測値が基準計測値から所定の変化量以内であるか否かによって、ワイヤ4の接続状態を検査する。
これにより、本実施形態による半導体装置2の検査方法は、高周波信号を印加する印加ステップの前に計測した電気特性を基準計測値として、ワイヤ4の接続状態を検査するため、半導体装置2の電気特性のバラツキを除外して、正確にワイヤ4の接続状態を検査することができる。
また、本実施形態による検査装置1では、検査判定部142は、印加部11か高周波信号を印加する前に、検査対象端子3に関連する電気特性を基準計測値として計測する第1処理と、印加部11が高周波信号を印加した後に、検査対象端子3に関連する電気特性を計測し、計測した電気特性の計測値が基準計測値から所定の変化量以内であるか否かによって、ワイヤ4の接続状態を検査する第2処理と、を実行する。
これにより、本実施形態による検査装置1では、上述した本実施形態による半導体装置2の検査方法と同様の効果を奏し、半導体装置2の電気特性のバラツキを除外して、正確にワイヤ4の接続状態を検査することができる。
これにより、本実施形態による検査装置1では、上述した本実施形態による半導体装置2の検査方法と同様の効果を奏し、半導体装置2の電気特性のバラツキを除外して、正確にワイヤ4の接続状態を検査することができる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、検査対象端子3と電極パッド5との間は、1本のワイヤ4により結線される例を説明したが、これに限定されるものではなく、図9に示すように、複数のワイヤ4により並列に結線されるようにしてもよい。
例えば、上記の各実施形態において、検査対象端子3と電極パッド5との間は、1本のワイヤ4により結線される例を説明したが、これに限定されるものではなく、図9に示すように、複数のワイヤ4により並列に結線されるようにしてもよい。
すなわち、電極パッド5と検査対象端子3とが複数のワイヤ4により並列に結線されており、検査ステップにおいて、検査判定部142は、並列に結線され複数のワイヤ4の接続状態を一括で検査するようにしてもよい。図9に示す例では、ワイヤ4が、ワイヤ43、ワイヤ44、及びワイヤ45が、並列に接続されている。このような構成では、複数のワイヤ4のうちの1本において、接続不良が発生している場合に、DC特性では、接続不良を検出できないが、検査装置1のように、高周波信号を印加しながら電気特性をけいそくすることで、接続不良を検出することができる。
また、上記の各実施形態において、導電性の接続部材の一例として、ワイヤ4を用いる例を説明したが、これに限定されるものではなく、例えば、バンプ及びインナーリードや、接続子、接続リボンなどによる接続であってもよい。
また、上記の各実施形態において、半導体装置2は、MOSトランジスタ61を含む例を説明したが、これに限定されるものではなく、例えば、IGBT(絶縁ゲート型バイパーラトランジスタ)などの他の半導体素子を含むものであってもよい。また、半導体装置2は、複数の半導体素子(例えば、MOSトランジスタ61)を含むようにしてもよい。
また、上記の各実施形態において、各実施形態を単独で行う実施形態を説明したが、これに限定されるものではなく、各実施形態の一部又は全部を組み合わせて実施するようにしてもよい。
また、上記の各実施形態において、MOSトランジスタ61のゲート端子を検査対象端子3として、ゲート端子に接続されるワイヤ4を検査する例を説明したが、ワイヤを振動させる高周波信号を印加可能な端子に接続されたワイヤであれば、他の端子を検査対象端子3としてもよい。
また、上記の各実施形態において、MOSトランジスタ61のゲート端子を検査対象端子3として、ゲート端子に接続されるワイヤ4を検査する例を説明したが、ワイヤを振動させる高周波信号を印加可能な端子に接続されたワイヤであれば、他の端子を検査対象端子3としてもよい。
また、上記の各実施形態において、検査装置1は、1台の装置により構成される例を説明したが、これに限定されるものではなく、複数の装置により構成されるようにしてもよい。
また、上記の各実施形態において、検査判定部142は、所定の範囲(又は所定の変化量)を上限値と下限値とにより、計測した電気特性を判定する例を説明したが、上限値と下限値とのいずれか一方により判定するようにしてもよい。また、検査判定部142は、図4及び図7において、電気特性の波形により判定する例を説明したが、これに限定されるものではなく、1点の計測値などにより判定してもよい。また、電気特性は、計測部12が計測した計測値そのものであってもよいし、計測値に基づいて算出された電気特性値であってもよい。
なお、上述の検査装置1は内部に、コンピュータシステムを有している。そして、上述した検査装置1の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
また、上述した検査装置1が備える機能の一部又は全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
1 検査装置
2 半導体装置
3 検査対象端子
4、41、42、43、44、45 ワイヤ
5 電極パッド
6 半導体チップ
11 印加部
12 計測部
13 記憶部
14 制御部
31 中間パッド
61 MOSトランジスタ
141 印加制御部
142 検査判定部
2 半導体装置
3 検査対象端子
4、41、42、43、44、45 ワイヤ
5 電極パッド
6 半導体チップ
11 印加部
12 計測部
13 記憶部
14 制御部
31 中間パッド
61 MOSトランジスタ
141 印加制御部
142 検査判定部
Claims (7)
- 導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、前記接続部材に振動を発生させるように高周波信号を印加する印加ステップと、
前記印加ステップによって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記接続部材の接続状態を検査する検査ステップと
を含むことを特徴とする半導体装置の検査方法。 - 前記印加ステップにおいて、前記接続部材を含む前記半導体チップがモールドされた状態で、前記接続部材に振動を発生させるように前記高周波信号を印加する
ことを特徴とする請求項1に記載の半導体装置の検査方法。 - 前記検査ステップには、
前記印加ステップの前に、前記検査対象の端子に関連する電気特性を基準計測値として計測する第1ステップと、
前記印加ステップの後に、前記検査対象の端子に関連する電気特性を計測し、計測した電気特性の計測値が前記基準計測値から所定の変化量以内であるか否かによって、前記接続部材の接続状態を検査する第2ステップと、
が含まれることを特徴とする請求項1又は請求項2に記載の半導体装置の検査方法。 - 前記印加ステップにおいて、前記検査対象の端子の耐電圧以下で、単位時間当たりの電流変化が所定の電流値になるように周波数を設定した前記高周波信号を印加する
ことを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置の検査方法。 - 前記電極パッドと前記検査対象の端子とが複数の前記接続部材により並列に結線されており、
前記検査ステップにおいて、並列に結線され複数の前記接続部材の接続状態を一括で検査する
ことを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置の検査方法。 - 前記接続部材は、ワイヤであり、
前記印加ステップにおいて、前記検査対象の端子に、前記ワイヤに振動を発生させるように前記高周波信号を印加し、
前記検査ステップにおいて、前記印加ステップによって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記ワイヤの接続状態を検査する
ことを特徴とする請求項1から請求項5のいずれか一項に記載の半導体装置の検査方法。 - 導電性の接続部材により半導体チップの電極パッドと結線された検査対象の端子に、前記接続部材に振動を発生させるように高周波信号を印加する印加部と、
前記印加部によって、前記高周波信号を前記検査対象の端子に印加した状態又は印加した後の前記検査対象の端子に関連する電気特性に基づいて前記接続部材の接続状態を検査する検査部と
を備えることを特徴とする検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017234416A JP2019100951A (ja) | 2017-12-06 | 2017-12-06 | 半導体装置の検査方法、及び検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017234416A JP2019100951A (ja) | 2017-12-06 | 2017-12-06 | 半導体装置の検査方法、及び検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019100951A true JP2019100951A (ja) | 2019-06-24 |
Family
ID=66973462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017234416A Pending JP2019100951A (ja) | 2017-12-06 | 2017-12-06 | 半導体装置の検査方法、及び検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019100951A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020184644A1 (ja) * | 2019-03-13 | 2020-09-17 | 株式会社新川 | ワイヤ不着検査システム及びワイヤ不着検出装置並びにワイヤ不着検出方法 |
-
2017
- 2017-12-06 JP JP2017234416A patent/JP2019100951A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020184644A1 (ja) * | 2019-03-13 | 2020-09-17 | 株式会社新川 | ワイヤ不着検査システム及びワイヤ不着検出装置並びにワイヤ不着検出方法 |
JPWO2020184644A1 (ja) * | 2019-03-13 | 2021-06-03 | 株式会社新川 | ワイヤ不着検査システム及びワイヤ不着検出装置並びにワイヤ不着検出方法 |
JP7019231B2 (ja) | 2019-03-13 | 2022-02-15 | 株式会社新川 | ワイヤ不着検査システム及びワイヤ不着検出装置並びにワイヤ不着検出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
TWI264074B (en) | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate | |
JP2006292637A (ja) | 半導体集積回路、システムインパッケージ型半導体装置及び半導体集積回路間の接続状態の検査方法 | |
JP2008277417A (ja) | 半導体装置及びその試験方法 | |
JP6135690B2 (ja) | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 | |
JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
KR100576492B1 (ko) | 패키지 레벨에서 반도체 소자의 내부 dc 바이어스 측정장치 | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
JP5358125B2 (ja) | 半導体装置及び半導体チップのクラック検出方法 | |
JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
JP2020027922A (ja) | 半導体検査装置および半導体装置の製造方法 | |
TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP7392533B2 (ja) | 検査システム | |
TWI834684B (zh) | 用於在積體電路中接合導線測試之方法及設備 | |
JP2007085735A (ja) | 半導体装置の検査方法 | |
JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
JP2017015519A (ja) | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 | |
KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
JP2007147330A (ja) | 半導体チップおよびその試験方法 | |
JP2013024729A (ja) | 半導体試験装置における電気長測定方法 | |
JP2004233171A (ja) | 半導体装置の組立不良解析装置およびその不良解析方法 |