JP2007147330A - 半導体チップおよびその試験方法 - Google Patents
半導体チップおよびその試験方法 Download PDFInfo
- Publication number
- JP2007147330A JP2007147330A JP2005339045A JP2005339045A JP2007147330A JP 2007147330 A JP2007147330 A JP 2007147330A JP 2005339045 A JP2005339045 A JP 2005339045A JP 2005339045 A JP2005339045 A JP 2005339045A JP 2007147330 A JP2007147330 A JP 2007147330A
- Authority
- JP
- Japan
- Prior art keywords
- input
- semiconductor chip
- pad
- test
- output pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】破損箇所を簡単に特定することを可能とする半導体チップおよびその試験方法を提供する。
【解決手段】入出力パッドP0〜P10のそれぞれにアノードを接続するようにダイオード13を設ける。各ダイオード13のカソードに共通に接続し、また、半導体チップ3の周縁に沿って入出力パッドP0〜P10を囲むように破損検出用配線12を設ける。そして、破損検出用配線12の一端に、テスト用パッドP13を設ける。テスト用パッドP13に接地電圧を印加した状態で、各入出力パッドP0〜P10に対して正の定電流を印加して電圧測定を行うことにより、半導体チップ3の破損の検出および破損箇所の特定を行うことができる。また、ダイオード13のアノードとカソードとを逆にして接続することも可能である。
【選択図】図3
【解決手段】入出力パッドP0〜P10のそれぞれにアノードを接続するようにダイオード13を設ける。各ダイオード13のカソードに共通に接続し、また、半導体チップ3の周縁に沿って入出力パッドP0〜P10を囲むように破損検出用配線12を設ける。そして、破損検出用配線12の一端に、テスト用パッドP13を設ける。テスト用パッドP13に接地電圧を印加した状態で、各入出力パッドP0〜P10に対して正の定電流を印加して電圧測定を行うことにより、半導体チップ3の破損の検出および破損箇所の特定を行うことができる。また、ダイオード13のアノードとカソードとを逆にして接続することも可能である。
【選択図】図3
Description
本発明は、半導体チップおよびその試験方法に関し、特に、破損を電気的に検出することができる半導体チップおよびその試験方法に関する。
半導体チップは、メモリ、ロジック、イメージセンサなどの集積回路がプロセス形成されたシリコンウェーハがダイシングによって個片化されたものであり、通常、プラスチックやセラミックなどで封止され、パッケージ化される。
この半導体チップは、ダイシングの際に一部が欠けること(チップ欠け)や、パッケージ化の際に亀裂が入ること(チップ割れ)など、破損が生じることがある。しかしながら、このようなチップ破損は、量産テスト時のファンクションテストでしか検出することができず、また、機能上問題のない軽度の破損に関しては、検出できない可能性がある。そこで、ファンクションテストには依らずに、簡単に破損を検出することができるように半導体チップを構成する技術がいくつか知られている(例えば、特許文献1〜3参照)。
特許文献1の技術は、チップ周縁上に配線を設け、配線の一端にテスト用パッドを接続するとともに、配線の他端にテスト用トランジスタを接続し、テスト用パッドに電圧を印加し、テスト用トランジスタに流れる電流を測定することによって、破損の有無を検出する。特許文献2の技術は、チップコーナー部に設けられた入出力パッドに接続される信号ラインをチップ周縁に沿って引き回し、入出力パッドの電気的特性を測定することによって、破損の有無を検出する。特許文献3の技術は、特許文献2の技術とほぼ同様であり、チップコーナー部にテスト用パッドを設け、テスト用パッドから内部回路または電源に接続される配線をチップコーナー部に引き出している。
特開平5−95039号公報
特開平11−204596号公報
特開2000−31221号公報
しかしながら、特許文献1の技術では、チップ周縁部を含む破損の有無を確実に検出することができるが、その破損箇所を特定することができない。また、特許文献2および特許文献3の技術では、チップコーナー部での破損の有無しか検出することができず、その他の部分での破損の有無を検出することができない。従って、従来の技術では、半導体チップの破損箇所を簡単に検出することができず、破損箇所を特定するためにはパッケージの開封を行い、半導体チップの表面を顕微鏡等で直接観察する必要がある。
本発明は、上記課題を鑑みてなされたものであって、破損箇所を簡単に特定することができる半導体チップおよびその試験方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体チップは、内部回路に信号を入出力する複数の入出力パッドを備えた半導体チップにおいて、前記各入出力パッドに対して設けられ、一方の端子が前記入出力パッドに接続された複数のダイオードと、前記複数のダイオードの他方の端子に共通に接続され、半導体チップの周縁に沿って前記各入出力パッドを囲むように設けられた配線と、前記配線に接続されたテスト用パッドと、を備えることを特徴とする。
また、本発明の半導体チップの試験方法は、前記一方の端子をアノード、前記他方の端子をカソードとしてなる前記半導体チップの試験方法において、前記テスト用パッドに接地電圧を印加した状態で、前記各入出力パッドに対して正の定電流を印加して電圧測定を行うことにより、半導体チップの破損箇所の特定を行うことを特徴とする。
また、本発明の半導体チップの試験方法は、前記一方の端子をカソード、前記他方の端子をアノードとしてなる前記半導体チップの試験方法において、前記テスト用パッドに接地電圧を印加した状態で、前記各入出力パッドに対して負の定電流を印加して電圧測定を行うことにより、半導体チップの破損箇所の特定を行うことを特徴とする。
本発明の半導体チップは、各入出力パッドに対して設けられ、一方の端子が入出力パッドに接続された複数のダイオードと、これらの複数のダイオードの他方の端子に共通に接続され、半導体チップの周縁に沿って各入出力パッドを囲むように設けられた配線と、この配線に接続されたテスト用パッドとを備えるので、各入出力パッドに対して電気的な測定(電流印加電圧測定)を行うだけで、半導体チップの破損箇所を簡単に特定することができる。
図1において、ユニット2は、後述する半導体チップ3に形成された電極パッド4と、リード端子5との間が、金などのワイヤ6によってボンディング接続され、リード端子5の先端部以外の部分が封止樹脂7によって封止されてなる。封止樹脂7は、不透明プラスチックであり、リード端子5は、先端部がL字状に曲げられている。ユニット2は、SOP(Small Outline Package)と称される表面実装型パッケージである。
半導体チップ3は、メモリ、ロジック、イメージセンサなどの集積回路(IC)がプロセス形成されたシリコンウェーハがダイシング装置によって矩形状に切り出されたものである。図2のブロック図および図3のレイアウト図において、半導体チップ3は、電極パッド4と、入力保護回路10と、内部回路11と、破損検出用配線12によって連結されたダイオード13とを含む。
電極パッド4は、信号を内部回路11に入出力するための入出力パッドP0〜P10と、内部回路11および入力保護回路10に電源電圧を供給するためのVDDパッドP11と、内部回路11および入力保護回路10に接地電圧を供給するためのGNDパッドP12と、ダイオード13に電圧を供給するためのテスト用パッドP13とからなる。
入力保護回路10は、入出力パッドP0〜P10からの静電気などの入力による内部回路11の破壊を防止するためのものであり、入出力パッドP0〜P10と内部回路11との間にそれぞれ配置されている。入力保護回路10は、保護ダイオード14,15からなる。保護ダイオード14は、アノード側がノードN1に接続され、カソード側がノードN2に接続されている。保護ダイオード15は、カソード側がノードN1に接続され、アノード側がノードN3に接続されている。ノードN1は、入出力パッドP0〜P10と内部回路11との間に配置されている。ノードN2は、VDDパッドP11に共通に接続されている。ノードN3は、GNDパッドP12に共通に接続されている。
半導体チップ3の通常動作時には、ノードN2に、VDDパッドP11から正の電源電圧VDD(例えば、3V)が供給され、ノードN3に、GNDパッドP12から接地電圧(0V)が供給される。保護ダイオード14は、所定のオン電圧V1を有し、入出力パッドP0〜P10に“VDD+V1”より高い電圧が印加された場合に導通する。これにより、ノードN1からノードN2に向かう方向(順方向)に電流が流れ、内部回路11に過大な正電圧が印加されることを防止する。同様に、保護ダイオード15は、所定のオン電圧V2を有し、入出力パッドP0〜P10に“−V2”より低い電圧が印加された場合に導通する。これにより、ノードN3からノードN1に向かう方向(順方向)に電流が流れ、内部回路11に過大な負電圧が印加されることを防止する。
ダイオード13は、保護ダイオード14,15と同様な素子であり、各入出力パッドP0〜P10にそれぞれ設けられている。ダイオード13のアノード側は、入出力パッドP0〜P10に接続され、カソード側は、破損検出用配線12に共通に接続され、破損検出用配線12は、テスト用パッドP13に接続されている。破損検出用配線12は、図3に示すように、半導体チップ3の周縁に沿って入出力パッドP0〜P10の外側を囲むように引き回されている。なお、半導体チップ3の通常動作時には、テスト用パッドP13に、VDDパッドP11と同一の電源電圧を印加し、ダイオード13を、過大な正電圧に対する入力保護回路として機能させる。
次に、以上のように構成されたユニット2のコンタクト試験および破損検出試験方法について説明する。これらの試験は、所定の電圧を発生する電源ユニットと、定電流源および電圧計からなるISVM(電流印加電圧測定)ユニットとを含む、不図示のICテスタ(半導体試験装置)によって行われる。
コンタクト試験は、入出力パッドP0〜P10とリード端子5とのコンタクト状態(接触/非接触)を判定することを目的とし、ワイヤ6の破断などを検出する。表1に、ICテスタによるコンタクト試験1の測定条件および測定結果を示す。
コンタクト試験1において、ICテスタは、リード端子5を介し、電源ユニットによってVDDパッドP11を接地電圧“0V”に設定し、GNDパッドP12およびテスト用パッドP13をオープン(非接続)とした状態で、入出力パッドP0〜P10にISVMユニットを順次に接続して電圧値を測定する。このとき、ISVMユニットは、正の定電流If(+10μAとする)を印加する。つまり、10μAの定電流を、ICテスタ側から各入出力パッドP0〜P10に流し込む。
コンタクト不良がない場合には、入力保護回路10の保護ダイオード14が導通し、順方向に電流が流れる。これにより、各入出力パッドP0〜P10の電圧は、接地電圧“0V”から保護ダイオード14のオン電圧(1Vとする)の分だけ上昇し、対応するリード端子5から“1V”が測定される。表1は、コンタクト不良がない場合の測定値を示している。一方、コンタクト不良が存在する場合には、不良が存在するリード端子5からの電流経路は存在しなくなるので、該リード端子5の電圧は、測定不能(正側のレンジオーバー)となる。
表2は、上記とは別のコンタクト試験2の測定条件および測定結果を示す。コンタクト試験2において、ICテスタは、リード端子5を介し、電源ユニットによってGNDパッドP12を接地電圧“0V”に設定し、VDDパッドP11およびテスト用パッドP13をオープンとした状態で、入出力パッドP0〜P10にISVMユニットを順次に接続して電圧値を測定する。このとき、ISVMユニットは、負の定電流If(−10μAとする)を印加する。つまり、10μAの定電流を、各入出力パッドP0〜P10からICテスタ側に引き出す。
コンタクト不良がない場合には、入力保護回路10の保護ダイオード15が導通し、順方向に電流が流れる。これにより、各入出力パッドP0〜P10の電圧は、接地電圧“0V”から保護ダイオード15のオン電圧(1Vとする)の分だけ降下し、対応するリード端子5から“−1V”が測定される。表2は、コンタクト不良がない場合の測定値を示している。一方、コンタクト不良が存在する場合には、不良が存在するリード端子5からの電流経路は存在しなくなるので、該リード端子5の電圧は、測定不能(負側のレンジオーバー)となる。
次に、破損検出試験は、半導体チップ3の破損(チップ欠けやチップ割れ)を検出することを目的とする。表3に、ICテスタによる破損検出試験1の測定条件および測定結果の一例を示す。破損検出試験1において、ICテスタは、VDDパッドP11およびGNDパッドP12をオープンとし、電源ユニットによってテスト用パッドP13を接地電圧“0V”に設定した状態で、入出力パッドP0〜P10にISVMユニットを順次に接続して電圧値を測定する。このとき、ISVMユニットは、上記コンタクト試験1と同様に、正の定電流If(+10μAとする)を印加する。
表3は、入出力パッドP7と入出力パッドP8との間に破損があり、この間で破損検出用配線12が破断している場合を示している。この場合、入出力パッドP0〜P7に接続されたダイオード13が導通し、順方向に電流が流れるので、入出力パッドP0〜P7の電圧は、接地電圧“0V”からダイオード13のオン電圧(1Vとする)の分だけ上昇し、対応するリード端子5から“1V”が測定される。一方、上記の破断により、入出力パッドP8〜P10に接続されたダイオード13は導通せず、入出力パッドP8〜P10には電流経路は存在しないので、対応するリード端子5の電圧は、測定不能(正側のレンジオーバー、同表中には“N/A”と記載している)となる。
すなわち、半導体チップ3の破損により破損検出用配線12が破断されると、テスト用パッドP13に接続されている破損検出用配線12に接続された入出力パッドから“1V”が測定され、テスト用パッドP13と非接続の破損検出用配線12に接続された入出力パッドは測定不能となる。このように、破損検出試験1により、入出力パッドP8〜P10に対する電圧測定値から簡単に半導体チップ3の破損の有無を検出することができるとともに、簡単に破損箇所を特定することができる。
なお、上記実施形態では、入出力パッドP0〜P10からテスト用パッドP13へ順方向となるようにダイオード13を接続しているが、本発明はこれに限定されず、逆に、テスト用パッドP13から入出力パッドP0〜P10へ順方向となるようにダイオード13を接続してもよい。これを例示する図4のブロック図および図5のレイアウト図において、入出力パッドP0〜P10がカソード側、テスト用パッドP13がアノード側となるように、ダイオード13がそれぞれ接続されている。
表4に、この場合の破損検出試験2の測定条件および測定結果の一例を示す。破損検出試験2において、ICテスタは、VDDパッドP11およびGNDパッドP12をオープンとし、電源ユニットによってテスト用パッドP13を接地電圧“0V”に設定した状態で、入出力パッドP0〜P10にISVMユニットを順次に接続して電圧値を測定する。このとき、ISVMユニットは、上記コンタクト試験2と同様に、負の定電流If(−10μAとする)を印加する。
表4は、入出力パッドP3と入出力パッドP4との間に破損があり、この間で破損検出用配線12が破断している場合を示している。この場合、入出力パッドP0〜P3に接続されたダイオード13が導通し、順方向に電流が流れるので、入出力パッドP0〜P3の電圧は、接地電圧“0V”からダイオード13のオン電圧(1Vとする)の分だけ降下し、対応するリード端子5から“−1V”が測定される。一方、上記の破断により、入出力パッドP4〜P10に接続されたダイオード13は導通せず、入出力パッドP4〜P10には電流経路は存在しないので、対応するリード端子5の電圧は、測定不能(負側のレンジオーバー、同表中には“N/A”と記載している)となる。
また、この場合、半導体チップ3の通常動作時には、テスト用パッドP13にGNDパッドP12と同一の接地電圧が印加され、ダイオード13は、過大な負電圧に対する入力保護回路として機能する。
また、上記実施形態では、入出力パッドの数は、P0〜P10の11個としているが、本発明はこれに限定されず、入出力パッドの数は適宜変更してよい。また、各パッドの配置および順番は、適宜変更してよい。
2 ユニット
3 半導体チップ
4 電極パッド
5 リード端子
6 ワイヤ
7 封止樹脂
10 入力保護回路
11 内部回路
12 破損検出用配線
13 ダイオード
14,15 保護ダイオード
P0〜P10 入出力パッド
P11 VDDパッド
P12 GNDパッド
P13 テスト用パッド
3 半導体チップ
4 電極パッド
5 リード端子
6 ワイヤ
7 封止樹脂
10 入力保護回路
11 内部回路
12 破損検出用配線
13 ダイオード
14,15 保護ダイオード
P0〜P10 入出力パッド
P11 VDDパッド
P12 GNDパッド
P13 テスト用パッド
Claims (3)
- 内部回路に信号を入出力する複数の入出力パッドを備えた半導体チップにおいて、
前記各入出力パッドに対して設けられ、一方の端子が前記入出力パッドに接続された複数のダイオードと、
前記複数のダイオードの他方の端子に共通に接続され、半導体チップの周縁に沿って前記各入出力パッドを囲むように設けられた配線と、
前記配線に接続されたテスト用パッドと、
を備えることを特徴とする半導体チップ。 - 前記一方の端子をアノード、前記他方の端子をカソードとしてなる請求項1記載の半導体チップの試験方法において、
前記テスト用パッドに接地電圧を印加した状態で、前記各入出力パッドに対して正の定電流を印加して電圧測定を行うことにより、半導体チップの破損箇所の特定を行うことを特徴とする半導体チップの試験方法。 - 前記一方の端子をカソード、前記他方の端子をアノードとしてなる請求項1記載の半導体チップの試験方法において、
前記テスト用パッドに接地電圧を印加した状態で、前記各入出力パッドに対して負の定電流を印加して電圧測定を行うことにより、半導体チップの破損箇所の特定を行うことを特徴とする半導体チップの試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005339045A JP2007147330A (ja) | 2005-11-24 | 2005-11-24 | 半導体チップおよびその試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005339045A JP2007147330A (ja) | 2005-11-24 | 2005-11-24 | 半導体チップおよびその試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007147330A true JP2007147330A (ja) | 2007-06-14 |
Family
ID=38208915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005339045A Pending JP2007147330A (ja) | 2005-11-24 | 2005-11-24 | 半導体チップおよびその試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007147330A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101545942B (zh) * | 2008-03-27 | 2013-05-08 | 矽创电子股份有限公司 | 用于测试连接垫的电路 |
JP2020008444A (ja) * | 2018-07-10 | 2020-01-16 | 株式会社東芝 | 配線オープン検出回路 |
-
2005
- 2005-11-24 JP JP2005339045A patent/JP2007147330A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101545942B (zh) * | 2008-03-27 | 2013-05-08 | 矽创电子股份有限公司 | 用于测试连接垫的电路 |
JP2020008444A (ja) * | 2018-07-10 | 2020-01-16 | 株式会社東芝 | 配線オープン検出回路 |
JP7241482B2 (ja) | 2018-07-10 | 2023-03-17 | 株式会社東芝 | 配線オープン検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
US7279921B1 (en) | Apparatus and method for testing power and ground pins on a semiconductor integrated circuit | |
JP2008277417A (ja) | 半導体装置及びその試験方法 | |
JP2018166171A (ja) | 半導体装置の製造方法、半導体装置および半導体装置の検査装置 | |
US10522529B2 (en) | Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus | |
JP2007147330A (ja) | 半導体チップおよびその試験方法 | |
TWI498574B (zh) | 積體電路晶片及其測試方法 | |
JPH0864769A (ja) | 集積回路 | |
JP5203327B2 (ja) | 積層半導体装置及びその接続試験方法 | |
JP4710443B2 (ja) | マルチチップモジュール | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
US5872449A (en) | Semiconductor package qualification chip | |
JP2008218614A (ja) | 半導体装置 | |
TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
JP5187740B2 (ja) | 接続検出回路を備えた半導体装置 | |
JP2007149769A (ja) | 半導体チップおよびその駆動方法 | |
JP5590507B2 (ja) | 半導体集積回路 | |
JP5780498B2 (ja) | Cmos論理icパッケージの検査方法および検査装置 | |
JP2008187024A (ja) | プローブカード及びプローブカードシステム | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JP7392533B2 (ja) | 検査システム | |
JP2006302993A (ja) | プローブカード接続良否判定方法およびその装置 | |
JP2017015519A (ja) | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 | |
JP2010216996A (ja) | 半導体装置および該半導体装置の検査方法 |