TWI498574B - 積體電路晶片及其測試方法 - Google Patents

積體電路晶片及其測試方法 Download PDF

Info

Publication number
TWI498574B
TWI498574B TW100115744A TW100115744A TWI498574B TW I498574 B TWI498574 B TW I498574B TW 100115744 A TW100115744 A TW 100115744A TW 100115744 A TW100115744 A TW 100115744A TW I498574 B TWI498574 B TW I498574B
Authority
TW
Taiwan
Prior art keywords
switch
pad
reference voltage
integrated circuit
circuit chip
Prior art date
Application number
TW100115744A
Other languages
English (en)
Other versions
TW201245736A (en
Inventor
Chih Cheng Ku
Shan Cheng Sun
You Kuo Wu
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW100115744A priority Critical patent/TWI498574B/zh
Priority to US13/279,390 priority patent/US8803544B2/en
Publication of TW201245736A publication Critical patent/TW201245736A/zh
Application granted granted Critical
Publication of TWI498574B publication Critical patent/TWI498574B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Description

積體電路晶片及其測試方法
本發明係與積體電路相關，並且尤其與測試積體電路晶片的方法相關。
為了保留積體電路晶片在不同狀況下的運用彈性，許多晶片被設計為包含一個或多個用以接收外部控制電壓的接合複選墊(bonding option pad)，透過搭接線(bonding wire)將不同的控制電壓提供至該焊墊，可令晶片操作在不同的工作模式。以視訊處理晶片為例，其中之接合複選墊被連接至電源供應端或接地端，可能代表該晶片被設定為接收不同規格的視訊信號。實務上，接合複選墊亦可能是根據後端客戶的需求，用以選擇開啟或關閉晶片中的特定功能。
如圖一(A)和圖一(B)所示，接合複選墊通常會透過一電阻R被固接至晶片內部的電壓供應端或接地端，其目的在於避免接合複選墊進入浮接(floating)狀態。以圖一(A)為例，若焊墊10本身發生損壞或是連接至焊墊10的搭接線12脫落，使得焊墊10無法確實接收該外部電壓，與焊墊10相連之內部電路接點的電壓至少會維持在高準位狀態，而不是處於浮接狀態。相對地，在焊墊10、搭接線12、外部電壓供應端14三者正常連接的情況，焊墊10的電壓都會大致等於外部電壓供應端14的電壓。
在晶片製作完成之後，晶片製造者通常必須對晶片進行測試，其中包含測試接合複選墊本身的運作狀況以及測試接合複選墊與外部電壓供應端之間的連接是否正常。以圖一(A)為例，首先，在搭接線12被連接至焊墊10之前，測試者可先判斷焊墊10的功能是否正常。在搭接線12被連接至焊墊10之後，測試者則是可再次測試焊墊10、搭接線12、外部電壓供應端14三者是否正確連接。
以圖一(A)所示的連接方式為例，在搭接線12被連接至焊墊10之前，若測試者發現焊墊10的電壓並非高準位，則可判定焊墊10本身有缺陷，進而判定此晶片為不良品(bad die)。另一方面，在焊墊10透過搭接線12連接至外部電壓供應端14之後，若外部電壓供應端14為接地端，測試結果卻指出焊墊10具有高準位電壓，測試者可推測應連接至焊墊10的搭接線12可能已脫落，亦判定此晶片為不良品。
如果沒有電阻R，一旦發生上述損壞或電性連接不正常等錯誤情況，與焊墊10相連的內部電路接點即處於浮接狀態，亦即，其電壓可能為高準位，也可能為低準位。以圖一(A)為例，若外部電壓供應端14為接地端，且該浮接點恰巧具有低準位電壓，測試者即無法由測試結果查知錯誤狀況。由此可知電阻R存在的必要性。
然而，當圖一(A)中的外部電壓供應端14為接地端，於正常運作時，電阻R上就會存在固定的功率消耗。相似地，若圖一(B)中的外部電壓供應端14為電源供應端，於正常運作時，電阻R上也會存在固定的功率消耗。對於相當重視電源續航力的行動裝置而言，上述固定耗電量所帶來的負面影響尤其重大。
此外，就測試方面而言，圖一(A)和圖一(B)所採用的連接方式尚無法提供完整的測試正確性。以圖一(A)所示者為例，在搭接線12被連接至焊墊10之後的測試模式下，若外部電壓供應端14為電源供應端，即使搭接線12脫落，焊墊10仍會因電阻R連接至內部電源供應端VDD而具有高準位電壓，測試者因此無法查知錯誤狀況的存在，不能儘速改善搭接線12焊接程序中可能存在的問題。相似地，就圖一(B)所示者而言，在搭接線12被連接至焊墊10之後的測試模式下，若外部電壓供應端14為接地端，即使搭接線12脫落，焊墊10仍會因電阻R連接至內部接地端GND而具有低準位電壓，測試者亦無法查知錯誤狀況的存在。
為解決上述問題，本發明提出一種積體電路晶片及其測試方法。藉由在測試過程中選擇性地將焊墊連接至不同參考電壓並比較相對應的測試結果，根據本發明的積體電路晶片和測試方法可有效判斷與該焊墊相關的電性連接是否正常。由於在晶片處於正常運作模式時，焊墊和供電端/接地端之間可被控制為不存在漏電路徑，根據本發明的積體電路晶片可避免先前技術中電阻造成固定耗電的問題。
根據本發明之一具體實施例為一種積體電路晶片，其中包含焊墊、第一電阻、第一開關、第二電阻、第二開關、控制模組。第一電阻與第一開關係串接於該焊墊與第一參考電壓端之間。第二電阻與第二開關係串接於該焊墊與第二參考電壓端之間。該控制模組配合一錯誤判斷機制選擇性地開啟或關閉該第一開關及該第二開關。該錯誤判斷機制係用以判定與該焊墊相關之一錯誤狀況是否存在。
根據本發明之另一具體實施例為一種積體電路晶片測試方法。一積體電路晶片包含焊墊、第一電阻、第一開關、第二電阻、第二開關。該第一電阻與該第一開關係串接於該焊墊與一第一參考電壓端之間。該第二電阻與該第二開關係串接於該焊墊與一第二參考電壓端之間。該方法首先執行一量測步驟，在開啟該第一開關並關閉該第二開關後，量測與該焊墊相關之一受測點，產生一第一受測結果。接著，該方法執行另一量測步驟，在開啟該第二開關並關閉該第一開關後，再次量測該受測點，產生一第二受測結果。其後，該方法即執行一判斷步驟，根據該第一受測結果及該第二受測結果判斷一錯誤狀況是否存在。
相較於先前技術，根據本發明之測試方法及積體電路晶片具有低耗電且能有效確認是否存在連接錯誤的優點。關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種積體電路晶片，圖二(A)為該積體電路晶片的局部示意圖。此積體電路晶片包含一焊墊22、一第一電阻R1、一第一開關S1、一第二電阻R2、一第二開關S2和一控制模組24。舉例而言，焊墊22可為一接合複選墊，但不以此為限。
如圖二(A)所示，第一電阻R1與第一開關S1係串接於焊墊22與一第一參考電壓端Vref1 之間，第二電阻R2與第二開關S2則是串接於焊墊22與一第二參考電壓端Vref2 之間。其中，第一參考電壓端Vref1 和第二參考電壓端Vref2 兩者提供的電壓不同。實務上，第一開關S1及第一電阻R1可以一金氧半導體場效電晶體MOSFET1實現；同理，第二開關S2及第二電阻R2亦可以另一金氧半導體場效電晶體MOSFET2實現。其中，第一電阻R1及第二電阻R2分別為金氧半導體場效電晶體MOSFET1及MOSFET2之內電阻。當然，第一開關S1及第二開關S2亦可分別以一金氧半導體場效電晶體實現。於實際應用中，第一參考電壓端Vref1 和第二參考電壓端Vref2 可分別為積體電路晶片內部的電壓供應端。以下說明將以第一參考電壓端Vref1 為電源供應端VDD而第二參考電壓端Vref2 為接地端GND的情況為例。
配合一錯誤判斷機制，控制模組24選擇性地開啟(turn-on)或關閉(turn-off)第一開關S1及第二開關S2。該錯 誤判斷機制可為測試過程中用以判定與該焊墊22相關之一錯誤狀況是否存在的程序。在測試過程中，控制模組24可首先開啟第一開關S1並關閉第二開關S2，使焊墊22透過第一電阻R1連接至第一參考電壓端Vref1 。在控制模組24開啟第一開關S1並關閉第二開關S2之後，測試者可利用外部儀器量測焊墊22的電壓，做為第一電壓V1。
接著，控制模組24可開啟第二開關S2並關閉第一開關S1，使焊墊22透過第二電阻R2連接至第二參考電壓端Vref2 。在控制模組24開啟第二開關S2並關閉第一開關S1之後，測試者可再次量測焊墊22的電壓，做為第二電壓V2。
首先討論在焊墊22未透過搭接線連接至外部電壓供應端之前的測試。若第一電壓V1與電源供應端VDD大致等電位(亦即焊墊22與第一參考電壓端Vref1 的電壓大致等電位)，且第二電壓V2與接地端GND大致等電位(亦即焊墊22與第二參考電壓端Vref2 的電壓大致等電位)，表示焊墊22的功能正常，可判定錯誤狀況不存在。
請參閱圖三(A)所示之整理表。若焊墊22的功能正常，當第一開關S1開啟、第二開關S2關閉時所測得的第一電壓V1應為高準位，而當第一開關S1關閉、第二開關S2開啟時所測得的第二電壓V應為低準位。換句話說，若測試結果不同於圖三(A)所示，表示焊墊22無法正常運作，即焊墊22可能已損壞。
接著討論在焊墊22已透過搭接線連接至外部電壓供 應端之後的測試。如圖二(B)所示，焊墊22可透過一搭接線32接收由外部電壓供應端34所提供之一外部電壓。針對圖二(B)所示之電路，測試者同樣可以分別開啟第一開關S1和第二開關S2，量測上述第一電壓V1及第二電壓V2。
當控制模組24開啟第一開關S1並關閉第二開關S2，若焊墊22、搭接線32與外部電壓供應端34之間的電性連接正常，無論外部電壓供應端34所提供之電壓等於電源供應端VDD的電壓、接地端GND的電壓，或其他電壓準位，焊墊22所具有的電壓都會大致等於該外部電壓。相對地，若搭接線32存在脫落或接觸不良的問題，無論該外部電壓為何，焊墊22的電壓都會大致等於電源供應端VDD的電壓。
當控制模組24關閉第一開關S1並開啟第二開關S2，若焊墊22、搭接線32與外部電壓供應端34之間的電性連接正常，無論外部電壓供應端34所提供之電壓等於電源供應端VDD的電壓、接地端GND的電壓，或是其他電壓準位，焊墊22所具有的電壓都會大致等於該外部電壓。相對地，若搭接線32存在脫落或接觸不良的問題，無論該外部電壓為何，焊墊22的電壓都會大致等於接地端GND的電壓。
綜上所述，若焊墊22、搭接線32與外部電壓供應端34之間的電性連接正常，第一電壓V1和第二電壓V2都會大致等於該外部電壓。相對地，若存在錯誤狀況，第一電壓V1會大致等於電源供應端VDD的電壓，而第二電壓 V2會大致等於接地端GND的電壓。由此可知，藉由比對第一電壓V1和第二電壓V2，測試者即可判斷焊墊22、搭接線32與外部電壓供應端34之間的連接是否存在錯誤狀況。更明確地說，若第一電壓V1不同於第二電壓V2，錯誤狀況被判定為存在。
請參閱圖三(B)所示之整理表。若無錯誤狀況且外部電壓具有高準位，無論是第一開關S1開啟或第二開關S2開啟，第一電壓V1和第二電壓V2都會是高準位電壓。相對地，若無錯誤狀況且外部電壓具有低準位，無論是第一開關S1開啟或第二開關S2開啟，第一電壓V1和第二電壓V2都會是低準位電壓。然而，若存在錯誤狀況，第一電壓V1就會不同於第二電壓V2。
於上述各實施例中，量測對象為焊墊22的電壓。須說明的是，在實際應用中，受測點可以是該積體電路晶片內部或外部其他與焊墊22相關的電性端點。舉例而言，假設該積體電路晶片另有一輸出腳位(未顯示於圖中)，其輸出信號會隨著焊墊22的電壓之改變有所不同，則於本實施例中，測試者亦可根據該輸出腳位之輸出信號判定是否存在一錯誤狀況。比方說，當焊墊22具有第一電壓V1，該輸出信號為A；當焊墊22具有第二電壓V2，該輸出信號為B，A不同於B。以圖二(B)的測試狀況為例，若測試者發現在前述兩種不同連接方式下，該輸出腳位的輸出信號不同，則亦可據此判定存在錯誤狀況。
在另一實施例中，該積體電路晶片具有二輸入腳位PE 及PS(未顯示於圖中)，腳位PE及PS之電壓係由控制模組24控制，用以指示第一開關S1及第二開關S2為開啟或關閉。其中，當腳位PE具有一高準位電壓，表示第一開關S1及第二開關S2其一為開啟，另一為關閉。此外，當腳位PS具有一低準位電壓，表示第一開關S1為關閉，第二開關S2為開啟；反之，當腳位PS具有一高準位電壓，表示第一開關S1為開啟，第二開關為關閉。換言之，在焊墊22於未透過搭接線32連接至外部電壓供應端前之測試過程中，控制模組24首先使腳位PE具有高準位電壓以及腳位PS具有低準位電壓，使得第一開關S1為關閉，第二開關為開啟，以量測第一電壓V1；接著，控制模組24使腳位PE維持高準位電壓但使腳位PS轉為具有高準位電壓，使得第一開關S1為開啟，第二開關S2為關閉，以量測第二電壓V2。於焊墊22可正常運作之狀況，其測試結果亦如圖三(A)所示。而後，於焊墊22已透過搭接線連接至外部電壓供應端之後的測試過程中，控制模組24同樣控制腳位PE及腳位PS以達到量測第一電壓V1及第二電壓V2之目的。在搭接線32未脫落而無接觸不良的問題之狀況下，其測試結果則如圖三(B)所示。
在完成測試之後，當該積體電路晶片係處於一正常運作模式，控制模組24可將第一開關S1與第二開關S2皆關閉，令焊墊22只透過搭接線32接收外部電壓供應端34提供的控制電壓。採用這種連接方式時，焊墊22和供電端VDD或接地端GND間都不會有漏電路徑，因此可避免先 前技術中有固定耗電的問題。
根據本發明之另一具體實施例為一種可實現在圖二(A)及圖二(B)所示之積體電路晶片的測試方法。圖四為該測試方法的流程圖。該方法首先執行步驟S42，在開啟第一開關S1並關閉第二開關S2後，量測與焊墊22相關之一受測點，產生一第一受測結果。接著，該方法執行另一量測步驟S44，在開啟第二開關S2並關閉第一開關S1後，再次量測該受測點，產生一第二受測結果。其後，該方法即執行一判斷步驟S46，根據該第一受測結果及該第二受測結果判斷搭接線32是否存在一連接錯誤。就圖二(B)所示之範例而言，若該第一受測結果不同於該第二受測結果，錯誤狀況被判定為存在。
須說明的是，步驟S42和步驟S44的執行順序可互換。此外，上述測試方法中採用的受測點亦不以焊墊22本身為限，並且焊墊22亦不以接合複選墊為限。易言之，上述測試方法亦可用於測試各種資料輸入/輸出焊墊或電力供應焊墊是否與外部電路正確連接。
如上所述，藉由在測試過程中選擇性地將焊墊連接至不同參考電壓並比較相對應的測試結果，根據本發明的積體電路晶片和測試方法可有效判斷與該焊墊相關的電性連接是否正常。由於在晶片處於正常運作模式時，焊墊和供電端/接地端之間可被控制為不存在漏電路徑，根據本發明的積體電路晶片可避免先前技術使用電阻造成固定耗電的問題。相較於先前技術，根據本發明之測試方法及積體電 路晶片具有低耗電且能有效確認是否存在連接錯誤的優點。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
本案圖式中所包含之各元件列示如下：
10、22‧‧‧焊墊
12、32‧‧‧搭接線
14、34‧‧‧外部電壓供應端
R、R1、R2‧‧‧電阻
S1、S2‧‧‧開關
24‧‧‧控制模組
本案得藉由下列圖式及說明，俾得一更深入之了解：圖一(A)和圖一(B)為先前技術中採用的焊墊連接方式示意圖。
圖二(A)及圖二(B)為根據本發明之一具體實施例中之積體電路晶片局部示意圖。
圖三(A)及圖三(B)為測試狀況和測試結果的整理表。
圖四為根據本發明之一具體實施例中之積體電路晶片測試方法流程圖。
22．．．焊墊
R1、R2．．．電阻
S1、S2．．．開關
24．．．控制模組

Claims (16)

  1. 一種積體電路晶片，包含：一焊墊；一第一電阻與一第一開關，串接於該焊墊與一第一參考電壓端之間；一第二電阻與一第二開關，串接於該焊墊與一第二參考電壓端之間；以及一控制模組，用以配合一錯誤判斷機制開啟或關閉該第一開關及該第二開關，其中該錯誤判斷機制係用以判定與該焊墊相關之一錯誤狀況是否存在；其中，該第二參考電壓端之電壓係不同於該第一參考電壓端之電壓。
  2. 如申請專利範圍第1項所述之積體電路晶片，其中於該錯誤判斷機制中，當該控制模組開啟該第一開關並關閉該第二開關，與該焊墊相關之一受測點具有一第一受測結果；當該控制模組開啟該第二開關並關閉該第一開關，該受測點具有一第二受測結果；該第一受測結果及該第二受測結果係用以判定與該焊墊相關之該錯誤狀況是否存在。
  3. 如申請專利範圍第2項所述之積體電路晶片，其中在該焊墊透過一搭接線接收一外部電壓之前，當該第一受測結果指出該焊墊與該第一參考電壓端大致等電位，且該第二受測結果指出該焊墊與該第二參考電壓端大致等電位，該錯誤狀況被判定為不存在。
  4. 如申請專利範圍第2項所述之積體電路晶片，其中在該焊墊已透過一搭接線接收一外部電壓之後，當該第一受測結果不同於該第二受測結果，該錯誤狀況被判定為存在。
  5. 如申請專利範圍第2項所述之積體電路晶片，其中該第一參考電壓端為一電源供應端，該第二參考電壓端為一接地端。
  6. 如申請專利範圍第2項所述之積體電路晶片，其中該受測點為該焊墊本身。
  7. 如申請專利範圍第2項所述之積體電路晶片，其中該第一開關與該第二開關分別包含一金氧半導體場效電晶體(MOSFET)。
  8. 如申請專利範圍第7項所述之積體電路晶片，其中該第一電阻與該第二電阻分別為該第一開關與該第二開關所包含之該金氧半導體場效電晶體(MOSFET)之內電阻。
  9. 如申請專利範圍第2項所述之積體電路晶片，其中當該積體電路晶片係處於一正常運作模式，該控制模組關閉該第一開關與該第二開關。
  10. 一種晶片測試方法，用以測試一積體電路晶片，其包含一焊墊、一第一電阻、一第一開關、一第二電阻、一第二開關，該第一電阻與該第一開關係串接於該焊墊與一第一參考電壓端之間，該第二電阻與該第二開關係串接於該焊墊與一第二參考電壓端之間，該第二參考電壓端之電壓係不同於該第一參考電壓端之電壓，該測試方法包含：開啟該第一開關並關閉該第二開關後，量測與該焊墊 相關之一受測點，產生一第一受測結果；開啟該第二開關並關閉該第一開關後，量測該受測點，產生一第二受測結果；以及根據該第一受測結果及該第二受測結果判斷一錯誤狀況是否存在。
  11. 如申請專利範圍第10項所述之晶片測試方法，其中在該焊墊透過一搭接線接收一外部電壓之前，若該第一受測結果指出該焊墊與該第一參考電壓端大致等電位，且該第二受測結果指出該焊墊與該第二參考電壓端大致等電位，該錯誤狀況被判定為不存在。
  12. 如申請專利範圍第10項所述之晶片測試方法，其中在該焊墊已透過一搭接線接收一外部電壓之後，若該第一受測結果不同於該第二受測結果，該錯誤狀況被判定為存在。
  13. 如申請專利範圍第10項所述之晶片測試方法，其中該第一參考電壓端為一電源供應端，該第二參考電壓端為一接地端。
  14. 如申請專利範圍第10項所述之晶片測試方法，其中該受測點為該焊墊本身。
  15. 如申請專利範圍第10項所述之晶片測試方法，其中若該第一受測結果不同於該第二受測結果，該錯誤狀況被判定為存在。
  16. 如申請專利範圍第10項所述之晶片測試方法，其中當該積體電路晶片係處於一正常運作模式，該第一開關與該第二開關被關閉。
TW100115744A 2011-05-05 2011-05-05 積體電路晶片及其測試方法 TWI498574B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100115744A TWI498574B (zh) 2011-05-05 2011-05-05 積體電路晶片及其測試方法
US13/279,390 US8803544B2 (en) 2011-05-05 2011-10-24 Integrated circuit chip and testing method capable of detecting connection error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100115744A TWI498574B (zh) 2011-05-05 2011-05-05 積體電路晶片及其測試方法

Publications (2)

Publication Number Publication Date
TW201245736A TW201245736A (en) 2012-11-16
TWI498574B true TWI498574B (zh) 2015-09-01

Family

ID=47089848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115744A TWI498574B (zh) 2011-05-05 2011-05-05 積體電路晶片及其測試方法

Country Status (2)

Country Link
US (1) US8803544B2 (zh)
TW (1) TWI498574B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957694B2 (en) * 2012-05-22 2015-02-17 Broadcom Corporation Wafer level package resistance monitor scheme
CN108260144A (zh) * 2018-01-12 2018-07-06 四川斐讯信息技术有限公司 一种无线射频指标的自动化测试装置及方法
CN108398627B (zh) * 2018-02-06 2020-11-17 珠海市杰理科技股份有限公司 芯片引脚电路、芯片和芯片测试方法
US11650247B2 (en) * 2021-06-10 2023-05-16 Cisco Technology, Inc. Multiple sense points for addressing a voltage gradient

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298001B1 (en) * 1995-04-24 2001-10-02 Samsung Electronics Co., Ltd. Semiconductor memory device enabling direct current voltage test in package status
TWI287096B (en) * 2004-12-14 2007-09-21 Feature Integration Technology A load detection circuit for increasing lifetime and error tolerant of an electronic device
CN101738579A (zh) * 2008-11-17 2010-06-16 台湾积体电路制造股份有限公司 被测试装置电路、集成电路以及半导体晶圆工艺监视电路
JP2010261931A (ja) * 2009-05-11 2010-11-18 Agere Systems Inc 取り外し可能なボンド・パッド延長部を含む回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication
KR100703886B1 (ko) * 2005-09-15 2007-04-06 삼성전자주식회사 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298001B1 (en) * 1995-04-24 2001-10-02 Samsung Electronics Co., Ltd. Semiconductor memory device enabling direct current voltage test in package status
TWI287096B (en) * 2004-12-14 2007-09-21 Feature Integration Technology A load detection circuit for increasing lifetime and error tolerant of an electronic device
CN101738579A (zh) * 2008-11-17 2010-06-16 台湾积体电路制造股份有限公司 被测试装置电路、集成电路以及半导体晶圆工艺监视电路
JP2010261931A (ja) * 2009-05-11 2010-11-18 Agere Systems Inc 取り外し可能なボンド・パッド延長部を含む回路装置

Also Published As

Publication number Publication date
US8803544B2 (en) 2014-08-12
US20120280708A1 (en) 2012-11-08
TW201245736A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US7965095B2 (en) Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device
US9349610B2 (en) Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof
TWI628448B (zh) 電路測試方法
KR20060108519A (ko) 반도체 집적 회로 및 반도체 집적 회로 사이의 접속 상태의검사 방법
TWI498574B (zh) 積體電路晶片及其測試方法
TWI494571B (zh) 具有一隔離電流切換模組的測試系統
JP7338279B2 (ja) パワー半導体モジュール及びその漏れ電流試験方法
US11353494B2 (en) High-side gate over-voltage stress testing
US20110227601A1 (en) Test method of semiconductor integrated circuit and test system, and semiconductor integrated circuit
CN102778628B (zh) 集成电路芯片及其测试方法
US9470745B2 (en) Semiconductor device capable of probe test
TWI447413B (zh) 電路測試介面及其測試方法
US8154301B2 (en) Method of testing substrate
TWM595884U (zh) 測試用於積體電路裝置的晶圓之測試系統和方法
US20180061822A1 (en) Semiconductor integrated circuit
KR100647473B1 (ko) 멀티 칩 패키지 반도체 장치 및 불량 검출방법
TWI809160B (zh) 用於晶圓級測試之方法及用於測試半導體裝置之系統
TWI824686B (zh) 檢測電路
JP7392533B2 (ja) 検査システム
TWI830323B (zh) 半導體裝置及半導體裝置的測試方法
US20050049812A1 (en) Universal test platform and test method for latch-up
JP2007147330A (ja) 半導体チップおよびその試験方法
JP2012163466A (ja) 半導体装置
US20230005907A1 (en) Detection circuit and detection method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees