JP7338279B2 - パワー半導体モジュール及びその漏れ電流試験方法 - Google Patents
パワー半導体モジュール及びその漏れ電流試験方法 Download PDFInfo
- Publication number
- JP7338279B2 JP7338279B2 JP2019129676A JP2019129676A JP7338279B2 JP 7338279 B2 JP7338279 B2 JP 7338279B2 JP 2019129676 A JP2019129676 A JP 2019129676A JP 2019129676 A JP2019129676 A JP 2019129676A JP 7338279 B2 JP7338279 B2 JP 7338279B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- terminal
- gate
- semiconductor module
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Power Conversion In General (AREA)
Description
本発明は、パワー半導体モジュールに関し、より具体的には、ドレインが互いに接続された２つのパワーＭＯＳＦＥＴチップを搭載（いわゆる２ｉｎ１構造）したパワー半導体モジュールに関し、当該パワー半導体モジュールに搭載されたパワーＭＯＳＦＥＴのゲートまわりの漏れ電流、具体的にはゲート・ソース間の漏れ電流試験方法に関する。
ソフトスイッチングが実現でき、スイッチング損失を抑制できる位相シフト方式を採用したフルブリッジ型ＤＣ－ＤＣコンバータ等の電力変換器が知られている。この種の電力変換器におけるトランスの２次側に、同期整流用のモジュールを適用する回路構成がある。この種のモジュールは、一例として、ドレインが互いに接続された２つのパワーＭＯＳＦＥＴチップを搭載している。
このようなモジュールにおいて、電力変換器の動作時に、パワーＭＯＳＦＥＴのゲートに接続されるゲート端子がはんだ付け不良等によって所定の固定位置から外れてオープン状態になることで、ゲートに過電圧が印加されてパワーＭＯＳＦＥＴに素子破壊が生じるおそれがある。あるいは、ゲートに印加された過電圧によって誤オンを生じることでパワーＭＯＳＦＥＴが熱破壊に至るおそれがある。これを防止するため、一般的に、各パワーＭＯＳＦＥＴのゲート・ソース間にプルダウン抵抗器を接続している。
ところで、このようなモジュールの出荷試験においては、パワーＭＯＳＦＥＴのゲート・ソース間に所定の電圧を印加してゲート・ソース間の漏れ電流を測定することで、搭載したパワーＭＯＳＦＥＴの良否判定を行っている。しかしながら、プルダウン抵抗器の抵抗値は、パワーＭＯＳＦＥＴのゲート・ソース間抵抗の抵抗値より小さいので、ゲート・ソース間の漏れ電流よりも、プルダウン抵抗器に流れる電流が支配的になる。この状況下では、パワーＭＯＳＦＥＴのゲート・ソース間の漏れ電流の測定が困難となり、搭載したパワーＭＯＳＦＥＴの良否判定が適切に行えないという問題がある。
これについて、図４、５によりさらに説明を行う。図４は従来のパワー半導体モジュールの回路構成例を示す回路図であり、図５は、図４に示す従来のパワー半導体モジュールに搭載されたパワーＭＯＳＦＥＴのゲート・ソース間の漏れ電流を測定しようとする場合の、測定回路及び流れる電流を示す図である。
図４の構成については、後述の図１に示す本発明に係るパワー半導体モジュールの構成と重複する部分の説明は省略するが、プルダウン抵抗器Ｒ１、Ｒ２がそれぞれパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート・ソース間に接続される。
このような構成のパワー半導体モジュールに搭載されているパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート・ソース間の漏れ電流を測定しようとする場合は、図５に示すようにパワーＭＯＳＦＥＴＱ１（図５はＱ１の試験を行う場合の図である）のゲート・ソース間に試験用電圧源ＶＧＳを接続し、ゲート・ソース間に所定の電圧を印加して試験用電圧源ＶＧＳからゲートに流れる電流を電流計２により測定することになる。なお、パワーＭＯＳＦＥＴＱ１のドレインが浮いて測定に悪影響を与えないようにするため、パワーＭＯＳＦＥＴＱ１のソースとドレインは電気的に短絡させるようにしている。
しかしながら、従来のパワー半導体モジュールの構成では、上述のように、ゲート・ソース間の漏れ電流試験で得られる電流はプルダウン抵抗器Ｒ１に流れる電流が支配的にならざるを得ず、本来測定したい漏れ電流を精度良く測定するのは困難である。
この問題を解決するため、特許文献１に開示されるようなプルダウン抵抗器とソースとの接続を入り切りするスイッチ（図１のスイッチＳ３Ｈなど）を設ける手法が考えられる。
これについて、図４、５によりさらに説明を行う。図４は従来のパワー半導体モジュールの回路構成例を示す回路図であり、図５は、図４に示す従来のパワー半導体モジュールに搭載されたパワーＭＯＳＦＥＴのゲート・ソース間の漏れ電流を測定しようとする場合の、測定回路及び流れる電流を示す図である。
図４の構成については、後述の図１に示す本発明に係るパワー半導体モジュールの構成と重複する部分の説明は省略するが、プルダウン抵抗器Ｒ１、Ｒ２がそれぞれパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート・ソース間に接続される。
このような構成のパワー半導体モジュールに搭載されているパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート・ソース間の漏れ電流を測定しようとする場合は、図５に示すようにパワーＭＯＳＦＥＴＱ１（図５はＱ１の試験を行う場合の図である）のゲート・ソース間に試験用電圧源ＶＧＳを接続し、ゲート・ソース間に所定の電圧を印加して試験用電圧源ＶＧＳからゲートに流れる電流を電流計２により測定することになる。なお、パワーＭＯＳＦＥＴＱ１のドレインが浮いて測定に悪影響を与えないようにするため、パワーＭＯＳＦＥＴＱ１のソースとドレインは電気的に短絡させるようにしている。
しかしながら、従来のパワー半導体モジュールの構成では、上述のように、ゲート・ソース間の漏れ電流試験で得られる電流はプルダウン抵抗器Ｒ１に流れる電流が支配的にならざるを得ず、本来測定したい漏れ電流を精度良く測定するのは困難である。
この問題を解決するため、特許文献１に開示されるようなプルダウン抵抗器とソースとの接続を入り切りするスイッチ（図１のスイッチＳ３Ｈなど）を設ける手法が考えられる。
しかしながら、モジュールにスイッチを内蔵する場合、スイッチの制御端子を追加で設ける必要がある。この場合、端子数の増加は、コストを増加させるとともに、モジュールが大型化し、モジュールの小型化が進められている近年のニーズに沿うことができないという問題が生じる。
本発明は上記従来技術の問題を解決するためなされたもので、その目的は、モジュールの大型化やコストの増加を招くことなく、搭載したパワー半導体素子のゲート・第１の電極間の漏れ電流の精度良い測定を可能にするとともに、ゲート端子がオープン状態になった場合にも当該パワー半導体素子を保護することが可能なパワー半導体モジュールを提供する。
上記の目的を達成するため、本発明の一の観点に係るパワー半導体モジュールは、少なくとも第１および第２のパワー半導体素子を有するパワー半導体モジュールであって、
前記第１のパワー半導体素子の第１の電極に接続された第１の端子と、
前記第１のパワー半導体素子のゲートに接続された第１のゲート端子と、
前記第２のパワー半導体素子の第１の電極に接続された第２の端子と、
前記第２のパワー半導体素子のゲートに接続された第２のゲート端子と、
前記第１のパワー半導体素子の第２の電極および前記第２のパワー半導体素子の第２の電極に接続された第３の端子と、
第１の抵抗器を介して前記第１のゲート端子に接続されているとともに、第２の抵抗器を介して前記第２のゲート端子に接続される共通端子と、
を備えることを特徴とする。
前記第１のパワー半導体素子の第１の電極に接続された第１の端子と、
前記第１のパワー半導体素子のゲートに接続された第１のゲート端子と、
前記第２のパワー半導体素子の第１の電極に接続された第２の端子と、
前記第２のパワー半導体素子のゲートに接続された第２のゲート端子と、
前記第１のパワー半導体素子の第２の電極および前記第２のパワー半導体素子の第２の電極に接続された第３の端子と、
第１の抵抗器を介して前記第１のゲート端子に接続されているとともに、第２の抵抗器を介して前記第２のゲート端子に接続される共通端子と、
を備えることを特徴とする。
本発明によれば、モジュールの大型化やコストの増加を招くことなく、搭載したパワー半導体素子のゲート・第１の電極間の漏れ電流の測定を可能にするとともに、ゲート端子がオープン状態になった場合にも当該パワー半導体素子を保護することが可能なパワー半導体モジュールを提供することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。本発明の実施の形態に係るパワー半導体モジュールは、例えば、位相シフト方式フルブリッジ型ＤＣ－ＤＣコンバータ等の電力変換器におけるトランスの２次側に適用されるパワー半導体モジュールであって、同期整流用のパワー半導体モジュールである。
（基本構成）
まず、本発明の実施の形態に係るパワー半導体モジュールの基本構成について、図１を参照して説明する。
図１に示すように、このパワー半導体モジュール１は、パワーＭＯＳＦＥＴＱ１、Ｑ２と、プルダウン抵抗器Ｒ１、Ｒ２と、を含んで構成される。また、外部端子として、このパワー半導体モジュール１は、第１のソース端子Ｓ１と、第２のソース端子Ｓ２と、コモン（共通）端子ＣＯＭと、サーミスタ端子ＴＨと、第１のゲート端子Ｇ１と、第２のゲート端子Ｇ２と、ドレイン端子Ｄと、を備える。
まず、本発明の実施の形態に係るパワー半導体モジュールの基本構成について、図１を参照して説明する。
図１に示すように、このパワー半導体モジュール１は、パワーＭＯＳＦＥＴＱ１、Ｑ２と、プルダウン抵抗器Ｒ１、Ｒ２と、を含んで構成される。また、外部端子として、このパワー半導体モジュール１は、第１のソース端子Ｓ１と、第２のソース端子Ｓ２と、コモン（共通）端子ＣＯＭと、サーミスタ端子ＴＨと、第１のゲート端子Ｇ１と、第２のゲート端子Ｇ２と、ドレイン端子Ｄと、を備える。
例えば、各パワーＭＯＳＦＥＴＱ１及びＱ２は、同じ基板に搭載されるパワー半導体素子チップである。パワーＭＯＳＦＥＴＱ１及びＱ２は、それぞれ、Ｎ型（Ｎチャネル型）のパワーＭＯＳＦＥＴである。パワーＭＯＳＦＥＴＱ１及びＱ２は、それぞれ、逆並列に接続されたボディダイオード（還流ダイオード）Ｑ１１、Ｑ２１を備える。
パワーＭＯＳＦＥＴＱ１は、ソース、ゲート及びドレインが、それぞれ、第１のソース端子Ｓ１、第１のゲート端子Ｇ１及びドレイン端子Ｄに接続される。同様に、パワーＭＯＳＦＥＴＱ２は、ソース、ゲート及びドレインが、それぞれ、第２のソース端子Ｓ２、第２のゲート端子Ｇ２，及びドレイン端子Ｄに接続される。つまり、パワーＭＯＳＦＥＴＱ１及びＱ２は、それぞれのドレインが共通にドレイン端子Ｄに接続される。
パワーＭＯＳＦＥＴＱ１及びＱ２は、それぞれのゲート端子Ｇ１及びＧ２に、パワー半導体モジュール１の外部の各ゲートドライバ（図１では図示せず。後述するユーザ使用時の回路構成の説明において説明する。）から供給される電圧信号に応じてオン・オフする。
プルダウン抵抗器Ｒ１及びＲ２は、それぞれ、パワーＭＯＳＦＥＴＱ１及びＱ２のそれぞれのゲートに過電圧が印加される場合に、当該ゲートを保護し、ひいてはパワーＭＯＳＦＥＴＱ１及びＱ２を保護するために設けられる。具体的には、例えば、ユーザ、つまり、ＤＣ－ＤＣコンバータ等の電力変換器のトランスの２次側にパワー半導体モジュール１を適用するユーザによって電力変換器にパワー半導体モジュール１が組み込まれ（接続され）、当該パワー半導体モジュール１を含む当該電力変換器が動作をしている場合において、第１あるいは第２のゲート端子Ｇ１あるいはＧ２がはんだ付け不良等によって所定の固定位置から外れてオープン状態になると、オープン状態は不安定なので、例えばノイズに対するアンテナとなって、パワーＭＯＳＦＥＴＱ１あるいはＱ２のそれぞれのゲートには、過電圧が印加され得る。プルダウン抵抗器Ｒ１及びＲ２は、このような過電圧からパワーＭＯＳＦＥＴＱ１及びＱ２のゲートを保護する。
プルダウン抵抗器Ｒ１の一端は、第１のゲート端子Ｇ１と電気的に接続され、他端は共通端子ＣＯＭと電気的に接続される。同様に、プルダウン抵抗器Ｒ２の一端は、第２のゲート端子Ｇ２と電気的に接続され、他端は共通端子ＣＯＭと電気的に接続される。プルダウン抵抗器Ｒ１、Ｒ２は、詳細を後述するように、ＤＣ－ＤＣコンバータ等の電力変換器のトランスの２次巻線側に接続されるため、当該トランスの２次巻線に発生する電圧に対して耐圧を有することが望ましい。
外部端子のうち、共通端子ＣＯＭは、スナバコンデンサＣを介してドレイン端子Ｄと電気的に接続される。共通端子ＣＯＭは、ユーザによってパワー半導体モジュール１が使用される際、接地される。つまり、共通端子ＣＯＭは、パワー半導体モジュール１が製造された時点においては、接地されていない。また、共通端子は、温度測定のためのサーミスタＴＨ１の一端にも接続され得る。サーミスタＴＨ１の他端は、サーミスタ端子ＴＨと接続され、このサーミスタ端子ＴＨは図示しない外部の測定機器に接続される。その他の端子の接続関係については、後述する。
このようなパワー半導体モジュール１の製造方法の一例を説明する。まず、アルミ絶縁基板に所定の回路パターン（配線パターン）を、フォトリソグラフィ、ＣＶＤ等によってプリントする。
次に、このアルミ絶縁基板上に、パワーＭＯＳＦＥＴＱ１及びＱ２のチップ、抵抗器Ｒ１及びＲ２のチップ、スナバコンデンサＣ、サーミスタＴＨ１を所定位置に配置してはんだ接合によって搭載する。
続いて、このアルミ絶縁基板を、ＰＰＳ（ポリフェニレンスルファイド）樹脂内にインサートモールドされた銅製リードフレームインサートケース（いわゆる端子ケース）に接着剤によって接着する。
次に、アルミワイヤを用いて、端子ケースとアルミ絶縁基板と超音波接合によって電気的に接続することで、第１及び第２のソース端子Ｓ１及びＳ２、共通端子ＣＯＭ、サーミスタ端子ＴＨ、ならびにドレイン端子Ｄを有する図１に示す回路構成を形成する。
最後に、熱硬化性樹脂である注型樹脂で全体的に封止することで、パワー半導体モジュール１を形成する。
次に、このアルミ絶縁基板上に、パワーＭＯＳＦＥＴＱ１及びＱ２のチップ、抵抗器Ｒ１及びＲ２のチップ、スナバコンデンサＣ、サーミスタＴＨ１を所定位置に配置してはんだ接合によって搭載する。
続いて、このアルミ絶縁基板を、ＰＰＳ（ポリフェニレンスルファイド）樹脂内にインサートモールドされた銅製リードフレームインサートケース（いわゆる端子ケース）に接着剤によって接着する。
次に、アルミワイヤを用いて、端子ケースとアルミ絶縁基板と超音波接合によって電気的に接続することで、第１及び第２のソース端子Ｓ１及びＳ２、共通端子ＣＯＭ、サーミスタ端子ＴＨ、ならびにドレイン端子Ｄを有する図１に示す回路構成を形成する。
最後に、熱硬化性樹脂である注型樹脂で全体的に封止することで、パワー半導体モジュール１を形成する。
（出荷試験時の回路構成）
次に、上記の構成を採用するパワー半導体モジュール１の出荷試験時の回路構成について、図２を参照して説明する。なお、図中太線は、試験時における試験機によって形成される回路部分を示す。パワー半導体モジュール１の出荷前における様々な試験の一つとして、パワーＭＯＳＦＥＴＱ１あるいはＱ２のゲートまわりの漏れ電流、具体的には、ゲート・ソース間の漏れ電流が測定される。ここでは、主としてパワーＭＯＳＦＥＴＱ１のゲート・ソース間の漏れ電流を測定する場合を例にして説明する。
次に、上記の構成を採用するパワー半導体モジュール１の出荷試験時の回路構成について、図２を参照して説明する。なお、図中太線は、試験時における試験機によって形成される回路部分を示す。パワー半導体モジュール１の出荷前における様々な試験の一つとして、パワーＭＯＳＦＥＴＱ１あるいはＱ２のゲートまわりの漏れ電流、具体的には、ゲート・ソース間の漏れ電流が測定される。ここでは、主としてパワーＭＯＳＦＥＴＱ１のゲート・ソース間の漏れ電流を測定する場合を例にして説明する。
パワーＭＯＳＦＥＴＱ１のゲート・ソース間の漏れ電流を測定するため、この試験においては、試験機がパワー半導体モジュール１に適用される。図２に示すように、試験機は、パワーＭＯＳＦＥＴＱ１のゲートに所定の電圧を印加する試験用電圧源ＶＧＳを有する。試験用電圧源の負極側は、試験機の各プローブもしくは試験用ソケットを介して、第１及び第２のソース端子Ｓ１及びＳ２、ならびにドレイン端子Ｄに接続される。試験用電圧源ＶＧＳの正極側は、試験機の電流計２の一端に接続される。電流計２の他端は、第１のゲート端子Ｇ１に接続される。共通端子ＣＯＭは、この試験時においては、オープン、つまり、試験機のプローブと電気的に接続されていない。
このような回路構成において、試験機を（ゲート端子Ｇ１に対する）電圧印加モードに設定して試験用電源ＶＧＳの電圧値を所定の値に設定する。ゲート端子Ｇ１に試験用電圧源ＶＧＳから電圧を印加することで、パワーＭＯＳＦＥＴＱ１のゲートへと流れる電流（図中２点鎖線で示す）以外の電流は、図中１点鎖線で示す２つの電流経路を流れ得る。具体的には、１つ目の電流経路は、第１のゲート端子Ｇ１から、主に、プルダウン抵抗器Ｒ１、プルダウン抵抗器Ｒ２、及び第２のゲート端子Ｇ２を通り、パワーＭＯＳＦＥＴＱ２のソース及びドレイン、つまり、第２のソース端子Ｓ２及びドレイン端子Ｄに至る電流経路である。２つ目の電流経路は、第１のゲート端子Ｇ１から、プルダウン抵抗器Ｒ１及びスナバコンデンサＣを通ってドレイン端子Ｄに至る電流経路である。
この場合、プルダウン抵抗器Ｒ１、Ｒ２を通る１つ目の電流経路と、プルダウン抵抗器Ｒ１を通る２つ目の電流経路とを流れる電流は、図４及び図５に示す従来例において第１のソース端子Ｓ１と第１のゲート端子Ｇ１との間に接続されたプルダウン抵抗器Ｒ１を通る電流経路に流れる電流（図５において１点鎖線で示す）と比べて十分に小さい。１つ目の電流経路には、パワーＭＯＳＦＥＴＱ１、Ｑ２のゲートの酸化膜、金属膜等が形成するゲートキャパシタが存在し、２つ目の電流経路には、スナバコンデンサＣがあるためである。
つまり、本実施の形態の回路構成によれば、ゲート・ソース間の漏れ電流測定において、本来測定したいゲート・ソース間の漏れ電流以外の電流を、従来例におけるプルダウン抵抗器に流れる電流よりもはるかに小さくすることが可能になる。そのため、従来例と比較して、プルダウン抵抗器Ｒ１の影響を排除して、パワーＭＯＳＦＥＴＱ１のより小さなゲート・ソース間の漏れ電流の測定が可能となり、ひいては、搭載したパワーＭＯＳＦＥＴＱ１の良否判定が良好に行える。
次に、試験機を電流測定モードに設定し、第１のゲート端子Ｇ１からパワーＭＯＳＦＥＴＱ１のゲートに流れる電流（図２において２点鎖線で示す）と、上記の２つの電流経路を流れる電流（同図において１点鎖線で示す）との総和を、試験用電源ＶＧＳに接続された試験機の電流計２で測定する。この測定した電流値に基づいて、良否判定を行う。つまり、試験用電圧源ＶＧＳから所定の電圧を第１のゲート端子Ｇ１に印加し、第１のゲート端子Ｇ１に流れる電流を測定することで、パワーＭＯＳＦＥＴＱ１のゲート・ソース間に漏れ電流があるか否かを判別する。パワーＭＯＳＦＥＴＱ１のゲート周りに欠陥がなく、ゲート・ソース間に漏れ電流がない場合は、電流計２で測定する電流値は所定値以下となる。ゲート・ソース間に漏れ電流がある場合には、電流計２で測定する電流値は所定値より大きくなるので、パワーＭＯＳＦＥＴＱ１にゲート・ソース間の漏れ電流があることが判別できる。
なお、図２に示した試験時の回路構成によれば、１点鎖線で示した電流に基づいて、パワーＭＯＳＦＥＴＱ２のゲートまわりの欠陥に起因する漏れ電流の検出も行い得るが、漏れ電流が大きすぎる場合には、パワーＭＯＳＦＥＴＱ１のゲートまわりの欠陥に起因する漏れ電流と、パワーＭＯＳＦＥＴＱ２のゲートまわりの欠陥に起因する漏れ電流と、の区別が困難となる。このような場合には、試験用電圧源ＶＧＳや電流計２を第２のゲート端子Ｇ２に接続して試験用電圧源ＶＧＳから第２のゲート端子Ｇ２に所定の電圧を印加するようにし、他にも試験機の接続関係を適宜変更することで、パワーＭＯＳＦＥＴＱ１のゲートまわりの欠陥に起因する漏れ電流と、パワーＭＯＳＦＥＴＱ２のゲートまわりの欠陥に起因する漏れ電流と、を区別して測定、検出することができる。
一例として、プルダウン抵抗器Ｒ１及びＲ２の抵抗値が５ｋΩで、試験用電圧源ＶＧＳの電圧値を試験機において２０Ｖに設定した場合、図５に示す従来のパワー半導体モジュールに対する試験回路構成では、上記電流計２から読み取った電流値からプルダウン抵抗器に流れる４ｍＡ程度の電流値を除外して漏れ電流を検出する必要があるので、漏れ電流検出の精度は悪くならざるを得ない。これに対し、本実施の形態の場合、漏れ電流の検出精度を１μＡ以下にすることができる。
（ユーザ使用時の回路構成）
（ユーザ使用時の回路構成）
次に、ユーザがパワー半導体モジュール１をＤＣ－ＤＣコンバータ等の電力変換器におけるトランスの２次側に適用した際の回路構成について、図３を参照して説明する。図３は、電力変換器におけるトランスの２次側の構成のみを示すもので、トランスのコアや１次側の回路の図示は省略している。また、トランスの２次巻線を、第１の２次巻線Ｌ１，第２の２次巻線Ｌ２に分割した場合を例としている。この場合、第１のソース端子Ｓ１が、トランスの第１の２次巻線Ｌ１の一端に接続される。また、第２のソース端子Ｓ２は、当該トランスの第２の２次巻線Ｌ２の一端に接続される。第１及び第２の２次巻線Ｌ１及びＬ２の他端は、接地される。
このような構成において、トランスの１次側に印加される電圧の向きによって、Ｌ１の一端とＬ２の一端とが、すなわちトランスの２次巻線の一端と他端とが、交互に正電圧になる（他方は負電圧になる）。トランスの２次巻線の一端もしくは他端に発生した正電圧は、パワーＭＯＳＦＥＴＱ１とボディダイオードＱ１１を介して、もしくはパワーＭＯＳＦＥＴＱ２とボディダイオードＱ２１を介して出力コンデンサ３に供給される。
このような構成において、トランスの１次側に印加される電圧の向きによって、Ｌ１の一端とＬ２の一端とが、すなわちトランスの２次巻線の一端と他端とが、交互に正電圧になる（他方は負電圧になる）。トランスの２次巻線の一端もしくは他端に発生した正電圧は、パワーＭＯＳＦＥＴＱ１とボディダイオードＱ１１を介して、もしくはパワーＭＯＳＦＥＴＱ２とボディダイオードＱ２１を介して出力コンデンサ３に供給される。
第１のゲート端子Ｇ１は、外部からの制御信号に応じてパワーＭＯＳＦＥＴＱ１をオン・オフ駆動するための電圧信号を生成する第１のゲートドライバＧＤ１の出力端子に接続される。なお、第１のゲートドライバＧＤ１の基準電圧端子は、第１のソース端子Ｓ１と第１の２次巻線Ｌ１との間に接続される。同様に、第２のゲート端子Ｇ２は、第２のゲートドライバＧＤ２の出力端子に接続される。第２のゲートドライバＧＤ２の基準電圧端子は、第２のソース端子Ｓ２と第２の２次巻線Ｌ２との間に接続される。
このゲートドライバＧＤ１等の構成については、パワーＭＯＳＦＥＴＱ１等をオンするための所定電圧のゲート・ソース間電圧を生成して第１のゲート端子Ｇ１に印加するための基準電圧を得るため、基準電圧端子が第１のソース端子Ｓ１等に接続されるが、この構成に限定されない。ゲートドライバＧＤ１等は、例えば、第１のソース端子Ｓ１等の電圧が正になったことを検出することでパワーＭＯＳＦＥＴＱ１等をオンする構成を採用してもよい。
このゲートドライバＧＤ１等の構成については、パワーＭＯＳＦＥＴＱ１等をオンするための所定電圧のゲート・ソース間電圧を生成して第１のゲート端子Ｇ１に印加するための基準電圧を得るため、基準電圧端子が第１のソース端子Ｓ１等に接続されるが、この構成に限定されない。ゲートドライバＧＤ１等は、例えば、第１のソース端子Ｓ１等の電圧が正になったことを検出することでパワーＭＯＳＦＥＴＱ１等をオンする構成を採用してもよい。
共通端子ＣＯＭは、接地される。つまり、ユーザによってパワー半導体モジュール１が電力変換器に組み込まれた後、共通端子ＣＯＭは、電力変換器における出力段の高電位側、低電位側のうち、低電位側の端子となる。
ドレイン端子Ｄは、電力変換器の出力コンデンサ３の一端が接続される。出力コンデンサ３の他端は接地される。この出力コンデンサ３の電圧が、電力変換器からの出力電圧となり、外部の機器に供給される。外部の機器の一例としては、パーソナルコンピュータや携帯電話の充電回路が挙げられるが、本発明はこれに限定されない。
ドレイン端子Ｄは、電力変換器の出力コンデンサ３の一端が接続される。出力コンデンサ３の他端は接地される。この出力コンデンサ３の電圧が、電力変換器からの出力電圧となり、外部の機器に供給される。外部の機器の一例としては、パーソナルコンピュータや携帯電話の充電回路が挙げられるが、本発明はこれに限定されない。
次に、以上の回路構成において、第１及び第２のゲート端子Ｇ１及びＧ２のいずれかの端子がオープン状態になった場合について説明する。一例として、以下では、ユーザによってパワー半導体モジュール１が電力変換器に組み込まれて動作している際に、はんだ付け不良等によって第１のゲート端子Ｇ１が所定の固定位置から外れてオープン状態になった場合について説明する。
第１のゲート端子Ｇ１がオープン状態になると、従来のパワー半導体モジュールのようにパワーＭＯＳＦＥＴＱ１のゲートに過電圧が印加されることが懸念されるが、当該パワーＭＯＳＦＥＴＱ１のゲートは、図中の１点鎖線で示すように、プルダウン抵抗器Ｒ１、接地された共通端子ＣＯＭ、トランスの第１の２次巻線Ｌ１の接地された他端を介してこのパワーＭＯＳＦＥＴＱ１のソースと電気的に接続されている、とみなし得る。そのため、第１のゲート端子Ｇ１がオープン状態になっても、パワーＭＯＳＦＥＴＱ１のゲート・ソース間に過電圧が印加されることがない。これにより、オープン状態が生じても、パワーＭＯＳＦＥＴＱ１を過電圧から保護することができる。また、過電圧に伴う誤オンを抑制することができるので、過電圧によるパワーＭＯＳＦＥＴＱ１の熱破壊を抑制することができる。
これは、パワーＭＯＳＦＥＴＱ２についても同様で、第２のゲート端子Ｇ２がオープン状態になった場合でも、当該パワーＭＯＳＦＥＴＱ２のゲートは、プルダウン抵抗器Ｒ２、接地された共通端子ＣＯＭ、トランスの第２の２次巻線Ｌ２の接地された負極側を介してこのパワーＭＯＳＦＥＴＱ２のソースに接続されている、とみなし得る。
（作用・効果）
以上説明した本発明の実施の形態によれば、以下のような作用・効果が得られる。
（１）本実施の形態に係る、少なくとも第１および第２のパワー半導体素子（Ｑ１、Ｑ２）を有するパワー半導体モジュール１は、第１のパワー半導体素子（Ｑ１）の第１の電極（ソース）に接続された第１の端子（Ｓ１）と、第１のパワー半導体素子（Ｑ１）のゲートに接続された第１のゲート端子Ｇ１と、第２のパワー半導体素子（Ｑ２）の第１の電極（ソース）に接続された第２の端子（Ｓ２）と、第２のパワー半導体素子（Ｑ２）のゲートに接続された第２のゲート端子Ｇ２と、第１のパワー半導体素子（Ｑ１）の第２の電極（ドレイン）および第２のパワー半導体素子（Ｑ２）の第２の電極（ドレイン）に接続された第３の端子（Ｄ）と、第１の抵抗器Ｒ１を介して第１のゲート端子Ｇ１に接続されているとともに、第２の抵抗器Ｒ２を介して第２のゲート端子Ｇ２に接続される共通端子ＣＯＭと、を備える。
以上説明した本発明の実施の形態によれば、以下のような作用・効果が得られる。
（１）本実施の形態に係る、少なくとも第１および第２のパワー半導体素子（Ｑ１、Ｑ２）を有するパワー半導体モジュール１は、第１のパワー半導体素子（Ｑ１）の第１の電極（ソース）に接続された第１の端子（Ｓ１）と、第１のパワー半導体素子（Ｑ１）のゲートに接続された第１のゲート端子Ｇ１と、第２のパワー半導体素子（Ｑ２）の第１の電極（ソース）に接続された第２の端子（Ｓ２）と、第２のパワー半導体素子（Ｑ２）のゲートに接続された第２のゲート端子Ｇ２と、第１のパワー半導体素子（Ｑ１）の第２の電極（ドレイン）および第２のパワー半導体素子（Ｑ２）の第２の電極（ドレイン）に接続された第３の端子（Ｄ）と、第１の抵抗器Ｒ１を介して第１のゲート端子Ｇ１に接続されているとともに、第２の抵抗器Ｒ２を介して第２のゲート端子Ｇ２に接続される共通端子ＣＯＭと、を備える。
このような構成を採用することで、パワー半導体モジュール１の出荷試験において、上記のように、抵抗器Ｒ１、Ｒ２の影響を受けることなく、パワー半導体素子Ｑ１等のゲート・ソース間の漏れ電流の測定が可能となり、ひいては、パワー半導体モジュール１に搭載したパワー半導体素子Ｑ１等の良否判定が容易となる。また、第１及び第２の抵抗器Ｒ１、Ｒ２を上記のように接続、配置することで、スイッチを要する上述の特許文献１に開示される従来技術等と比較して、スイッチの制御端子を必要とせず、モジュール自体の大型化を回避することができる。
（２）第１および第２のパワー半導体素子は絶縁ゲート型パワー半導体デバイス、例えば、パワーＭＯＳＦＥＴＱ１、Ｑ２であり、パワー半導体モジュール１のゲート・ソース間の漏れ電流試験では、共通端子ＣＯＭはオープン状態とする。
このような試験回路構成によって、パワー半導体モジュール１の出荷試験において、抵抗器Ｒ１等をパワー半導体素子Ｑ１等のゲート・ソース間に接続した構成と比較して、本来測定したいゲート・ソース間の漏れ電流以外の電流を大幅に小さくできるので、より精度よくゲート・ソース間の漏れ電流の測定が可能になる。
（３）パワー半導体モジュール１は、電力変換器が備えるトランスの２次側に接続され、当該電力変換器はＤＣ－ＤＣコンバータであり、当該電力変換器において、パワー半導体モジュール１は同期整流用の回路としてＤＣ－ＤＣコンバータのトランスの２次側に接続され、第１の端子（Ｓ１）はトランスの２次巻線Ｌ１の一端に接続され、第２の端子（Ｓ２）はトランスの２次巻線Ｌ２の他端に接続され、共通端子ＣＯＭは接地される。
このような回路構成を採用することで、ＤＣ－ＤＣコンバータ動作時に、例えば第１のゲートＧ１がはんだ付け不良等によって外れてオープン状態になって過電圧が第１のゲートＧ１に印加され得る懸念が生じたとしても、第１のゲートＧ１は、抵抗器Ｒ１、接地された共通端子ＣＯＭ、一端が接地され、他端がソースＳ１に接続された第１の２次巻線Ｌ１を介して当該ソースＳ１と電気的に接続されている、とみなし得るため、ゲートＧ１の電位は変動せず、パワーＭＯＳＦＥＴＱ１の誤オンを防止することができる。
（４）また、このパワー半導体モジュール１によれば、上記のＤＣ－ＤＣコンバータは位相シフト式のフルブリッジ型ＤＣ－ＤＣコンバータであってよく、第１の抵抗器Ｒ１及び第２の抵抗器Ｒ２は、それぞれ、ＤＣ－ＤＣコンバータ動作時にトランスの２次巻線Ｌ１、Ｌ２に発生する電圧に耐える耐圧性を有することが好ましい。さらに、第３の端子（Ｄ）と共通端子ＣＯＭとの間に接続されたスナバコンデンサＣを備えてもよい。また、共通端子ＣＯＭに一端が接続されたサーミスタＴＨ１と、該サーミスタの他端と接続されたサーミスタ端子ＴＨとをさらに備えてもよい。
（５）本実施の形態に係る漏れ電流試験方法は、電力変換器を構成するパワー半導体モジュール１が電力変換器に接続される前に、パワー半導体モジュール１を構成する第１および第２のパワー半導体素子（Ｑ１、Ｑ２）のゲート・１の電極（ソース）間の漏れ電流試験を行う漏れ電流試験方法であって、このパワー半導体モジュール１は、第１のパワー半導体素子（Ｑ１）の第１の電極（ソース）に接続された第１の端子（Ｓ１）と、第１のパワー半導体素子（Ｑ１）のゲートに接続された第１のゲート端子Ｇ１と、第２のパワー半導体素子（Ｑ２）の第１の電極（ソース）に接続された第２の端子（Ｓ２）と、第２のパワー半導体素子（Ｑ２）のゲートに接続された第２のゲート端子Ｇ２と、第１のパワー半導体素子（Ｑ１）の第２の電極（ドレイン）および第２のパワー半導体素子（Ｑ２）の第２の電極（ドレイン）に接続された第３の端子（Ｄ）と、第１の抵抗器Ｒ１を介して第１のゲート端子Ｇ１に接続されているとともに、第２の抵抗器Ｒ２を介して第２のゲート端子Ｇ２に接続される共通端子ＣＯＭと、を有し、この漏れ電流試験方法は、共通端子ＣＯＭをオープン状態にし、第１のゲート端子Ｇ１もしくは第２のゲート端子Ｇ２に試験機の試験用電圧源ＶＧＳの正極を接続し、第１、第２及び第３の端子（Ｓ１、Ｓ２、Ｄ）を試験用電圧源の負極に接続し、試験用電圧源ＶＧＳから所定の電圧を第１のゲート端子Ｇ１もしくは第２のゲート端子Ｇ２に印加することで流れる電流の電流値を測定することで、漏れ電流試験の合否を判定する。
このような測定方法によれば、上記のように、従来技術と比較して抵抗器Ｒ１の影響を排除して、パワーＭＯＳＦＥＴＱ１等のゲート・ソース間の漏れ電流を精度良く測定することが可能になり、ひいては、搭載したパワーＭＯＳＦＥＴＱ１等の良否判定が容易になる。
なお、本発明は上記の実施の形態に限定されず、本発明の技術的範囲から逸脱しない限りにおいて、上記の実施の形態に様々な応用、変更を行えることは、当業者にとって明らかである。当該実施の形態やその変形は、本発明の技術的範囲に含まれるとともに、特許請求の範囲並びにその均等の範囲にも含まれるものである。
例えば、上記の実施の形態においては、パワーＭＯＳＦＥＴＱ１、Ｑ２を採用した構成を例にして説明したが、本発明はこの例に限定されず、他の種の絶縁ゲート型パワー半導体デバイス（素子）を採用することもできる。具体的には、例えば、本発明の構成をより大電力容量の用途に適用したい場合、パワーＭＯＳＦＥＴＱ１等に替えてＩＧＢＴを採用してもよい。
１ パワー半導体モジュール
２ 電流計
Ｃ スナバコンデンサ
ＣＯＭ 共通端子
Ｄ ドレイン端子
Ｇ１、Ｇ２ ゲート端子
Ｌ１、Ｌ２ トランスの２次巻線
Ｑ１、Ｑ２ パワーＭＯＳＦＥＴ
Ｒ１、Ｒ２ プルダウン抵抗器
Ｓ１、Ｓ２ ソース端子
ＴＨ サーミスタ端子
ＴＨ１ サーミスタ
２ 電流計
Ｃ スナバコンデンサ
ＣＯＭ 共通端子
Ｄ ドレイン端子
Ｇ１、Ｇ２ ゲート端子
Ｌ１、Ｌ２ トランスの２次巻線
Ｑ１、Ｑ２ パワーＭＯＳＦＥＴ
Ｒ１、Ｒ２ プルダウン抵抗器
Ｓ１、Ｓ２ ソース端子
ＴＨ サーミスタ端子
ＴＨ１ サーミスタ
Claims (9)
- 少なくとも第１および第２のパワー半導体素子を有するパワー半導体モジュールであって、
前記第１のパワー半導体素子の第１の電極に接続された第１の端子と、
前記第１のパワー半導体素子のゲートに接続された第１のゲート端子と、
前記第２のパワー半導体素子の第１の電極に接続された第２の端子と、
前記第２のパワー半導体素子のゲートに接続された第２のゲート端子と、
前記第１のパワー半導体素子の第２の電極および前記第２のパワー半導体素子の第２の電極に接続された第３の端子と、
第１の抵抗器を介して前記第１のゲート端子に接続されるとともに、第２の抵抗器を介して前記第２のゲート端子に接続される共通端子と、
を備えることを特徴とするパワー半導体モジュール。 - 前記第１および第２のパワー半導体素子は絶縁ゲート型パワー半導体デバイスであり、
前記パワー半導体モジュールのゲート・ソース間の漏れ電流試験では、前記共通端子はオープン状態とする、
ことを特徴とする請求項１に記載のパワー半導体モジュール。 - 前記パワー半導体モジュールは、電力変換器が備えるトランスの２次側に接続されることを特徴とする請求項１または２に記載のパワー半導体モジュール。
- 前記電力変換器はＤＣ－ＤＣコンバータであり、
前記電力変換器において、前記パワー半導体モジュールは同期整流用の回路として前記ＤＣ－ＤＣコンバータのトランスの２次側に接続され、
前記第１の端子は前記トランスの２次巻線の一端に接続され、前記第２の端子は前記トランスの前記２次巻線の他端に接続され、
前記共通端子は接地される、
ことを特徴とする請求項３に記載のパワー半導体モジュール。 - 前記ＤＣ－ＤＣコンバータは位相シフト式のフルブリッジ型ＤＣ－ＤＣコンバータであることを特徴とする請求項４に記載のパワー半導体モジュール。
- 前記第１の抵抗器及び前記第２の抵抗器は、それぞれ、ＤＣ－ＤＣコンバータ動作時に前記トランスの前記２次巻線に発生する電圧に耐える耐圧性を有する、ことを特徴とする請求項４または５に記載のパワー半導体モジュール。
- 前記第３の端子と前記共通端子との間に接続されたスナバコンデンサをさらに備える、ことを特徴とする請求項３に記載のパワー半導体モジュール。
- 前記共通端子に一端が接続されたサーミスタと、該サーミスタの他端と接続されたサーミスタ端子とをさらに備える、ことを特徴とする請求項１に記載のパワー半導体モジュール。
- 電力変換器を構成するパワー半導体モジュールが前記電力変換器に接続される前に、前記パワー半導体モジュールを構成する第１および第２のパワー半導体素子のゲート・第１の電極間の漏れ電流試験を行う漏れ電流試験方法であって、
前記パワー半導体モジュールは、
前記第１のパワー半導体素子の第１の電極に接続された第１の端子と、
前記第１のパワー半導体素子のゲートに接続された第１のゲート端子と、
前記第２のパワー半導体素子の第１の電極に接続された第２の端子と、
前記第２のパワー半導体素子のゲートに接続された第２のゲート端子と、
前記第１のパワー半導体素子の第２の電極および前記第２のパワー半導体素子の第２の電極に接続された第３の端子と、
第１の抵抗器を介して前記第１のゲート端子に接続されているとともに、第２の抵抗器を介して前記第２のゲート端子に接続される共通端子と、
を有し、前記漏れ電流試験方法は、
前記共通端子をオープン状態にし、
前記第１のゲート端子もしくは前記第２のゲート端子に試験機の試験用電圧源の正極を接続し、
前記第１、第２及び第３の端子を前記試験用電圧源の負極に接続し、
前記試験用電圧源から所定の電圧を前記第１のゲート端子もしくは前記第２のゲート端子に印加することで流れる電流の電流値を測定することで、前記漏れ電流試験の合否を判定する、
ことを特徴とする漏れ電流試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019129676A JP7338279B2 (ja) | 2019-07-11 | 2019-07-11 | パワー半導体モジュール及びその漏れ電流試験方法 |
| US16/889,144 US11513165B2 (en) | 2019-07-11 | 2020-06-01 | Power semiconductor module and leakage current test method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019129676A JP7338279B2 (ja) | 2019-07-11 | 2019-07-11 | パワー半導体モジュール及びその漏れ電流試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021016246A JP2021016246A (ja) | 2021-02-12 |
| JP7338279B2 true JP7338279B2 (ja) | 2023-09-05 |
Family
ID=74102275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019129676A Active JP7338279B2 (ja) | 2019-07-11 | 2019-07-11 | パワー半導体モジュール及びその漏れ電流試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11513165B2 (ja) |
| JP (1) | JP7338279B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111788769B (zh) * | 2018-02-20 | 2023-12-12 | 三菱电机株式会社 | 电力用半导体模块以及使用该电力用半导体模块的电力变换装置 |
| US11085961B2 (en) | 2018-12-19 | 2021-08-10 | Texas Instruments Incorporated | Power transistor leakage current with gate voltage less than threshold |
| US11175350B2 (en) * | 2020-04-20 | 2021-11-16 | Lear Corporation | Leakage current monitoring system |
| US20230417841A1 (en) * | 2022-06-27 | 2023-12-28 | Infineon Technologies Austria Ag | Current leak detection for solid state devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147923A (ja) | 2006-12-08 | 2008-06-26 | Renesas Technology Corp | 負荷駆動回路および負荷駆動回路の製造方法 |
| JP2010075025A (ja) | 2008-09-22 | 2010-04-02 | Asmo Co Ltd | モータ駆動回路及びモータ駆動回路の検査方法 |
| JP2013233072A (ja) | 2012-04-06 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 保護回路モジュールおよび電池パック |
| JP2018121430A (ja) | 2017-01-25 | 2018-08-02 | ニチコン株式会社 | 双方向絶縁型ｄｃ／ｄｃコンバータ |
| US20190101585A1 (en) | 2017-09-29 | 2019-04-04 | Infineon Technologies Ag | Evaluating a gate-source leakage current in a transistor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3248892A (en) * | 1963-02-25 | 1966-05-03 | Texas Instruments Inc | Refrigeration control regulating temperature and frost build-up |
| CA759138A (en) * | 1963-05-20 | 1967-05-16 | F. Rogers Gordon | Field effect transistor circuit |
| US3526809A (en) * | 1967-08-28 | 1970-09-01 | Texas Instruments Inc | Overload protection apparatus |
| US3577074A (en) * | 1968-10-15 | 1971-05-04 | Keithley Instruments | Bridge measuring circuit |
| US3614531A (en) * | 1970-08-18 | 1971-10-19 | Joseph V Oswald | Shunt means for protecting a power supply against back emf |
| NL8001492A (nl) * | 1980-03-13 | 1981-10-01 | Philips Nv | Stroomspiegelschakeling. |
| JP3599575B2 (ja) * | 1998-10-12 | 2004-12-08 | 株式会社日立製作所 | 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置 |
| JP4564285B2 (ja) * | 2003-06-20 | 2010-10-20 | 株式会社東芝 | 半導体集積回路 |
| US8686798B2 (en) * | 2011-05-19 | 2014-04-01 | Freescale Semiconductor, Inc. | Method and system for testing oscillator circuit |
| JP5482815B2 (ja) | 2011-06-01 | 2014-05-07 | 株式会社デンソー | パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法 |
| EP2670212B1 (en) * | 2012-06-01 | 2016-03-09 | Electrolux Home Products Corporation N.V. | A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator |
| US9472131B2 (en) * | 2012-11-02 | 2016-10-18 | Apple Inc. | Testing of integrated circuit to substrate joints |
| US10122294B2 (en) * | 2016-12-01 | 2018-11-06 | Ford Global Technologies, Llc | Active gate clamping for inverter switching devices with enhanced common source inductance |
-
2019
- 2019-07-11 JP JP2019129676A patent/JP7338279B2/ja active Active
-
2020
- 2020-06-01 US US16/889,144 patent/US11513165B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147923A (ja) | 2006-12-08 | 2008-06-26 | Renesas Technology Corp | 負荷駆動回路および負荷駆動回路の製造方法 |
| JP2010075025A (ja) | 2008-09-22 | 2010-04-02 | Asmo Co Ltd | モータ駆動回路及びモータ駆動回路の検査方法 |
| JP2013233072A (ja) | 2012-04-06 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 保護回路モジュールおよび電池パック |
| JP2018121430A (ja) | 2017-01-25 | 2018-08-02 | ニチコン株式会社 | 双方向絶縁型ｄｃ／ｄｃコンバータ |
| US20190101585A1 (en) | 2017-09-29 | 2019-04-04 | Infineon Technologies Ag | Evaluating a gate-source leakage current in a transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US11513165B2 (en) | 2022-11-29 |
| US20210011090A1 (en) | 2021-01-14 |
| JP2021016246A (ja) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7338279B2 (ja) | パワー半導体モジュール及びその漏れ電流試験方法 | |
| US7965095B2 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
| US10746812B2 (en) | Semiconductor device, electronic circuit, and method of inspecting semiconductor device | |
| US9726709B2 (en) | Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip | |
| JP2008277417A (ja) | 半導体装置及びその試験方法 | |
| TWI498574B (zh) | 積體電路晶片及其測試方法 | |
| JP2003066107A (ja) | 半導体集積回路 | |
| JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
| US20180061822A1 (en) | Semiconductor integrated circuit | |
| JP5151320B2 (ja) | 電力用半導体装置 | |
| US11892503B2 (en) | Semiconductor device and test method of semiconductor device | |
| JP7392533B2 (ja) | 検査システム | |
| CN111220887A (zh) | 半导体装置及其操作方法 | |
| JP2021099226A (ja) | 絶縁監視装置及びそれを有する電源装置 | |
| JP2003130902A (ja) | コンデンサのスクリーニング方法およびコンデンサへのバイアス印加回路 | |
| US20230411312A1 (en) | Semiconductor chip and semiconductor device | |
| JP4034242B2 (ja) | オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法 | |
| JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
| US11774476B2 (en) | Input capacitance measurement circuit and method of manufacturing semiconductor device | |
| US11632050B2 (en) | Broken wire protection for semiconductor package or device | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| WO2023279530A1 (zh) | 检测电路及检测方法 | |
| JP5196222B2 (ja) | ゲート耐圧試験装置及び方法 | |
| JP2001228219A (ja) | 半導体装置およびその耐圧不良自己検出システム | |
| JP2010216996A (ja) | 半導体装置および該半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7338279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |