JP2007149769A

JP2007149769A - 半導体チップおよびその駆動方法

Info

Publication number: JP2007149769A
Application number: JP2005339044A
Authority: JP
Inventors: Mitsuhiro Kobata; 光裕木幡
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2005-11-24
Filing date: 2005-11-24
Publication date: 2007-06-14

Abstract

【課題】識別コードの作り込みが簡単で低コストであって、かつ、識別コードの読み出しを簡単に行うことができる半導体チップおよびその駆動方法を提供する。
【解決手段】入出力パッドＰ０〜Ｐ４は、入力保護回路１０を介して内部回路１１に信号を入出力する。識別用ダイオード１２は、一例としての識別コード“１０１０”に応じ、入出力パッドＰ０，Ｐ２に対してそれぞれ設けられている。識別用ダイオード１２のアノードは、入出力パッドＰ０，Ｐ２にそれぞれ接続されている。識別用パッドＰ６は、各識別用ダイオード１２のカソードに共通に接続されている。識別用パッド６に接地電圧を印加した状態で、入出力パッドＰ０〜Ｐ４に対して正の電流を印加することにより、上記識別コードが電圧値として読み出される。また、識別用ダイオード１２のアノードとカソードとを逆にして接続することも可能である。
【選択図】図２

Description

本発明は、半導体チップおよびその駆動方法に関し、特に、種別を識別する識別コードを電気的に読み出すことができる半導体チップおよびその駆動方法に関する。

通常、半導体チップの種別の識別は、半導体チップを封止したパッケージの表面に刻印されたマークによって行われており、このマークは、製造メーカ、品種、ロット番号などを識別可能とする記号や数字などからなる。また、半導体チップは、同一品種であっても、製造時のプロセスやマスクのバージョンなどが異なることがあり、このようなバージョン情報は、製造業者内部で使用されるものであるため、通常、半導体チップに直接記されている。これは、通常、半導体チップの最上層のメタル層などを利用し、これを視認可能な記号や数字に形成することによってなされている。

しかしながら、半導体チップをパッケージに封止した後では、パッケージを開封しない限り半導体チップ上に記された情報を参照することができず、上記バージョン情報などの種別の識別を行うことができない。このため、パッケージがなされた封止状態においても電気特性を検出することによって種別の識別を行うことができるように構成された半導体チップが知られている（例えば、特許文献１，２参照）。

特許文献１記載の半導体チップは、識別コードが書き込まれたＲＯＭ（Read Only Memory）を半導体チップ内に形成し、電極パッドに印加された電圧に応じてその識別コードが読み出されるように構成されている。このＲＯＭは、エンハンスメントおよびデプレッションのｎ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタを組み合わせて構成されている。

また、特許文献２記載の半導体チップは、スイッチを並列接続したＭＯＳトランジスタを電極パッドと接地端子との間に複数直列接続したものであり、製造工程において、各スイッチをショートまたはオープンに設定することによって識別コードを書き込んでいる。この識別コードは、スイッチの設定によって異なる入力リーク電流を検出することによって読み出される。
特開平５−１５２１７８号公報特開平６−１４０５７７号公報

上記特許文献１，２記載の半導体チップは、いずれも識別コードを記憶するためにＭＯＳトランジスタが設けられており、識別コードとして、ＭＯＳトランジスタからの電圧値または電流値を、電極パッドを介して読み出すように構成されている。ＭＯＳトランジスタは構造が複雑であるため、識別コードの記憶のためにＭＯＳトランジスタを設けると、その分、チップ面積が増大し、製造コストがかさむ。また、識別コードの読み出しのために、特別な測定を行わなければならない。

本発明は、上記課題を鑑みてなされたものであって、識別コードの作り込みが簡単で低コストであって、かつ、識別コードの読み出しを簡単に行うことができる半導体チップおよびその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体チップは、内部回路に信号を入出力する複数の入出力パッドを備えた半導体チップにおいて、半導体チップの種別を識別する識別コードに応じ、前記複数の入出力パッドのいずれか１つまたは複数に対してそれぞれ設けられ、一方の端子が対応する入出力パッドに接続された識別用ダイオードと、前記各識別用ダイオードの他方の端子に共通に接続された識別用パッドとを備え、前記識別用パッドに所定電圧を印加した状態で、前記複数の入出力パッドに対して電流印加電圧測定を行うことにより、前記識別コードが読み出されることを特徴とする。

また、本発明の半導体チップの駆動方法は、前記一方の端子をアノード、前記他方の端子をカソードとしてなる前記半導体チップの駆動方法において、前記識別コードの読み出し時には、前記識別用パッドに接地電圧を印加した状態で、前記複数の入出力パッドに対して正の定電流を印加することにより、前記識別用ダイオードを導通させることを特徴する。

また、本発明の半導体チップの駆動方法は、前記一方の端子をカソード、前記他方の端子をアノードとしてなる前記半導体チップの駆動方法において、前記識別コードの読み出し時には、前記識別用パッドに接地電圧を印加した状態で、前記複数の入出力パッドに対して負の定電流を印加することにより、前記識別用ダイオードを導通させることを特徴する。

本発明の半導体チップによれば、半導体チップの種別を識別する識別コードを、識別用ダイオードおよび識別用パッドのみで簡単に作り込むことができ、部品点数が少なく低コストである。また、コンタクト試験に類似した試験によって、識別コードを簡単に読み出すことができる。

図１において、ユニット２は、後述する半導体チップ３の電極パッド４と、リード端子５との間が、金などのワイヤ６によってボンディング接続され、リード端子５の先端部以外の部分が封止樹脂７によって封止されてなる。封止樹脂７は、不透明プラスチックであり、リード端子５は、先端部がＬ字状に曲げられている。ユニット２は、ＳＯＰ（Small Outline Package）と称される表面実装型パッケージである。

半導体チップ３は、メモリ、ロジック、イメージセンサなどの集積回路（ＩＣ）がプロセス形成されたシリコンウェーハがダイシング装置によって矩形状に切り出されたものである。図２において、半導体チップ３は、電極パッド４と、入力保護回路１０と、内部回路１１と、識別用ダイオード１２とを含む。

電極パッド４は、データや制御信号を内部回路１１に入出力するための入出力パッドＰ０〜Ｐ３と、内部回路１１および入力保護回路１０に電源電圧を供給するためのＶＤＤパッドＰ４と、内部回路１１および入力保護回路１０に接地電圧を供給するためのＧＮＤパッドＰ５と、識別用ダイオード１２に電圧を供給するための識別用パッドＰ６とからなる。

入力保護回路１０は、入出力パッドＰ０〜Ｐ３からの静電気などの入力による内部回路１１の破壊を防止するためのものであり、入出力パッドＰ０〜Ｐ３と内部回路１１との間にそれぞれ配置されている。入力保護回路１０は、保護ダイオード１３，１４からなる。保護ダイオード１３は、アノード側がノードＮ１に接続され、カソード側がノードＮ２に接続されている。保護ダイオード１４は、カソード側がノードＮ１に接続され、アノード側がノードＮ３に接続されている。ノードＮ１は、入出力パッドＰ０〜Ｐ３と内部回路１１との間に配置されている。ノードＮ２は、ＶＤＤパッドＰ４に共通に接続されている。ノードＮ３は、ＧＮＤパッドＰ５に共通に接続されている。

半導体チップ３の通常動作時は、ノードＮ２には、ＶＤＤパッドＰ４から正の電源電圧ＶＤＤ（例えば、３Ｖ）が供給され、ノードＮ３には、ＧＮＤパッドＰ５から接地電圧（０Ｖ）が供給される。保護ダイオード１３は、所定のオン電圧Ｖ１を有し、入出力パッドＰ０〜Ｐ３に“ＶＤＤ＋Ｖ１”より高い電圧が印加された場合に導通する。これにより、ノードＮ１からノードＮ２に向かう方向（順方向）に電流が流れ、内部回路１１に過大な正電圧が印加されることを防止する。同様に、保護ダイオード１４は、所定のオン電圧Ｖ２を有し、入出力パッドＰ０〜Ｐ３に“−Ｖ２”より低い電圧が印加された場合に導通する。これにより、ノードＮ３からノードＮ１に向かう方向（順方向）に電流が流れ、内部回路１１に過大な負電圧が印加されることを防止する。

識別用ダイオード１２は、保護ダイオード１３，１４と同様なダイオード素子であり、入出力パッドＰ０と内部回路１１との間、および入出力パッドＰ２と内部回路１１との間に配置されている。この識別用ダイオード１２は、後述するように、個々の半導体チップ３の識別に用いられるものであるため、個々の半導体チップ３ごとに数および配置が変更される。識別用ダイオード１２は、識別コードに応じ、入出力パッドＰ０〜Ｐ３のいずれか１つまたは複数に対してそれぞれ設けられる。同図は、識別コードが“１０１０”の場合を例示しており、“１”に対応する入出力パッドＰ０，Ｐ２に識別用ダイオード１２が設けられている。

また、識別用ダイオード１２のアノード側は、入出力パッドＰ０，Ｐ２に接続され、カソード側は、共通に識別用パッドＰ６に接続されている。半導体チップ３の通常動作時は、識別用パッドＰ６にＶＤＤパッドＰ４と同一の電源電圧が印加され、識別用ダイオード１２は、過大な正電圧に対する入力保護回路として機能する。

次に、以上のように構成されたユニット２のコンタクト試験および識別試験方法について説明する。これらの試験は、所定の電圧を発生する電源ユニットと、定電流源および電圧計からなるＩＳＶＭ（電流印加電圧測定）ユニットとを含む、不図示のＩＣテスタ（半導体試験装置）によって行われる。

コンタクト試験は、入出力パッドＰ０〜Ｐ３とリード端子５とのコンタクト状態（接触／非接触）を判定することを目的とし、ワイヤ６の破断などを検出する。表１に、ＩＣテスタによるコンタクト試験１の測定条件および測定結果を示す。

コンタクト試験１において、ＩＣテスタは、リード端子５を介し、電源ユニットによってＶＤＤパッドＰ４を接地電圧“０Ｖ”に設定し、ＧＮＤパッドＰ５および識別用パッドＰ６をオープン（非接続）とした状態で、入出力パッドＰ０〜Ｐ３にＩＳＶＭユニットを順次に接続して電圧値を測定する。このとき、ＩＳＶＭユニットは、正の定電流Ｉｆ（＋１０μＡとする）を印加する。つまり、１０μＡの定電流を、ＩＣテスタ側から各入出力パッドＰ０〜Ｐ３に流し込む。

コンタクト不良がない場合には、入力保護回路１０の保護ダイオード１３が導通し、順方向に電流が流れる。これにより、各入出力パッドＰ０〜Ｐ３の電圧は、接地電圧“０Ｖ”から保護ダイオード１３のオン電圧（１Ｖとする）の分だけ上昇し、対応するリード端子５から“１Ｖ”が測定される。表１は、コンタクト不良がない場合の測定値を示している。一方、コンタクト不良が存在する場合には、不良が存在するリード端子５からの電流経路は存在しなくなるので、該リード端子５の電圧は、測定不能（正側のレンジオーバー）となる。

表２は、上記とは別のコンタクト試験２の測定条件および測定結果を示す。コンタクト試験２において、ＩＣテスタは、リード端子５を介し、電源ユニットによってＧＮＤパッドＰ５を接地電圧“０Ｖ”に設定し、ＶＤＤパッドＰ４および識別用パッドＰ６をオープンとした状態で、入出力パッドＰ０〜Ｐ３にＩＳＶＭユニットを順次に接続して電圧値を測定する。このとき、ＩＳＶＭユニットは、負の定電流Ｉｆ（−１０μＡとする）を印加する。つまり、１０μＡの定電流を、各入出力パッドＰ０〜Ｐ３からＩＣテスタ側に引き出す。

コンタクト不良がない場合には、入力保護回路１０の保護ダイオード１４が導通し、順方向に電流が流れる。これにより、各入出力パッドＰ０〜Ｐ３の電圧は、接地電圧“０Ｖ”から保護ダイオード１４のオン電圧（１Ｖとする）の分だけ降下し、対応するリード端子５から“−１Ｖ”が測定される。表２は、コンタクト不良がない場合の測定値を示している。一方、コンタクト不良が存在する場合には、不良が存在するリード端子５からの電流経路は存在しなくなるので、該リード端子５の電圧は、測定不能（負側のレンジオーバー）となる。

次に、識別試験は、半導体チップ３に作り込まれた識別コードを読み出すことを目的とする。表３に、ＩＣテスタによる識別試験１の測定条件および測定結果を示す。識別試験１において、ＩＣテスタは、ＶＤＤパッドＰ４およびＧＮＤパッドＰ５をオープンとし、電源ユニットによって識別用パッドＰ６を接地電圧“０Ｖ”に設定した状態で、入出力パッドＰ０〜Ｐ３にＩＳＶＭユニットを順次に接続して電圧値を測定する。このとき、ＩＳＶＭユニットは、上記コンタクト試験１と同様に、正の定電流Ｉｆ（＋１０μＡとする）を印加する。

これにより、識別用ダイオード１２が導通し、順方向に電流が流れるので、入出力パッドＰ０，Ｐ２の電圧は、接地電圧“０Ｖ”から識別用ダイオード１２のオン電圧（１Ｖとする）の分だけ上昇し、対応するリード端子５から“１Ｖ”が測定される。一方、入出力パッドＰ１，Ｐ３には電流経路は存在しないので、対応するリード端子５の電圧は、測定不能（正側のレンジオーバー、同表中には“Ｎ／Ａ”と記載している）となる。この結果、入出力パッドＰ０〜Ｐ３の測定値から識別コード“１０１０”が読み出される。

このように、入出力パッドと識別用パッドＰ６との間に識別用ダイオード１２を設けるだけで、識別コードを簡単に作り込むことができる。また、この識別コードは、コンタクト試験に類似した識別試験によって、簡単に読み出すことができる。識別コードのために要される部品点数は、従来のものより少なく、低コストである。

なお、上記実施形態では、入出力パッドから識別用パッドＰ６へ順方向となるように識別用ダイオード１２を接続しているが、本発明はこれに限定されず、識別用パッドＰ６から入出力パッドへ順方向となるように識別用ダイオード１２を接続してもよい。これを例示する図３において、入出力パッドＰ０，Ｐ２をカソード、識別用パッドＰ６をアノードとするように、識別用ダイオード１２がそれぞれ接続されている。

表４に、この場合の識別試験２の測定条件および測定結果を示す。識別試験２において、ＩＣテスタは、ＶＤＤパッドＰ４およびＧＮＤパッドＰ５をオープンとし、電源ユニットによって識別用パッドＰ６を接地電圧“０Ｖ”に設定した状態で、入出力パッドＰ０〜Ｐ３にＩＳＶＭユニットを順次に接続して電圧値を測定する。このとき、ＩＳＶＭユニットは、上記コンタクト試験２と同様に、負の定電流Ｉｆ（−１０μＡとする）を印加する。

これにより、識別用ダイオード１２が導通し、順方向に電流が流れるので、入出力パッドＰ０，Ｐ２の電圧は、接地電圧“０Ｖ”から識別用ダイオード１２のオン電圧（１Ｖとする）の分だけ降下し、対応するリード端子５から“−１Ｖ”が測定される。一方、入出力パッドＰ１，Ｐ３には電流経路は存在しないので、対応するリード端子５の電圧は、測定不能（負側のレンジオーバー、同表中には“Ｎ／Ａ”と記載している）となる。この結果、入出力パッドＰ０〜Ｐ３の測定値から“１０１０”に相当する識別コードが得られる。

また、この場合、半導体チップ３の通常動作時は、識別用パッドＰ６にＧＮＤパッドＰ５と同一の接地電圧が印加され、識別用ダイオード１２は、過大な負電圧に対する入力保護回路として機能する。

また、上記実施形態では、入出力パッドの数は、Ｐ０〜Ｐ３の４個としているが、本発明はこれに限定されず、入出力パッドの数は適宜変更してよい。

また、上記実施形態では、識別用ダイオード１２を、入出力パッドと入力保護回路１０との間に配置しているが、本発明はこれに限定されず、識別用ダイオード１２を、入力保護回路１０と内部回路１１との間に配置してもよい。

ユニットの一部切り欠き外観斜視図である。半導体チップの構成を示すブロック図である。半導体チップの別の実施形態を示すブロック図である。

符号の説明

２ユニット
３半導体チップ
４電極パッド
５リード端子
６ワイヤ
７封止樹脂
１０入力保護回路
１１内部回路
１２識別用ダイオード
１３，１４保護ダイオード
Ｐ０〜Ｐ３入出力パッド
Ｐ４ＶＤＤパッド
Ｐ５ＧＮＤパッド
Ｐ６識別用パッド

Claims

内部回路に信号を入出力する複数の入出力パッドを備えた半導体チップにおいて、
半導体チップの種別を識別する識別コードに応じ、前記複数の入出力パッドのいずれか１つまたは複数に対してそれぞれ設けられ、一方の端子が対応する入出力パッドに接続された識別用ダイオードと、前記各識別用ダイオードの他方の端子に共通に接続された識別用パッドとを備え、
前記識別用パッドに所定電圧を印加した状態で、前記複数の入出力パッドに対して電流印加電圧測定を行うことにより、前記識別コードが読み出されることを特徴とする半導体チップ。
前記一方の端子をアノード、前記他方の端子をカソードとしてなる請求項１記載の半導体チップの駆動方法において、
前記識別コードの読み出し時には、前記識別用パッドに接地電圧を印加した状態で、前記複数の入出力パッドに対して正の定電流を印加することにより、前記識別用ダイオードを導通させることを特徴する半導体チップの駆動方法。
前記一方の端子をカソード、前記他方の端子をアノードとしてなる請求項１記載の半導体チップの駆動方法において、
前記識別コードの読み出し時には、前記識別用パッドに接地電圧を印加した状態で、前記複数の入出力パッドに対して負の定電流を印加することにより、前記識別用ダイオードを導通させることを特徴する半導体チップの駆動方法。