JP3277914B2 - プロセスパラメータ測定回路を有する集積回路装置 - Google Patents
プロセスパラメータ測定回路を有する集積回路装置Info
- Publication number
- JP3277914B2 JP3277914B2 JP12485599A JP12485599A JP3277914B2 JP 3277914 B2 JP3277914 B2 JP 3277914B2 JP 12485599 A JP12485599 A JP 12485599A JP 12485599 A JP12485599 A JP 12485599A JP 3277914 B2 JP3277914 B2 JP 3277914B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection terminal
- integrated circuit
- switch
- process parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造プロセス
において形成された素子の特性を評価するプロセスパラ
メータ測定回路を有する集積回路装置に関し、特に、イ
ンプロセス評価に使用されると共に組立後の完成品の素
子特性を評価することを可能とするプロセスパラメータ
測定回路を有する集積回路装置に関する。
において形成された素子の特性を評価するプロセスパラ
メータ測定回路を有する集積回路装置に関し、特に、イ
ンプロセス評価に使用されると共に組立後の完成品の素
子特性を評価することを可能とするプロセスパラメータ
測定回路を有する集積回路装置に関する。
【０００２】
【従来の技術】従来、デバイス素子の試作のために、集
積回路内に半導体装置本来の機能を果たすための内部回
路とは別に、電気的特性測定のためだけに設けられたＴ
ＥＧ（Test Element Group）部を有する半導体装置があ
る。このＴＥＧ部は、電気的特性測定のためだけに使用
されるテスト用の回路であり、このＴＥＧを設けた半導
体装置が特開平６−１３８１８９号公報に開示されてい
る（従来例１）。図３はこの特開平６−１３８１８９号
公報に記載の半導体装置を示す平面図である。
積回路内に半導体装置本来の機能を果たすための内部回
路とは別に、電気的特性測定のためだけに設けられたＴ
ＥＧ（Test Element Group）部を有する半導体装置があ
る。このＴＥＧ部は、電気的特性測定のためだけに使用
されるテスト用の回路であり、このＴＥＧを設けた半導
体装置が特開平６−１３８１８９号公報に開示されてい
る（従来例１）。図３はこの特開平６−１３８１８９号
公報に記載の半導体装置を示す平面図である。
【０００３】この従来技術においては、内部回路１９と
ＴＥＧ部２０に対して、電界効果トランジスタ２１〜２
８とインバータ２９とを含む接続選択回路３０及び制御
信号を入力するための選択信号入力端子３１を設けて、
内部回路の動作信号を入力する入力用端子３２と動作結
果を取り出す出力用端子３３を、ＴＥＧ部２０の測定用
信号入力端子及び測定結果を取り出す出力用端子として
共通に使用する。即ち、入力端子３１に入力される選択
信号がＨレベルかＬレベルかにより、入力用及び出力用
端子３２，３３と内部回路１９又はＴＥＧ部２０とを選
択的に接続する。これにより、内部回路１９とＴＥＧ部
２０について夫々別の端子を設けることなく、内部回路
１９又はＴＥＧ部２０への信号の送受を行うことがで
き、内部回路１９又はＴＥＧ部２０用の一方の入力用及
び出力用端子を省略することができる。これにより、総
端子数を低減することができる。
ＴＥＧ部２０に対して、電界効果トランジスタ２１〜２
８とインバータ２９とを含む接続選択回路３０及び制御
信号を入力するための選択信号入力端子３１を設けて、
内部回路の動作信号を入力する入力用端子３２と動作結
果を取り出す出力用端子３３を、ＴＥＧ部２０の測定用
信号入力端子及び測定結果を取り出す出力用端子として
共通に使用する。即ち、入力端子３１に入力される選択
信号がＨレベルかＬレベルかにより、入力用及び出力用
端子３２，３３と内部回路１９又はＴＥＧ部２０とを選
択的に接続する。これにより、内部回路１９とＴＥＧ部
２０について夫々別の端子を設けることなく、内部回路
１９又はＴＥＧ部２０への信号の送受を行うことがで
き、内部回路１９又はＴＥＧ部２０用の一方の入力用及
び出力用端子を省略することができる。これにより、総
端子数を低減することができる。
【０００４】一方、半導体集積回路装置の製造工程では
ウエハ上にチェックトランジスタを設け、このチェック
トランジスタの直流電流増幅率ｈＦＥ、しきい値電圧Ｖ
ｔ及び電極を構成するポリシリコン膜の抵抗等のプロセ
スパラメータを測定することにより、これらの測定値に
よって所望のウエハが形成されているか否かを検査して
いる。
ウエハ上にチェックトランジスタを設け、このチェック
トランジスタの直流電流増幅率ｈＦＥ、しきい値電圧Ｖ
ｔ及び電極を構成するポリシリコン膜の抵抗等のプロセ
スパラメータを測定することにより、これらの測定値に
よって所望のウエハが形成されているか否かを検査して
いる。
【０００５】従来、このようなチェックトランジスタ
は、一般的にウエハ上の空いているスペースを用いて他
の回路及び外部接続端子から独立して作られている。図
４はこの従来のプロセスパラメータ測定素子を示す回路
図である（従来例２）。図４に示すように、バイポーラ
トランジスタ１、ｎチャネルＭＯＳトランジスタ２、ｐ
チャネルＭＯＳトランジスタ３、容量４、及び抵抗５に
は、夫々専用の端子Ｅ〜Ｑが接続されており、これらの
端子Ｅ〜Ｑを介して各素子の特性が測定されている。こ
れらの端子Ｅ〜Ｑは他の回路及びボンディングパッドか
ら独立しており、ウエハ（ペレット）の状態でのみこれ
らの端子を利用して各素子のパラメータを測定すること
ができる。
は、一般的にウエハ上の空いているスペースを用いて他
の回路及び外部接続端子から独立して作られている。図
４はこの従来のプロセスパラメータ測定素子を示す回路
図である（従来例２）。図４に示すように、バイポーラ
トランジスタ１、ｎチャネルＭＯＳトランジスタ２、ｐ
チャネルＭＯＳトランジスタ３、容量４、及び抵抗５に
は、夫々専用の端子Ｅ〜Ｑが接続されており、これらの
端子Ｅ〜Ｑを介して各素子の特性が測定されている。こ
れらの端子Ｅ〜Ｑは他の回路及びボンディングパッドか
ら独立しており、ウエハ（ペレット）の状態でのみこれ
らの端子を利用して各素子のパラメータを測定すること
ができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来例
１の技術においては、端子総数を減らすことができて
も、基板上に内部回路とは別に電気的特性測定のためだ
けにＴＥＧ部を設けたものであるので、近時の半導体集
積回路装置における小型化及び高密度化の要求に対し
て、装置の小型化を図ることができないという欠点があ
る。
１の技術においては、端子総数を減らすことができて
も、基板上に内部回路とは別に電気的特性測定のためだ
けにＴＥＧ部を設けたものであるので、近時の半導体集
積回路装置における小型化及び高密度化の要求に対し
て、装置の小型化を図ることができないという欠点があ
る。
【０００７】また、従来例２の技術においては、チェッ
クトランジスタは通常動作時に内部回路と共に動作する
ものであるが、このチェックトランジスタは他の回路及
び外部接続端子から独立して作られているため、プロセ
スパラメータを測定するためには選別工程とは別工程で
専用の針（端子）を使用し測定する必要がある。また、
近時、拡散技術の発達によって各素子のサイズが次第に
小さくなっているため、チェックトランジスタに直接針
を当てて測定するという方法でプロセスパラメータを測
定するのは技術的に限界がある。
クトランジスタは通常動作時に内部回路と共に動作する
ものであるが、このチェックトランジスタは他の回路及
び外部接続端子から独立して作られているため、プロセ
スパラメータを測定するためには選別工程とは別工程で
専用の針（端子）を使用し測定する必要がある。また、
近時、拡散技術の発達によって各素子のサイズが次第に
小さくなっているため、チェックトランジスタに直接針
を当てて測定するという方法でプロセスパラメータを測
定するのは技術的に限界がある。
【０００８】なお、チェックトランジスタに針を当てる
ためのパッドを設けるという方法も考えられるが、この
方法はチップの微細化及び高密度化の流れに逆行し、基
板上に無駄な面積を使ってしまうという欠点がある。
ためのパッドを設けるという方法も考えられるが、この
方法はチップの微細化及び高密度化の流れに逆行し、基
板上に無駄な面積を使ってしまうという欠点がある。
【０００９】更にまた、組立工程後においては、この組
立後にプロセスパラメータの値を測定しなければならな
い理由として主に不良品解析などがある。一般的に、こ
の不良品解析では迅速な対応が求められている。しか
し、組立後のプロセスパラメータの値を知るためには、
サンプルの上部を開封してから測定を行う必要があり、
サンプルの開封に時間がかかるだけでなく、開封時に素
子を破壊してしまう危険性もある。
立後にプロセスパラメータの値を測定しなければならな
い理由として主に不良品解析などがある。一般的に、こ
の不良品解析では迅速な対応が求められている。しか
し、組立後のプロセスパラメータの値を知るためには、
サンプルの上部を開封してから測定を行う必要があり、
サンプルの開封に時間がかかるだけでなく、開封時に素
子を破壊してしまう危険性もある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、チップサイズ(素子サイズ)及び組立工程の
前・後に拘わりなく、量産品等の選別作業時にプロセス
パラメータを確実に測定することができるプロセスパラ
メータ測定回路を有する集積回路装置を提供することを
目的とする。
のであって、チップサイズ(素子サイズ)及び組立工程の
前・後に拘わりなく、量産品等の選別作業時にプロセス
パラメータを確実に測定することができるプロセスパラ
メータ測定回路を有する集積回路装置を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明に係るプロセスパ
ラメータ測定回路を有する集積回路装置は、集積回路
と、プロセスパラメータを測定するべき複数の素子と、
前記集積回路と外部回路とを接続する第１乃至第４の外
部接続端子と、前記素子のオン・オフを制御する端子に
接続された配線に設けられたスイッチと、前記素子の各
端子と前記第１乃至第４の外部接続端子のうちいずれか
の外部接続端子とを接続する配線と、を有し、前記スイ
ッチのオン・オフを制御して前記スイッチをオンにする
ことにより前記素子のプロセスパラメータを前記外部接
続端子を利用して測定し、前記スイッチをオフすること
により前記素子を前記外部端子から独立させることを特
徴とする。
ラメータ測定回路を有する集積回路装置は、集積回路
と、プロセスパラメータを測定するべき複数の素子と、
前記集積回路と外部回路とを接続する第１乃至第４の外
部接続端子と、前記素子のオン・オフを制御する端子に
接続された配線に設けられたスイッチと、前記素子の各
端子と前記第１乃至第４の外部接続端子のうちいずれか
の外部接続端子とを接続する配線と、を有し、前記スイ
ッチのオン・オフを制御して前記スイッチをオンにする
ことにより前記素子のプロセスパラメータを前記外部接
続端子を利用して測定し、前記スイッチをオフすること
により前記素子を前記外部端子から独立させることを特
徴とする。
【００１２】本発明においては、スイッチをオンにする
ことにより、その特定の素子のプロセスパラメータを外
部接続端子を利用して測定することができ、測定後は前
記スイッチを全てオフにしておくことにより、これらの
端子を外部接続端子から独立したものにすることができ
る。
ことにより、その特定の素子のプロセスパラメータを外
部接続端子を利用して測定することができ、測定後は前
記スイッチを全てオフにしておくことにより、これらの
端子を外部接続端子から独立したものにすることができ
る。
【００１３】この本発明において、例えば、前記外部接
続端子は組立工程前のウエハ時のボンディングパッドで
ある。
続端子は組立工程前のウエハ時のボンディングパッドで
ある。
【００１４】また、前記素子は例えばバイポーラトラン
ジスタであり、そのエミッタが接地に接続された第１の
外部接続端子に接続され、そのベースがスイッチを介し
て第２の外部接続端子に接続され、そのコレクタが第３
の外部接続端子に接続されている。これにより、第２の
外部接続端子に設けられているスイッチをオンにするこ
とにより第１〜第３の外部接続端子を使用して直流電流
増幅率ｈＦＥ及びベース・エミッタ間電圧ＶBE等のパラ
メータを測定できる。
ジスタであり、そのエミッタが接地に接続された第１の
外部接続端子に接続され、そのベースがスイッチを介し
て第２の外部接続端子に接続され、そのコレクタが第３
の外部接続端子に接続されている。これにより、第２の
外部接続端子に設けられているスイッチをオンにするこ
とにより第１〜第３の外部接続端子を使用して直流電流
増幅率ｈＦＥ及びベース・エミッタ間電圧ＶBE等のパラ
メータを測定できる。
【００１５】更に、前記素子は例えばｎチャネルＭＯＳ
トランジスタであり、そのソースは第１の外部接続端子
に接続され、そのゲートがスイッチを介して第２の外部
接続端子に接続され、そのドレインは第３の外部接続端
子に接続されている。更にまた、前記素子は例えばｐチ
ャネルＭＯＳトランジスタであり、そのドレインは第１
の外部接続端子に接続され、そのゲートがスイッチを介
して第２の外部接続端子に接続され、そのソースが第３
の外部接続端子に接続されている。これにより、第２の
外部接続端子に設けられているスイッチをオンにするこ
とにより第１〜第３の外部接続端子を使用してしきい値
電圧等のパラメータ測定ができる。
トランジスタであり、そのソースは第１の外部接続端子
に接続され、そのゲートがスイッチを介して第２の外部
接続端子に接続され、そのドレインは第３の外部接続端
子に接続されている。更にまた、前記素子は例えばｐチ
ャネルＭＯＳトランジスタであり、そのドレインは第１
の外部接続端子に接続され、そのゲートがスイッチを介
して第２の外部接続端子に接続され、そのソースが第３
の外部接続端子に接続されている。これにより、第２の
外部接続端子に設けられているスイッチをオンにするこ
とにより第１〜第３の外部接続端子を使用してしきい値
電圧等のパラメータ測定ができる。
【００１６】また、前記素子は例えば容量であり、その
一方の端子が第１の外部接続端子に接続され、他方の端
子がスイッチを介して第２の外部接続端子に接続されて
いる。これにより、第２の外部接続端子に設けられてい
るスイッチをオンにすることにより第１及び第２の外部
接続端子を使用して容量値等のパラメータ測定ができ
る。
一方の端子が第１の外部接続端子に接続され、他方の端
子がスイッチを介して第２の外部接続端子に接続されて
いる。これにより、第２の外部接続端子に設けられてい
るスイッチをオンにすることにより第１及び第２の外部
接続端子を使用して容量値等のパラメータ測定ができ
る。
【００１７】更に、前記素子は例えば抵抗であり、その
一方の端子は、夫々スイッチを介して第１の外部接続端
子及び第２の外部接続端子に接続され、他方の端子は、
夫々スイッチを介して第３の外部接続端子及び第４の外
部接続端子に接続されている。これにより、第２及び第
４の外部接続端子に設けられているスイッチをオンにす
ることにより第２及び第４の外部接続端子を使用して抵
抗値等のパラメータ測定ができる。
一方の端子は、夫々スイッチを介して第１の外部接続端
子及び第２の外部接続端子に接続され、他方の端子は、
夫々スイッチを介して第３の外部接続端子及び第４の外
部接続端子に接続されている。これにより、第２及び第
４の外部接続端子に設けられているスイッチをオンにす
ることにより第２及び第４の外部接続端子を使用して抵
抗値等のパラメータ測定ができる。
【００１８】
【発明の実施の形態】以下、本発明の実施例に係るプロ
セスパラメータ測定回路を有する集積回路装置につい
て、添付の図面を参照して具体的に説明する。図１は本
発明の第１の実施例に係るプロセスパラメータ測定回路
を有する集積回路装置を示す回路図である。
セスパラメータ測定回路を有する集積回路装置につい
て、添付の図面を参照して具体的に説明する。図１は本
発明の第１の実施例に係るプロセスパラメータ測定回路
を有する集積回路装置を示す回路図である。
【００１９】第１の実施例においては、プロセスパラメ
ータを測定する素子として、バイポーラトランジスタ
１、ｎチャンネルＭＯＳトランジスタ２、ｐチャンネル
ＭＯＳトランジスタ３、容量４、抵抗５が設定されてお
り、集積回路装置の集積回路と外部回路とを接続する外
部接続端子として外部接続端子Ａ〜Ｄが設けられてい
る。これらの外部接続端子は組立工程前のウエハの状態
においてはボンディングパッドである。
ータを測定する素子として、バイポーラトランジスタ
１、ｎチャンネルＭＯＳトランジスタ２、ｐチャンネル
ＭＯＳトランジスタ３、容量４、抵抗５が設定されてお
り、集積回路装置の集積回路と外部回路とを接続する外
部接続端子として外部接続端子Ａ〜Ｄが設けられてい
る。これらの外部接続端子は組立工程前のウエハの状態
においてはボンディングパッドである。
【００２０】測定開始時には、外部接続端子Ｂ，Ｄはハ
イインピーダンスの状態にあり、外部接続端子ＣはＧＮ
Ｄ、外部接続端子Ａは電源及びＧＮＤのいずれにも接続
されていない。
イインピーダンスの状態にあり、外部接続端子ＣはＧＮ
Ｄ、外部接続端子Ａは電源及びＧＮＤのいずれにも接続
されていない。
【００２１】バイポーラトランジスタ１においては、コ
レクタは外部接続端子Ａに、エミッタは外部接続端子Ｃ
に、直接接続されて、ベースはスイッチ６を介して外部
接続端子Ｂに接続されている。また、ｎチャネルＭＯＳ
トランジスタ２においては、ドレインは外部接続端子Ａ
に、ソースは外部接続端子Ｃに直接接続され、ゲートは
スイッチ７を介して外部接続端子Ｂに接続されている。
ｐチャネルＭＯＳトランジスタ３においては、ドレイン
は外部接続端子Ｃに、ソースは外部接続端子Ａに直接接
続されており、ゲートはスイッチ８を介して外部接続端
子Ｂに接続されている。また、容量４は一方の端子は外
部接続端子Ｃに、もう一方の端子はスイッチ９を介して
外部接続端子Ｂに接続されている。更に、抵抗５は、そ
の一方の端子はスイッチ１０を介して外部接続端子Ｄに
接続され、更にスイッチ１２を介して外部接続端子Ａに
接続されており、他方の端子はスイッチ１１を介して外
部接続端子Ｂに接続され、更にスイッチ１３を介して外
部接続端子Ｃに接続されている。
レクタは外部接続端子Ａに、エミッタは外部接続端子Ｃ
に、直接接続されて、ベースはスイッチ６を介して外部
接続端子Ｂに接続されている。また、ｎチャネルＭＯＳ
トランジスタ２においては、ドレインは外部接続端子Ａ
に、ソースは外部接続端子Ｃに直接接続され、ゲートは
スイッチ７を介して外部接続端子Ｂに接続されている。
ｐチャネルＭＯＳトランジスタ３においては、ドレイン
は外部接続端子Ｃに、ソースは外部接続端子Ａに直接接
続されており、ゲートはスイッチ８を介して外部接続端
子Ｂに接続されている。また、容量４は一方の端子は外
部接続端子Ｃに、もう一方の端子はスイッチ９を介して
外部接続端子Ｂに接続されている。更に、抵抗５は、そ
の一方の端子はスイッチ１０を介して外部接続端子Ｄに
接続され、更にスイッチ１２を介して外部接続端子Ａに
接続されており、他方の端子はスイッチ１１を介して外
部接続端子Ｂに接続され、更にスイッチ１３を介して外
部接続端子Ｃに接続されている。
【００２２】次に、このように構成された第１の実施例
の動作について説明する。先ず、図１において全てのス
イッチがオフの状態からスイッチ６のみをオンにし、バ
イポーラトランジスタ１のベースを外部接続端子Ｂに接
続させる。これにより、外部接続端子Ａ，Ｂ，Ｃをバイ
ポーラトランジスタ１の３つの端子に接続することがで
き、これらの外部接続端子Ａ，Ｂ，Ｃを利用して直流電
流増幅率ｈＦＥ及びベース・エミッタ間電圧ＶBE等のプ
ロセスパラメータを測定する。
の動作について説明する。先ず、図１において全てのス
イッチがオフの状態からスイッチ６のみをオンにし、バ
イポーラトランジスタ１のベースを外部接続端子Ｂに接
続させる。これにより、外部接続端子Ａ，Ｂ，Ｃをバイ
ポーラトランジスタ１の３つの端子に接続することがで
き、これらの外部接続端子Ａ，Ｂ，Ｃを利用して直流電
流増幅率ｈＦＥ及びベース・エミッタ間電圧ＶBE等のプ
ロセスパラメータを測定する。
【００２３】同様に、スイッチ７のみをオンにして、外
部接続端子ＢとｎチャネルＭＯＳトランジスタ２のゲー
トとを接続し、外部接続端子Ａ、Ｂ、Ｃを利用してｎチ
ャネルＭＯＳトランジスタ２のプロセスパラメータとし
てしきい値電圧Ｖｔｎ等を測定する。また、スイッチ８
のみをオンにして、外部接続端子ＢとｐチャネルＭＯＳ
トランジスタ３のゲートとを接続し、外部接続端子Ａ、
Ｂ、Ｃを利用してｐチャネルＭＯＳトランジスタ３のし
きい値電圧Ｖｔｐ等を測定する。
部接続端子ＢとｎチャネルＭＯＳトランジスタ２のゲー
トとを接続し、外部接続端子Ａ、Ｂ、Ｃを利用してｎチ
ャネルＭＯＳトランジスタ２のプロセスパラメータとし
てしきい値電圧Ｖｔｎ等を測定する。また、スイッチ８
のみをオンにして、外部接続端子ＢとｐチャネルＭＯＳ
トランジスタ３のゲートとを接続し、外部接続端子Ａ、
Ｂ、Ｃを利用してｐチャネルＭＯＳトランジスタ３のし
きい値電圧Ｖｔｐ等を測定する。
【００２４】また、スイッチ９のみをオンにして、外部
接続端子Ｂ，Ｃを使用してコンデンサ４の容量値を測定
する。
接続端子Ｂ，Ｃを使用してコンデンサ４の容量値を測定
する。
【００２５】更に、スイッチ１２、１３をオフにして抵
抗５を外部接続端子Ａ，Ｃから独立させた状態で、スイ
ッチ１０、１１のみをオンにして外部接続端子Ｂ，Ｄを
使用して抵抗５の抵抗値を測定する。
抗５を外部接続端子Ａ，Ｃから独立させた状態で、スイ
ッチ１０、１１のみをオンにして外部接続端子Ｂ，Ｄを
使用して抵抗５の抵抗値を測定する。
【００２６】一方、全てのスイッチをオフにすること
で、測定に使用したハイインピーダンスの外部接続端子
Ｂ，Ｄは各素子から独立するため、実際の使用時に影響
を受けることはなくなる。
で、測定に使用したハイインピーダンスの外部接続端子
Ｂ，Ｄは各素子から独立するため、実際の使用時に影響
を受けることはなくなる。
【００２７】なお、上述の説明において、各プロセスパ
ラメータの具体的な測定方法については一般的に使用さ
れているものであって、その説明は省略する。
ラメータの具体的な測定方法については一般的に使用さ
れているものであって、その説明は省略する。
【００２８】このように、本実施例においては、集積回
路の外部接続端子である通常の４個のピン（ウエハ時に
はボンディングパッド）を使用してプロセスパラメータ
を測定するため、プロセスパラメータをウエハ選別工程
のみでなく、組立後の選別工程においても同様の方法で
測定をすることができる。
路の外部接続端子である通常の４個のピン（ウエハ時に
はボンディングパッド）を使用してプロセスパラメータ
を測定するため、プロセスパラメータをウエハ選別工程
のみでなく、組立後の選別工程においても同様の方法で
測定をすることができる。
【００２９】また、集積回路の被測定端子に測定用の針
を直接当てるのではなく、集積回路の外部接続端子であ
る通常のピンを使用して測定するため、拡散技術の進歩
により各素子のサイズがどんなに小さくなってもプロセ
スパラメータを測定するこができる。
を直接当てるのではなく、集積回路の外部接続端子であ
る通常のピンを使用して測定するため、拡散技術の進歩
により各素子のサイズがどんなに小さくなってもプロセ
スパラメータを測定するこができる。
【００３０】更に、従来のように数サンプルに１個の割
合でチェックトランジスタが作られるのではなく、他の
機能回路の一部分として全ての集積回路にパラメータ測
定回路を組み込むことができるため、全ての集積回路に
おいてパラメータを測定することができる。
合でチェックトランジスタが作られるのではなく、他の
機能回路の一部分として全ての集積回路にパラメータ測
定回路を組み込むことができるため、全ての集積回路に
おいてパラメータを測定することができる。
【００３１】更にまた、従来のように測定のための専用
の針(端子)を準備する必要がなくなるため、測定にかか
るコストを低減できる。
の針(端子)を準備する必要がなくなるため、測定にかか
るコストを低減できる。
【００３２】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例に係るプロセスパラ
メータ測定回路を示す回路図である。本第２の実施例で
は、プロセスパラメータを測定する素子として、図１に
示す第１実施例の測定対象の各素子を夫々２つずつ対に
して設けている。
する。図２は本発明の第２の実施例に係るプロセスパラ
メータ測定回路を示す回路図である。本第２の実施例で
は、プロセスパラメータを測定する素子として、図１に
示す第１実施例の測定対象の各素子を夫々２つずつ対に
して設けている。
【００３３】先ず、バイポーラトランジスタ１ａ，１ｂ
は、第１の実施例と同様にベースは夫々スイッチ６ａ，
６ｂを介して外部接続端子Ｂに接続されて、更にバイポ
ーラトランジスタ１ａ，１ｂのベースとエミッタとが接
続される配線が設けられており、ベースから夫々スイッ
チ１４ａ，１４ｂを介してエミッタに接続される。同様
に、ｎチャンネル及びｐチャンネルＭＯＳトランジスタ
２ａ，２ｂ及び３ａ，３ｂにおいては、ゲートとソース
との間を接続する配線が設られており、その配線上にス
イッチ１５ａ，１５ｂ及び１６ａ，１６ｂが設けられて
いる。また、容量４ａ，４ｂも第１の実施例と同様に一
方の端子はスイッチ９ａ，９ｂを介して外部接続端子Ｂ
に接続されているが、更に容量４ａ，４ｂの一方の端子
と外部接続端子Ａとが接続される配線と、その配線上に
スイッチ１７ａ，１７ｂとが設けられている。また、容
量４ａ，４ｂの他方の端子も第１の実施例と同様の外部
接続端子Ｃに接続されるが、その配線にはスイッチ１８
ａ，１８ｂが設けられている。
は、第１の実施例と同様にベースは夫々スイッチ６ａ，
６ｂを介して外部接続端子Ｂに接続されて、更にバイポ
ーラトランジスタ１ａ，１ｂのベースとエミッタとが接
続される配線が設けられており、ベースから夫々スイッ
チ１４ａ，１４ｂを介してエミッタに接続される。同様
に、ｎチャンネル及びｐチャンネルＭＯＳトランジスタ
２ａ，２ｂ及び３ａ，３ｂにおいては、ゲートとソース
との間を接続する配線が設られており、その配線上にス
イッチ１５ａ，１５ｂ及び１６ａ，１６ｂが設けられて
いる。また、容量４ａ，４ｂも第１の実施例と同様に一
方の端子はスイッチ９ａ，９ｂを介して外部接続端子Ｂ
に接続されているが、更に容量４ａ，４ｂの一方の端子
と外部接続端子Ａとが接続される配線と、その配線上に
スイッチ１７ａ，１７ｂとが設けられている。また、容
量４ａ，４ｂの他方の端子も第１の実施例と同様の外部
接続端子Ｃに接続されるが、その配線にはスイッチ１８
ａ，１８ｂが設けられている。
【００３４】このように構成された本第２実施例の集積
回路においては、バイポーラトランジスタ１ａ，１ｂの
ベースがスイッチ１４ａ，１４ｂを介してエミッタと接
続され、ｎチャネルトランジスタ２ａ，２ｂのゲート
が、スイッチ１５ａ，１５ｂを介してソースと接続さ
れ、ｐチャネルトランジスタ３ａ，３ｂも同様に、その
ゲートがスイッチ１６ａ，１６ｂを介してソースと接続
されている。
回路においては、バイポーラトランジスタ１ａ，１ｂの
ベースがスイッチ１４ａ，１４ｂを介してエミッタと接
続され、ｎチャネルトランジスタ２ａ，２ｂのゲート
が、スイッチ１５ａ，１５ｂを介してソースと接続さ
れ、ｐチャネルトランジスタ３ａ，３ｂも同様に、その
ゲートがスイッチ１６ａ，１６ｂを介してソースと接続
されている。
【００３５】これらのスイッチ１４ａ〜１６ｂをオンに
して、ベース・エミッタ間(ゲート・ソース間)を接続さ
せることにより、測定しないトランジスタの動作を確実
に止めることができ、更に、コンデンサについても追加
したスイッチ１７ａ〜１８ｂを全てオフにすることによ
り、完全に外部接続端子Ａ〜Ｄから独立するようにして
ある。
して、ベース・エミッタ間(ゲート・ソース間)を接続さ
せることにより、測定しないトランジスタの動作を確実
に止めることができ、更に、コンデンサについても追加
したスイッチ１７ａ〜１８ｂを全てオフにすることによ
り、完全に外部接続端子Ａ〜Ｄから独立するようにして
ある。
【００３６】従って、このように構成された第２の実施
例においては、第１の実施例の効果に加えて、スイッチ
のオン・オフを制御することによって、各パラメータを
測定する時に測定しない他の素子の影響をなくすことが
でき、図１の回路よりも正確にプロセスパラメータを測
定できるという効果が得られる。
例においては、第１の実施例の効果に加えて、スイッチ
のオン・オフを制御することによって、各パラメータを
測定する時に測定しない他の素子の影響をなくすことが
でき、図１の回路よりも正確にプロセスパラメータを測
定できるという効果が得られる。
【００３７】また、このような素子数の拡張は、図２の
ように各素子を２個設けた対にするだけでなく、必要な
数だけ制限なく増やすことができる。
ように各素子を２個設けた対にするだけでなく、必要な
数だけ制限なく増やすことができる。
【００３８】更に、各素子の単独の値だけでなく、同じ
種類の素子の対性(相対値)も知ることができる。
種類の素子の対性(相対値)も知ることができる。
【００３９】
【発明の効果】以上詳述したように、本発明によれば、
チップ上に独立して存在していたチェックトランジスタ
等のパラメータを測定すべき素子の各端子と集積回路の
外部接続端子とを前記素子のオン・オフを制御する端子
に接続された配線にスイッチを設け、このスイッチのオ
ン・オフを制御することにより特定の素子と外部接続端
子とを接続できるようにしたので、集積回路のプロセス
パラメータを通常使用する外部接続端子を使用して測定
することができる。このため、ウエハ選別工程に加え組
立後の選別工程においても、同じ方法でプロセスパラメ
ータを測定することができる。
チップ上に独立して存在していたチェックトランジスタ
等のパラメータを測定すべき素子の各端子と集積回路の
外部接続端子とを前記素子のオン・オフを制御する端子
に接続された配線にスイッチを設け、このスイッチのオ
ン・オフを制御することにより特定の素子と外部接続端
子とを接続できるようにしたので、集積回路のプロセス
パラメータを通常使用する外部接続端子を使用して測定
することができる。このため、ウエハ選別工程に加え組
立後の選別工程においても、同じ方法でプロセスパラメ
ータを測定することができる。
【００４０】また、従来のように数サンプルに１個の割
合でチェックトランジスタが作られるのではなく、他の
機能回路の一部分として全ての集積回路にパラメータ測
定回路を組み込むことができ、全ての集積回路において
パラメータを測定することができる上に、各素子のサイ
ズが更に小さくなっても素子の種類を問わず確実に高精
度の測定ができる。
合でチェックトランジスタが作られるのではなく、他の
機能回路の一部分として全ての集積回路にパラメータ測
定回路を組み込むことができ、全ての集積回路において
パラメータを測定することができる上に、各素子のサイ
ズが更に小さくなっても素子の種類を問わず確実に高精
度の測定ができる。
【００４１】更に、従来のように測定専用の針（端子）
を用意する必要がなく、製造コストを低減することがで
きる。
を用意する必要がなく、製造コストを低減することがで
きる。
【図１】本発明の第１の実施例に係るプロセスパラメー
タ測定回路を有する集積回路装置を示す回路図である。
タ測定回路を有する集積回路装置を示す回路図である。
【図２】本発明の第２の実施例に係るプロセスパラメー
タ測定回路を有する集積回路装置を示す回路図である。
タ測定回路を有する集積回路装置を示す回路図である。
【図３】特開平６−１３８１８９号公報に記載の半導体
装置を示す平面図である。
装置を示す平面図である。
【図４】従来のプロセスパラメータ測定素子を示す回路
図である。
図である。
１，１ａ，１ｂ；バイポーラトランジスタ ２，２ａ，２ｂ；ｎチャンネルＭＯＳトランジスタ ３，３ａ，３ｂ；ｐチャンネルＭＯＳトランジスタ ４，４ａ，４ｂ；容量 ５，５ａ，５ｂ；抵抗 ６〜１３，１４ａ，１４ｂ〜１８ａ，１８ｂ；スイッチ １９；内部回路 ２０；ＴＥＧ部 ２１〜２８；電界効果トランジスタ ２９；インバータ ３０；接続選択回路 ３１；選択信号入力端子 ３２；入力用端子 ３３；出力用端子 Ａ，Ｂ，Ｃ，Ｄ；外部接続端子 Ｅ〜Ｑ；端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3185 H01L 27/04
Claims (11)
- 【請求項１】 集積回路と、プロセスパラメータを測定
するべき複数の素子と、前記集積回路と外部回路とを接
続する第１乃至第４の外部接続端子と、前記素子のオン
・オフを制御する端子に接続された配線に設けられたス
イッチと、前記素子の各端子と前記第１乃至第４の外部
接続端子のうちいずれかの外部接続端子とを接続する配
線と、を有し、前記スイッチのオン・オフを制御して前
記スイッチをオンにすることにより前記素子のプロセス
パラメータを前記外部接続端子を利用して測定し、前記
スイッチをオフすることにより前記素子を前記外部端子
から独立させることを特徴とするプロセスパラメータ測
定回路を有する集積回路装置。 - 【請求項２】 前記外部接続端子はウエハ時のボンディ
ングパッドであることを特徴とする請求項１に記載のプ
ロセスパラメータ測定回路を有する集積回路装置。 - 【請求項３】 前記素子はバイポーラトランジスタであ
り、そのエミッタが前記第１の外部接続端子に接続さ
れ、そのベースがスイッチを介して前記第２の外部接続
端子に接続され、そのコレクタが前記第３の外部接続端
子に接続されていることを特徴とする請求項１又は２に
記載のプロセスパラメータ測定回路を有する集積回路装
置。 - 【請求項４】 前記素子はｎチャネルＭＯＳトランジス
タであり、そのソースは前記第１の外部接続端子に接続
され、そのゲートがスイッチを介して前記第２の外部接
続端子に接続され、そのドレインは前記第３の外部接続
端子に接続されていることを特徴とする請求項１又は２
に記載のプロセスパラメータ測定回路を有する集積回路
装置。 - 【請求項５】 前記素子はｐチャネルＭＯＳトランジス
タであり、そのドレインは前記第１の外部接続端子に接
続され、そのゲートがスイッチを介して前記第２の外部
接続端子に接続され、そのソースが前記第３の外部接続
端子に接続されていることを特徴とする請求項１又は２
に記載のプロセスパラメータ測定回路を有する集積回路
装置。 - 【請求項６】 前記素子は容量であり、その一方の端子
が前記第１の外部接続端子に接続され、他方の端子がス
イッチを介して前記第２の外部接続端子に接続されてい
ることを特徴とする請求項１又は２に記載のプロセスパ
ラメータ測定回路を有する集積回路装置。 - 【請求項７】 前記素子は抵抗であり、その一方の端子
は、夫々スイッチを介して前記第１の外部接続端子及び
前記第２の外部接続端子に接続され、他方の端子は、夫
々スイッチを介して前記第３の外部接続端子及び前記第
４の外部接続端子に接続されていることを特徴とする請
求項１又は２に記載のプロセスパラメータ測定回路を有
する集積回路装置。 - 【請求項８】 前記第２の外部接続端子は前記スイッチ
がオフの時にハイインピーダンス状態であり、前記第３
の外部接続端子は電源及びＧＮＤのいずれにも接続され
ていないことを特徴とする請求項３乃至７のいずれか１
項に記載のプロセスパラメータ測定回路を有する集積回
路装置。 - 【請求項９】 前記素子は同種の素子が２以上並列に接
続されていることを特徴とする請求項１乃至７のいずれ
か１項に記載のプロセスパラメータ測定回路を有する集
積回路装置。 - 【請求項１０】 前記バイポーラトランジスタのベース
とエミッタとを接続する配線と、この配線に設けられた
スイッチとを有することを特徴とする請求項３に記載の
プロセスパラメータ測定回路を有する集積回路装置。 - 【請求項１１】 前記ＭＯＳトランジスタのゲートとソ
ースとを接続する配線と、この配線に設けられたスイッ
チとを有することを特徴とする請求項４又は５に記載の
プロセスパラメータ測定回路を有する集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485599A JP3277914B2 (ja) | 1999-04-30 | 1999-04-30 | プロセスパラメータ測定回路を有する集積回路装置 |
| EP00109247A EP1048957A3 (en) | 1999-04-30 | 2000-04-28 | Integrated circuit device having process parameter measuring circuit |
| US09/559,064 US6489799B1 (en) | 1999-04-30 | 2000-04-28 | Integrated circuit device having process parameter measuring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485599A JP3277914B2 (ja) | 1999-04-30 | 1999-04-30 | プロセスパラメータ測定回路を有する集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000314761A JP2000314761A (ja) | 2000-11-14 |
| JP3277914B2 true JP3277914B2 (ja) | 2002-04-22 |
Family
ID=14895775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12485599A Expired - Fee Related JP3277914B2 (ja) | 1999-04-30 | 1999-04-30 | プロセスパラメータ測定回路を有する集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6489799B1 (ja) |
| EP (1) | EP1048957A3 (ja) |
| JP (1) | JP3277914B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628126B2 (en) * | 2001-06-14 | 2003-09-30 | International Business Machines Corporation | Optical voltage measurement circuit and method for monitoring voltage supplies utilizing imaging circuit analysis |
| DE10241045B4 (de) * | 2002-08-30 | 2006-07-20 | Infineon Technologies Ag | Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen |
| US6970794B2 (en) * | 2002-09-19 | 2005-11-29 | Marvell International Ltd. | Semiconductor having reduced configuration pins and method thereof |
| US7512504B2 (en) * | 2002-09-19 | 2009-03-31 | Marvell World Trade Ltd. | Testing system using configurable integrated circuit |
| DE102004015831B4 (de) * | 2004-03-31 | 2007-07-12 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren |
| US7212023B2 (en) * | 2004-09-07 | 2007-05-01 | Texas Instruments Incorporated | System and method for accurate negative bias temperature instability characterization |
| JP4328791B2 (ja) | 2006-09-20 | 2009-09-09 | エルピーダメモリ株式会社 | 被測定素子の特性測定方法及び半導体装置の特性管理システム |
| JP4274576B2 (ja) * | 2007-01-12 | 2009-06-10 | エルピーダメモリ株式会社 | 半導体装置 |
| JP5096778B2 (ja) * | 2007-04-12 | 2012-12-12 | パナソニック株式会社 | 半導体集積回路 |
| JP2008277417A (ja) * | 2007-04-26 | 2008-11-13 | Elpida Memory Inc | 半導体装置及びその試験方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1268175A (en) * | 1969-01-27 | 1972-03-22 | Hitachi Ltd | Integrated circuit |
| JPS6164138A (ja) * | 1984-09-06 | 1986-04-02 | Nec Corp | モノリシツク集積回路 |
| JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
| US4931844A (en) * | 1988-03-09 | 1990-06-05 | Ixys Corporation | High power transistor with voltage, current, power, resistance, and temperature sensing capability |
| NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
| US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
| JP3156397B2 (ja) | 1992-10-30 | 2001-04-16 | 日本電気株式会社 | 半導体装置 |
| JPH08148537A (ja) * | 1994-11-18 | 1996-06-07 | Toshiba Corp | 半導体集積回路 |
| JPH1090356A (ja) | 1996-09-13 | 1998-04-10 | Kawasaki Steel Corp | 半導体装置 |
-
1999
- 1999-04-30 JP JP12485599A patent/JP3277914B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-28 EP EP00109247A patent/EP1048957A3/en not_active Withdrawn
- 2000-04-28 US US09/559,064 patent/US6489799B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1048957A2 (en) | 2000-11-02 |
| EP1048957A3 (en) | 2003-11-12 |
| US6489799B1 (en) | 2002-12-03 |
| JP2000314761A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US4970454A (en) | Packaged semiconductor device with test circuits for determining fabrication parameters | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| JP2001083214A (ja) | 半導体集積回路およびその特性測定方法 | |
| US20030099074A1 (en) | Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JPH08213437A (ja) | 半導体集積回路装置 | |
| US6831474B2 (en) | Apparatus and method for testing a plurality of electrical components that are coupled to one another | |
| JPH10126169A (ja) | 半導体装置 | |
| KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JP3019628B2 (ja) | 半導体集積回路 | |
| JP3251210B2 (ja) | 半導体集積回路装置 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| KR20020008610A (ko) | 본딩 옵션 회로 | |
| JPH03255968A (ja) | 回路素子の特性評価測定用回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |